CN108701690B - 用于管芯堆叠的技术和关联配置 - Google Patents

用于管芯堆叠的技术和关联配置 Download PDF

Info

Publication number
CN108701690B
CN108701690B CN201680083046.1A CN201680083046A CN108701690B CN 108701690 B CN108701690 B CN 108701690B CN 201680083046 A CN201680083046 A CN 201680083046A CN 108701690 B CN108701690 B CN 108701690B
Authority
CN
China
Prior art keywords
die
wafer
known good
donor
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680083046.1A
Other languages
English (en)
Other versions
CN108701690A (zh
Inventor
F.华
C.M.佩尔托
V.R.劳
M.T.博尔
J.M.斯万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108701690A publication Critical patent/CN108701690A/zh
Application granted granted Critical
Publication of CN108701690B publication Critical patent/CN108701690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开的实施例描述了用于制造堆叠的集成电路（IC）装置的技术。可以对包括多个第一IC管芯的第一晶片进行分类，以识别多个第一IC管芯中的第一已知良好管芯。可以切割第一晶片以分离第一IC管芯。可以对包括多个第二IC管芯的第二晶片进行分类，以识别多个第二IC管芯中的第二已知良好管芯。第一已知良好管芯可被接合到第二晶片的相应第二已知良好管芯。在一些实施例中，在将第一已知良好管芯接合到第二晶片之后，可以减薄第一已知良好管芯。可以描述和/或要求保护其它实施例。

Description

用于管芯堆叠的技术和关联配置
技术领域
本公开的实施例一般涉及集成电路的领域，并且更具体地，涉及用于管芯堆叠的技术和关联配置。
背景技术
由对具有更多功能性的更小且更薄的电子装置的期望所驱动，异质管芯可被紧密地耦合在一起。然而，用于堆叠异质管芯的当前技术（例如拾取（pick）和放置）要求管芯具有足够的厚度。在许多情况下，当管芯由于管芯上的应力场的改变而非常薄时，功能管芯的电性能发生偏离（drift）。此外，如果任一管芯失效，则整个封装失效，从而导致较低产量。此外，在使用穿硅通孔（TSV）的管芯中，TSV的制作是昂贵的，这主要由于高纵横比TSV的蚀刻和电镀。
附图说明
结合附图，通过以下详细描述将容易理解实施例。为了促进此描述，相似附图标记标明相似结构元件。作为示例而非作为限制在附图的图中示出了实施例。
图1示意性地示出了根据一些实施例的以晶片形式和以分离形式（singulatedform）的示例管芯的俯视图。
图2示意性地示出了根据一些实施例的集成电路（IC）组合件的横截面侧视图。
图3是根据一些实施例示出了用于堆叠IC管芯的过程的流程图。
图4A-4J示意性地示出了根据一些实施例的在用于制造具有堆叠的管芯的IC装置的过程的各种阶段的IC结构。
图5A-5E示意性地示出了根据一些实施例的用于制造具有堆叠的管芯的IC装置的另一过程的各种阶段的横截面侧视图。
图6示意性地示出了根据一些实施例的可以包括如本文所描述的IC装置的示例系统。
具体实施方式
本公开的实施例描述了用于堆叠集成电路（IC）管芯的技术和关联配置。在各种实施例中，可以对第一晶片的第一IC管芯进行分类以确定第一晶片的已知良好第一IC管芯。分类可以包括执行一个或多个筛选测试以确定通过一个或多个筛选测试的第一晶片的IC管芯（称为已知良好管芯）。可以切割第一晶片以分离第一IC管芯。可以在分类之前或之后切割第一晶片。
在各种实施例中，可以对第二晶片的第二IC管芯进行分类以确定第二晶片的已知良好第二IC管芯。已知良好第一IC管芯可以接合到第二晶片上的相应已知良好第二IC管芯。在一些实施例中，已知良好第一IC管芯可以在对应于第二晶片上的已知良好第二IC管芯的位置处耦合到载体晶片。然后可以将已知良好第一IC管芯作为群组接合到第二晶片的相应已知良好第二IC管芯，并且可以移除载体晶片。在其它实施例中，已知良好第一IC管芯可以一个接一个地接合到相应的已知良好第二IC管芯。
在各种实施例中，可以在将已知良好第一IC管芯接合到第二晶片时减薄已知良好第一IC管芯（例如，以减少衬底的厚度）。可以在减薄之前在已知良好第一IC管芯之间和/或在已知良好第一IC管芯上在第二晶片上形成电介质。在一些实施例中，电介质材料可具有匹配第一IC管芯（例如，匹配硅）的机械特性。相应地，第一IC管芯的应力场可能不会受到减薄过程的不利影响。
在将已知良好第一IC管芯接合到已知良好第二IC管芯之后，可以对堆叠的IC管芯执行附加处理。例如，可以形成重新分布层、凸块镀层和/或焊料球以使能第一级互连附接。在一些实施例中，可以重复管芯堆叠过程以在堆叠的第一和第二管芯上堆叠一个或多个附加管芯。
在一些实施例中，第一和第二IC管芯可以是不同的电路设计。在一些非限制性示例中，本文描述的管芯堆叠过程可以用于：a）堆叠模拟片上系统（SoC）管芯与数字SoC管芯；b）堆叠非硅（例如，氮化镓（GaN））管芯与硅（Si）SoC管芯； c）堆叠存储器管芯与SoC管芯；和/或d）堆叠相同和/或不同的存储器管芯。附加或备选地，在一些实施例中，第一和第二晶片可以具有不同的直径。例如，第一晶片的直径可以小于第二晶片的直径。
本文描述的管芯堆叠过程可提供优于现有技术的若干优点。通过仅将已知良好第一管芯接合到已知良好第二管芯，管芯堆叠过程可以增加产量。通过在将第一管芯接合到第二晶片时使第一管芯减薄，管芯堆叠过程可以使能第一管芯被减薄到比使用现有技术可能的厚度更小的厚度和/或可以减少氮化镓衬底（例如在硅上生长的氮化镓）的翘曲（与减薄采用晶片形式的衬底相比）。与整个晶片和/或在已知良好第一管芯之间使用电介质材料相比，所减少的翘曲可能至少部分地是由于分离的管芯的减少的面积。附加或备选地，本文描述的管芯堆叠过程可使能不同直径晶片的管芯被高效地堆叠。如果已知良好第一管芯之间的电介质材料具有与第一管芯（例如，第一管芯的衬底）匹配的机械特性，则电介质材料可以防止/减少第一管芯上的应力场的变化。如果使用穿硅通孔（TSV），则超薄管芯还提供低成本的优点，因为通孔形成和电镀显著地更不复杂（例如，由于较低的纵横比）。
在以下详细描述中，对形成其一部分的附图进行参考，其中相似附图标记通篇标明相似部分，并且其中作为说明示出了可以实践本公开的主题的实施例。要理解的是，在不脱离本公开的范畴的情况下，可以利用其它实施例并且可以进行结构或逻辑的改变。因此，以下详细描述不以限制性意义进行，并且实施例的范畴由所附权利要求及其等效物来限定。
出于本公开的目的，短语“A和/或B”意味着（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意味着（A）、（B）、（C）、（A和B）、（A和C）、（B和C），或（A、B和C）。
描述可以使用基于透视的描述，诸如顶部/底部、侧面、上/下等等。此类描述仅用于促进讨论，并不意图将本文描述的实施例的应用限制于任何具体定向。
描述可以使用短语“在实施例中（“in an embodiment”或“in embodiments”）”，其可以各自指相同或不同实施例中的一个或多个。此外，如相对于本公开的实施例所使用的术语“包括”、“包含”、“具有”等等是同义的。
本文可以使用术语“与...耦合”连同其衍生物。“耦合”可以意味着以下中的一个或多个。“耦合”可以意味着两个或更多元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多元件彼此间接接触，但又仍然彼此协作或交互，并且可以意味着一个或多个其它元件在被称为彼此耦合的元件之间被耦合或连接。术语“直接耦合的”可以意味着两个或更多元件直接接触。
在各种实施例中，短语“在第二特征上所形成、沉积或以其它方式部署的第一特征”可以意味着第一特征在第二特征之上被形成、沉积或部署，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触（例如，直接物理和/或电接触）或间接接触（例如，在第一特征和第二特征之间具有一个或多个其它特征）。
如本文所使用的，术语“电路”可以指专用集成电路（ASIC）、电子电路、执行一个或多个软件或固件程序的处理器（共享的、专用的、或群组）和/或存储器（共享的、专用的、或群组）、组合逻辑电路、和/或提供所描述的功能性的其它适合组件，是以上项的一部分，或者包括以上项。
图1示意性地示出了根据一些实施例的以晶片形式10和以分离形式100的示例管芯102的俯视图。在一些实施例中，管芯102可以是由半导体材料（诸如例如硅或其它适合材料）构成的晶片11的多个管芯（例如，管芯102、103a、103b）中的一个。多个管芯可被形成在晶片11的表面上。每个管芯可以是半导体产品的重复单元，其包括如本文所描述的一个或多个IC。例如，晶片11可以对应于本文所描述的第一晶片（例如，施主晶片），并且管芯102、103a和103b可以对应于本文所描述的第一IC管芯（例如，施主管芯）。晶片11可备选地对应于本文所描述的第二晶片（例如，母晶片），并且管芯102、103a和103b可对应于本文所描述的第二IC管芯（例如，母管芯）。
在各种实施例中，管芯102可以包括具有晶体管结构104的电路，晶体管结构104是诸如例如一个或多个沟道体（例如，鳍结构、纳米线、平面体等），其为源极/漏极区或一个或多个晶体管装置的移动电荷载体提供沟道路径。晶体管电极组合件（例如，端子触点）可被形成在一个或多个晶体管结构104上并与其耦合，以将电能路由到晶体管结构104或从晶体管结构104路由电能。例如，端子触点可以电耦合于沟道体以提供栅极电极，以用于递送阈值电压和/或源极/漏极电流，以提供移动电荷载体以用于晶体管装置的操作。尽管为了简单性起见，晶体管结构104以行来描绘，其横过图1中的管芯102的大部分，但是要理解的是，在其它实施例中晶体管结构104可以以各种各样其它适合的布置中的任何一种布置在管芯102上配置，所述布置包括例如具有比所描绘的尺寸小得多的尺寸的垂直和水平特征。
在完成在管芯中实施的半导体产品的制造过程之后，晶片11可以经历分离过程，其中每个管芯（例如，管芯102）彼此分开以提供半导体产品的分立“芯片”。晶片11可以是各种尺寸中的任何一种。在一些实施例中，晶片11具有从约25.4mm延伸至约450mm的直径。在其它实施例中，晶片11可以包括其它尺寸和/或其它形状。根据各种实施例，晶体管结构104可以晶片形式10或分离形式100而被部署在半导体衬底上。本文描述的晶体管结构104可被结合在用于逻辑或存储器或其组合的管芯102中。在一些实施例中，晶体管结构104可以是片上系统（SoC）组合件的一部分。
在各种实施例中，可以对第一晶片的管芯进行分类和分离，并且可以将第一晶片的已知良好管芯接合到如本文所描述的第二晶片的已知良好管芯。第一晶片和/或第二晶片可类似于晶片11。
图2示意性地示出了根据一些实施例的IC组合件200的横截面侧视图。在一些实施例中，IC组合件200可以包括与封装衬底221电耦合和/或物理耦合的IC结构。在一些实施例中，封装衬底221可以与电路板222电耦合，如可以看到的。在一些实施例中，根据各种实施例，IC组合件200可包括IC结构、封装衬底221和/或电路板222中的一个或多个。用于IC结构的本文所描述实施例可以根据各种实施例在任何适合的IC装置中被实现。
在各种实施例中，IC结构可以包括堆叠的管芯202和204。管芯202和204可以根据本文所描述的管芯堆叠过程来堆叠。IC结构还可以包括互连层206，以在封装衬底221和管芯202和/或管芯204之间路由电信号。IC结构可以通过管芯级互连结构208而被耦合到封装衬底221。
管芯202和/或204可以表示使用半导体制造技术（例如与形成CMOS装置有关使用的薄膜沉积、光刻（lithography）、蚀刻等等）由半导体材料（例如，硅）制成的分立产品。在一些实施例中，管芯202和/或204可以是处理器、存储器、SoC或ASIC，包括以上项，或是以上项的一部分。在一些实施例中，电绝缘材料（诸如例如模塑料或底部填充材料（未示出））可以封装管芯级互连结构208和/或IC结构的至少一部分。
如所描绘的，IC结构可以根据各种各样适合的配置而被附接到封装衬底221，所述配置包括例如采用倒装芯片配置与封装衬底221直接耦合。在倒装芯片配置中，使用诸如凸块、极柱或其它适合的结构的管芯级互连结构208（其也可以将管芯202和/或管芯204与封装衬底221电耦合）将包括电路的IC结构的有源侧附接到封装衬底221的表面。
互连层206可以包括互连结构，所述互连结构配置成将电信号路由到管芯202和/或管芯204中的有源装置或从管芯202和/或管芯204中的有源装置路由电信号。例如，互连层206可以包括水平线（例如，沟槽）和/或垂直塞（例如，通孔）或其它适合的特征以提供电路由和/或触点。
在一些实施例中，管芯级互连结构208可以与互连层206电耦合，并配置成在管芯202/204和其它电装置之间路由电信号。电信号可以包括例如与管芯202/204的操作有关使用的输入/输出（I/O）信号和/或功率/接地信号。
在一些实施例中，封装衬底221可以是具有核和/或组合层（build-up layer）的基于环氧的层压板衬底（epoxy-based laminate substrate），诸如例如Ajinomoto积层膜（ABF）衬底。在其它实施例中，封装衬底221可以包括其它适合类型的衬底，包括例如由玻璃、陶瓷或半导体材料形成的衬底。
封装衬底221可以包括电路由特征，其配置成将电信号路由到IC结构或从IC结构路由电信号。电路由特征可以包括例如部署在封装衬底221的一个或多个表面上的焊盘或迹线（未示出）和/或内部路由特征（未示出），诸如例如沟槽、通孔或其它互连结构，以将电信号路由通过封装衬底221。例如，在一些实施例中，封装衬底221可包括电路由特征，例如，配置成接收相应的管芯级互连结构208的焊盘（未示出）。
电路板222可以是由诸如环氧树脂层压板的电绝缘材料构成的印刷电路板（PCB）。例如，电路板222可以包括由诸如例如聚四氟乙烯，诸如阻燃剂4（FR-4）、FR-1、棉纸的酚醛棉纸材料以及诸如CEM-1或CEM-3的环氧树脂材料，或使用环氧树脂预浸材料层压在一起的编织玻璃材料的材料构成的电绝缘层。可以通过电绝缘层形成诸如迹线、沟槽或通孔的互连结构（未示出），以将管芯202/204的电信号路由通过电路板222。在其它实施例中，电路板222可以由其它适合的材料构成。在一些实施例中，电路板222是母板（例如，图6的母板602）。
诸如例如焊料球212的封装级互连可被耦合到封装衬底221上和/或电路板222上的一个或多个焊盘（下文中为“焊盘110”），以形成对应的焊料接合部，其配置成在封装衬底221和电路板222之间进一步路由电信号。焊盘210可以由任何适合的电传导材料构成，诸如金属，包括例如镍（Ni）、钯（Pd）、金（Au）、银（Ag）、铜（Cu）、及其组合。在其它实施例中，可以使用用于将封装衬底221与电路板222物理和/或电耦合的其它适合技术。
在其它实施例中，IC组合件200可以包括各种各样其它适合的配置，包括例如倒装芯片和/或线路接合配置、插入器、包括系统中封装（SiP）和/或封装上封装（PoP）配置的多芯片封装配置的适当组合。在一些实施例中，可以使用用于在管芯102和IC组合件200的其它组件之间路由电信号的其它适合技术。
图3是根据各种实施例的用于形成堆叠的IC结构的过程300的说明性流程图。堆叠的IC结构可以包括在堆叠定向中彼此耦合的第一管芯和第二管芯。
在框302，方法300可以包括对包括多个第一IC管芯的第一晶片进行分类，以识别多个第一IC管芯中的第一已知良好管芯。分类可以包括执行一个或多个筛选测试以确定是否要使用或丢弃独立第一IC管芯。例如，可以使用通过一个或多个筛选测试的第一IC管芯（并且可以将其识别为已知良好管芯），而可以丢弃未通过一个或多个筛选测试的第一IC管芯。一些示范筛选测试可以包括但不限于视觉检查（例如，用于监测美学质量、翘曲、开裂、和/或焊料分开）和/或电测试（例如，测试触点/焊盘处的电特性，诸如焊盘电容）。
在框304，方法300可以包括切割第一晶片以分离第一IC管芯。可以在框302处的分类之前或之后切割第一晶片。
在框306，方法300可以包括对包括多个第二IC管芯的第二晶片进行分类，以识别多个第二IC管芯中的第二已知良好管芯。分类可以包括执行一个或多个筛选测试以确定是否要使用或丢弃第二晶片的独立第二IC管芯。一些示范筛选测试可以包括但不限于视觉检查（例如，用于监测美学质量、翘曲、开裂、和/或焊料分开）和/或电测试（例如，测试触点/焊盘处的电特性，诸如焊盘电容）。在一些实施例中，第二晶片的第二IC管芯可以与第一晶片的第一IC管芯不同（例如，包括不同的电路/功能性）。在一些实施例中，第二晶片的第二IC管芯相比第一晶片的第一IC管芯可以是不同的尺寸（例如，在面积方面）。例如，第二晶片的第二IC管芯可以大于第一晶片的第一IC管芯。附加或备选地，第一和第二晶片可以是不同的尺寸（例如，直径）。例如，在一些实施例中，第二晶片可以大于第一晶片。
此外，在一些实施例中，第一晶片的衬底可以与第二晶片的衬底不同。在一个非限制性示例中，第一晶片可以是氮化镓晶片（例如，在硅上具有氮化镓层）并且第二晶片可以是硅晶片。
在框308，方法300可以包括将第一已知良好管芯从第一晶片接合到第二晶片的相应第二已知良好管芯。接合可以是例如金属-到-金属接合（例如，铜-到-铜）或焊料接合（例如，使用电镀的锡-2.5wt.％银焊料来接合到金属焊盘上，诸如铜或镍表面最后加工（finish））。底焊料金属化也可以是铜或镍。在一些实施例中，第一晶片的第一已知良好管芯可在对应于第二晶片的第二已知良好管芯的位置中被临时耦合到载体晶片。然后，载体晶片上的多个第一已知良好管芯可以作为群组而被接合到第二晶片的相应第二已知良好管芯。可以释放载体晶片以使第一已知良好管芯耦合到第二晶片。在其它实施例中，第一已知良好管芯可以一个接一个地接合到第二晶片的相应第二已知良好管芯。
在一些实施例中，在将第一已知良好管芯接合到第二晶片的相应第二已知良好管芯之后，可以减薄第一已知良好管芯。例如，在310，方法300可以包括在第一已知良好管芯之间在第二晶片上形成电介质材料（例如，硬电介质）。在一些实施例中，电介质材料也可被形成在第一已知良好管芯上。形成电介质材料可包括例如在电介质上旋涂。电介质材料可以是任何适合的材料，诸如二氧化硅（SiO2）或另一电介质材料。可以选择电介质材料以具有与第一IC管芯的衬底（例如，硅）类似的机械特性。
在312，方法300可以包括在将第一已知良好管芯接合到第二晶片时减薄第一已知良好管芯。可以通过任何适合的过程来减薄管芯，诸如使用机械研磨、蚀刻或化学机械平坦化（CMP）中的一种或多种。可以将管芯减薄至任何适合的厚度。例如，在一些实施例中，可以减薄管芯以仅留下约几微米的半导体衬底（例如，其中装置层部署在半导体衬底之下）。在框310形成的电介质材料可以在框312处的减薄期间保护已知良好第一管芯免于损坏。
在一些实施例中，可以从第一晶片通过管芯形成一个或多个TSV，以提供对第二晶片的管芯的电接入。在其它实施例中，可以不形成TSV。
在其它实施例中，方法300可以不包括操作310和312，以在将管芯接合到第二晶片之后使来自第一晶片的已知良好管芯减薄。
在314，方法300可以包括切割第二晶片以分离堆叠的管芯（例如，包括来自第一晶片的第一已知良好管芯，其与来自第二晶片的第二已知良好管芯采用堆叠配置来耦合）。
图4A-4J示意性地示出了根据各种实施例的用于形成堆叠的IC结构的过程的各种方面期间的IC装置。在一些实施例中，所述过程可以对应于过程300。为了便于理解，不是所有元件都可以在图4A-4J的每一个图中被标记。
图4A示出了包括管芯404的母晶片402。母晶片402可以包括多个管芯（包括管芯404）。多个管芯可以是IC装置的重复单元。在一些实施例中，母晶片402可以对应于相对于过程300所描述的第二晶片。管芯404可以包括衬底406、装置层408和部署在装置层408上的第一金属层410。
图4B示出了在第一金属层410上图案化和形成互连412之后的母晶片402。电介质414可被部署在互连412之间。在各种实施例中，在形成互连412之后，母晶片402可以被分类（例如，以识别已知良好管芯）。在其它实施例中，第一晶片402可以备选地或附加地在制造过程的不同阶段进行分类。例如，可以使用上面相对于过程300的框306所描述的分类过程对母晶片402进行分类。
图4C示出了施主晶片的施主管芯416。可以对施主晶片进行分类和切割以提供多个管芯416（其是已知良好管芯）。管芯416可以包括衬底418、装置层420和互连层422。
在一些实施例中，多个已知良好管芯416可在对应于母晶片402的已知良好管芯的位置中被布置在载体晶片上。例如，图4D示出了具有部署在其上的多个已知良好管芯416的载体晶片424。已知良好管芯416可被临时接合到载体晶片424（例如，使用可释放的粘合剂）。
在各种实施例中，载体晶片424的已知良好管芯416可被接合到母晶片402的已知良好管芯404。载体晶片424可以从管芯416释放以使管芯416被接合到已知良好管芯404。例如，图4E示出了IC结构400，其包括接合到已知良好管芯404（例如，在互连层上）的已知良好管芯416。管芯416可以通过任何适合的接合机制而被接合到管芯404，诸如铜-到-铜接合或电介质-到-电介质接合。
在图4E-4J中未示出如图4C中示出的管芯416的衬底418、装置层420和互连层422。管芯416可被接合到管芯404，其中互连层422面向管芯404并且衬底418背向管芯404。将显而易见的是，在其它实施例中可以使用其它布置。
在其它实施例中，施主晶片的已知良好管芯416可被一个接一个地接合到母晶片402的已知良好管芯404，而不是使用载体晶片424将多个管芯416同时接合到母晶片402。
在各种实施例中，在将已知良好管芯416接合到母晶片402的已知良好管芯404之后，可以在已知良好管芯之间在母晶片402上和在已知良好管芯416上形成电介质。电介质可以是例如旋涂电介质（例如，SiO2）。在形成电介质之后，可以减薄已知良好管芯416。可以通过任何适合的过程来减薄已知良好管芯416，诸如使用CMP、蚀刻和/或机械研磨中的一种或多种。已知良好管芯416可被减薄到任何适合的厚度。例如，在一些实施例中，可以减薄已知良好管芯416以使衬底（例如，衬底418）具有5微米或更小（诸如1-2微米）的厚度。
在一些实施例中，可以对采用晶片形式（例如，当其是施主晶片的一部分时）的管芯416执行第一减薄过程。可以在已知良好管芯416被接合到母晶片402时执行第二减薄过程，以进一步减少管芯416的衬底的厚度。本文所描述的过程可以使能管芯416和/或衬底418的厚度低于用于管芯堆叠的现有拾取和放置方法的可能厚度。
在一些实施例中，可以在减薄之后在管芯416上形成一个或多个穿硅通孔（TSV）。图4F示出了在已知良好管芯416之间在母晶片402上形成旋涂电介质426、减薄管芯416、以及形成TSV 428之后的IC结构400。其它实施例可以不使用TSV，如下面相对于图5A-5E所进一步讨论的。
图4G示出了在管芯416和电介质426上形成重新分布层430之后的IC结构400。重新分布层430可以包括路由特征431以扇出（fan out）到第一级互连的间距。重新分布层430可以包括耦合到TSV 428的路由特征431，如所示的。重新分布层还可以包括部署在路由特征431之间的电介质材料433。电介质材料433、电介质426和电介质414可以是相同的材料或不同的材料。
图4H示出了在形成和/或打开通孔432之后的IC结构400。通孔432可以在重新分布层430与管芯404和/或管芯416之间提供电连接。
图4I示出了在形成凸块镀层434（例如，铜凸块镀层）之后的IC结构400。
在各种实施例中，在通过图4A-4I所示出的操作之后，可以切割母晶片402。在一些实施例中，母晶片402可被附加地减薄（例如，以减少衬底的厚度）。分离的IC结构400（例如，包括与管芯404堆叠的管芯416）可被耦合到电路板（例如，采用倒装芯片配置）。
图4J示出了在堆叠的管芯416和404被耦合到封装级衬底436之后的IC结构400。IC结构400的凸块镀层434可以通过焊料球440与封装级衬底436的触点438耦合。将显而易见的是，在其它实施例中可以使用其它配置。
在一些实施例中，如上面所讨论的，可以不在管芯416中形成TSV。例如，如果母管芯404不是凸块/路由区域受限的，则可能不需要TSV。图5A示出了IC结构500，其可以通过与上面相对于图4A-4F所描述的过程类似的过程来形成，除了在管芯416中不形成TSV。在图5A中示出在已知良好管芯416之间在母晶片402上形成旋涂电介质426以及减薄管芯416之后的IC结构500。
图5B示出了在管芯416和电介质426上形成重新分布层530之后的IC结构500。重新分布层530可以包括路由特征531以扇出到IC结构500的第一级互连的间距。重新分布层还可以包括在路由特征531之间的电介质533。重新分布层530可以不包括阴影TSV路由特征，因为不使用TSV。然而，在一些实施例中，重新分布层530可以包括热路由特征535以提供散热。热路由特征535可以包括类似于路由特征531的导体。
图5C示出在形成和/或打开通孔532之后的IC结构500。通孔532可在重新分布层530与管芯404和/或管芯416之间提供电连接。
图5D示出了在形成凸块镀层534（例如，铜凸块镀层）之后的IC结构500。图5D中示出的中间凸块（例如，部署在管芯416的阴影中的凸块）可被用于散热。
在各种实施例中，在通过4A-4E和5A-5D所示出的操作之后，可以切割母晶片402。在一些实施例中，母晶片402可被附加地减薄（例如，以减少衬底的厚度）。分离的IC结构500（例如，包括与管芯404堆叠的管芯416）可被耦合到电路板（例如，采用倒装芯片配置）。
图5E示出了在堆叠的管芯416和404被耦合到电路板536之后的IC结构500。IC结构500的凸块电镀534可以通过焊料球540与电路板536的触点538耦合。将显而易见的是，在其它实施例中可以使用其它配置。
图6示意性地示出了根据一些实施例的可以包括如本文所描述的IC结构（例如，IC结构400、IC结构500和/或使用过程300所制造的IC结构）的示例系统（例如，计算装置600）。计算装置600的组件可被容纳在外壳（例如，壳体608）中。主板602可以包括多个组件，其包括但不限于处理器604和至少一个通信芯片606。处理器604可被物理和电耦合到母板602。在一些实现中，至少一个通信芯片606还可被物理和电耦合到母板602。在进一步实现中，通信芯片606可以是处理器604的一部分。
取决于其应用，计算装置600可以包括可以或可以不物理和电耦合到母板602的其它组件。这些其它组件可以包括但不限于易失性存储器（例如，DRAM）、非易失性存储器（例如ROM）、闪速存储器、图形处理器、数字信号处理器、加密处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、指南针、Geiger计数器、加速计、陀螺仪、扬声器、摄像机和海量存储装置（诸如硬盘驱动器、紧致盘（CD）、数字多功能盘（DVD）等等）。
通信芯片606可以使能用于向计算装置600转移数据和从计算装置600转移数据的无线通信。术语“无线”及其派生词可以用于描述电路、装置、系统、方法、技术、通信信道等，其可以通过使用调制的电磁辐射通过非固体介质来通信数据。术语并不暗示关联装置不包含任何线路，尽管在一些实施例中它们可能不包含任何线路。通信芯片606可以实现多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会（IEEE）标准（包括Wi-Fi（IEEE 802.11系列）、IEEE 802.16标准（例如，IEEE 802.16- 2005修订）、长期演进（LTE）计划连同任何修订、更新和/或修正（例如，高级LTE计划、超移动宽带（UMB）计划（也称为“3GPP2”）等）。IEEE 802.16兼容的宽带无线接入（BWA）网络通常称为WiMAX网络（代表全球微波接入互操作性的缩略词），其是通过针对IEEE 802.16标准的一致和互操作性测试的产品的认证标志。通信芯片606可以根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或LTE网络来操作。通信芯片606可以根据增强型数据GSM演进（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用地面无线电接入网络（UTRAN）或演进UTRAN（E-UTRAN）来操作。通信芯片606可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强型无绳电信（DECT）、演进数据优化（EV-DO）、其衍生物、以及指定为3G、4G、5G及后续的任何其它无线协议来操作。在其它实施例中，通信芯片606可以根据其它无线协议来操作。
计算装置600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于较短距离无线通信（诸如Wi-Fi和蓝牙），并且第二通信芯片606可以专用于较长距离无线通信（诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO以及其它）。
计算装置600的处理器604可以包括IC结构和/或是IC结构的一部分，所述IC结构包括如本文所描述的堆叠的管芯（例如，IC结构400、IC结构500和/或使用过程300制造的IC结构）。例如，图2的管芯102可被安装在封装组合件（例如，封装组合件200）中，所述封装组合件被安装在诸如母板602的电路板上。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可被存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
通信芯片606还可以包括IC结构和/或是IC结构的一部分，所述IC结构包括如本文所描述的堆叠的管芯（例如，IC结构400、IC结构500和/或使用过程300制造的IC结构）。在进一步实现中，容纳在计算装置600内的另一组件（例如，存储器装置或其它集成电路装置）可以包括IC结构和/或是IC结构的一部分，所述IC结构包括如本文所描述的堆叠的管芯（例如，IC结构400、IC结构500和/或使用过程300制造的IC结构）。
在各种实现中，计算装置600可以是移动计算装置、膝上型计算机、上网本、笔记本、超极本、智能电话、平板计算机、个人数字助理（PDA）、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器或数字视频记录器。在进一步实现中，计算装置600可以是处理数据的任何其它电子装置。
以下提供一些非限制性示例。
示例1是一种用于制造堆叠的集成电路（IC）装置的方法，所述方法包括：对包括多个第一IC管芯的第一晶片进行分类以识别所述多个第一IC管芯中的第一已知良好管芯；切割所述第一晶片以分离所述第一IC管芯；对包括多个第二IC管芯的第二晶片进行分类以识别所述多个第二IC管芯中的第二已知良好管芯；以及将所述第一已知良好管芯接合到所述第二晶片的相应第二已知良好管芯。
示例2是示例1所述的方法，还包括：在与所述第二晶片上的所述第二已知良好管芯的位置对应的位置处将所述第一已知良好管芯布置在载体晶片上；其中，所述接合包括将布置在所述载体晶片上的所述第一已知良好管芯接合到所述相应第二已知良好管芯并移除所述载体晶片。
示例3是示例1所述的方法，还包括：在所述接合之后，当将所述第一已知良好管芯接合到所述第二晶片时使所述第一已知良好管芯减薄。
示例4是示例3所述的方法，还包括：在所述减薄之前，在所述第一已知良好管芯之间在所述第二晶片上形成电介质。
示例5是示例3所述的方法，其中所述减薄包括将所述第一管芯减薄至30微米或更小的厚度。
示例6是示例1至5中任一项所述的方法，其中所述第一晶片的直径小于所述第二晶片的直径。
示例7是示例1至5中任一项所述的方法，其中所述第一IC管芯具有与所述第二IC管芯的电路设计不同的电路设计。
示例8是示例1至5中任一项所述的方法，还包括在所述第一已知良好管芯中形成一个或多个穿硅通孔（TSV）。
示例9是示例1至5中任一项所述的方法，其中所述第一管芯包括在硅（Si）衬底上的氮化镓（GaN）。
示例10是示例1至5中任一项所述的方法，还包括形成与独立第一已知良好管芯耦合的一个或多个热通孔。
示例11是一种用于制造堆叠的集成电路装置的方法，所述方法包括：对包括多个母IC管芯的母晶片进行分类以识别所述多个母IC管芯中的已知良好母管芯；将施主管芯接合到所述母晶片的相应已知良好母管芯；在所述施主管芯之间在所述母晶片上形成电介质；以及当所述施主管芯接合到所述母晶片时，使所述施主管芯减薄。
示例12是示例11所述的方法，还包括：在将所述施主管芯接合到所述相应已知良好母管芯之前分类所述施主管芯以确定已知良好施主管芯。
示例13是示例11所述的方法，还包括：在与所述母晶片上的所述已知良好母管芯的位置对应的位置处将所述施主管芯布置在载体晶片上；其中所述接合包括将布置在所述载体晶片上的所述施主管芯接合到所述相应已知良好母管芯以及移除所述载体晶片。
示例14是示例11所述的方法，其中所述减薄包括将所述施主管芯减薄至25微米或更小的厚度。
示例15是示例11所述的方法，还包括从施主晶片分离所述施主管芯，其中所述施主晶片的直径小于所述母晶片的直径。
示例16是示例11所述的方法，其中所述施主管芯具有与所述母管芯的电路设计不同的电路设计。
示例17是示例11至16中任一项所述的方法，还包括在所述接合之后在所述施主管芯中形成一个或多个穿硅通孔（TSV）。
示例18是示例11至16中任一项所述的方法，其中所述施主管芯的衬底包括氮化镓。
示例19是示例11至16中任一项所述的方法，首先包括形成与独立施主管芯耦合的一个或多个热通孔。
各种实施例可以包括上面描述实施例的任何适合的组合，包括上面以合取形式（和）描述的实施例的备选（或）实施例（例如，“和”可以是“和/或”）。此外，一些实施例可以包括一个或多个制品（例如，非暂态计算机可读介质），所述制品具有被存储在其上的指令，所述指令在被执行时引起上面描述的实施例中任何一个的动作。此外，一些实施例可以包括具有用于实行上面描述的实施例的各种操作的任何适合部件的设备或系统。
所示出的实现的以上描述（包括在摘要中所描述的）不意图穷举或将本公开的实施例限制于所公开的精确形式。虽然出于说明性目的本文中描述了特定实现和示例，但是如相关领域技术人员将认识到的，在本公开的范畴内各种等效修改是可能的。
依据上面详细描述，可以对本公开的实施例进行这些修改。所附权利要求中使用的术语不应被直译成将本公开的各种实施例限制于说明书和权利要求中公开的特定实现。相反，范畴要完全由所附权利要求来确定，所述范畴要根据权利要求解译的确立的原则来直译。

Claims (16)

1.一种用于制造堆叠的集成电路(IC)装置的方法，所述方法包括：
对包括多个第一IC管芯的第一晶片进行分类以识别所述多个第一IC管芯中的第一已知良好管芯；
切割所述第一晶片以分离所述第一IC管芯；
对包括多个第二IC管芯的第二晶片进行分类以识别所述多个第二IC管芯中的第二已知良好管芯；
将所述第一已知良好管芯接合到所述第二晶片的相应第二已知良好管芯；
当将所述第一已知良好管芯接合到所述第二晶片时使所述第一已知良好管芯减薄；以及
在所述减薄之后在所述第一已知良好管芯中形成一个或多个穿硅通孔(TSV)。
2.如权利要求1所述的方法，还包括：
在与所述第二晶片上的所述第二已知良好管芯的位置对应的位置处将所述第一已知良好管芯布置在载体晶片上；
其中，所述接合包括将布置在所述载体晶片上的所述第一已知良好管芯接合到所述相应第二已知良好管芯并移除所述载体晶片。
3.如权利要求1所述的方法，还包括：在所述减薄之前，在所述第一已知良好管芯之间在所述第二晶片上形成电介质。
4.如权利要求1所述的方法，其中所述减薄包括将所述第一IC管芯减薄至30微米或更小的厚度。
5.如权利要求1至4中任一项所述的方法，其中所述第一晶片的直径小于所述第二晶片的直径。
6.如权利要求1至4中任一项所述的方法，其中所述第一IC管芯具有与所述第二IC管芯的电路设计不同的电路设计。
7.如权利要求1至4中任一项所述的方法，其中所述第一IC管芯包括在硅(Si)衬底上的氮化镓(GaN)。
8.如权利要求1至4中任一项所述的方法，还包括形成与独立第一已知良好管芯耦合的一个或多个热通孔。
9.一种用于制造堆叠的集成电路装置的方法，所述方法包括：
对包括多个母IC管芯的母晶片进行分类以识别所述多个母IC管芯中的已知良好母管芯；
将施主管芯接合到所述母晶片的相应已知良好母管芯；
在所述施主管芯之间在所述母晶片上形成电介质；
当所述施主管芯被接合到所述母晶片时，使所述施主管芯减薄；以及
在所述减薄之后在所述施主管芯中形成一个或多个穿硅通孔(TSV)。
10.如权利要求9所述的方法，还包括：
在将所述施主管芯接合到所述相应已知良好母管芯之前对所述施主管芯进行分类以确定已知良好施主管芯。
11.如权利要求9所述的方法，还包括：
在与所述母晶片上的所述已知良好母管芯的位置对应的位置处将所述施主管芯布置在载体晶片上；
其中所述接合包括将布置在所述载体晶片上的所述施主管芯接合到所述相应已知良好母管芯以及移除所述载体晶片。
12.如权利要求9所述的方法，其中所述减薄包括将所述施主管芯减薄至25微米或更小的厚度。
13.如权利要求9所述的方法，还包括从施主晶片分离所述施主管芯，其中所述施主晶片的直径小于所述母晶片的直径。
14.如权利要求9所述的方法，其中所述施主管芯具有与所述母管芯的电路设计不同的电路设计。
15.如权利要求9至14中任一项所述的方法，其中所述施主管芯的衬底包括氮化镓。
16.如权利要求9至14中任一项所述的方法，还包括形成与独立施主管芯耦合的一个或多个热通孔。
CN201680083046.1A 2016-04-01 2016-04-01 用于管芯堆叠的技术和关联配置 Active CN108701690B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/025672 WO2017171863A1 (en) 2016-04-01 2016-04-01 Techniques for die stacking and associated configurations

Publications (2)

Publication Number Publication Date
CN108701690A CN108701690A (zh) 2018-10-23
CN108701690B true CN108701690B (zh) 2023-10-27

Family

ID=59965079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680083046.1A Active CN108701690B (zh) 2016-04-01 2016-04-01 用于管芯堆叠的技术和关联配置

Country Status (4)

Country Link
US (1) US11222863B2 (zh)
EP (1) EP3437133A4 (zh)
CN (1) CN108701690B (zh)
WO (1) WO2017171863A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
KR20210152127A (ko) * 2020-06-08 2021-12-15 에스케이하이닉스 주식회사 메모리 장치, 이를 갖는 메모리 시스템 및 그것의 쓰기 방법
EP4016594A1 (en) * 2020-12-15 2022-06-22 Micledi Microdisplays BV Method and system to produce dies for a wafer reconstitution
US11656274B2 (en) * 2021-02-15 2023-05-23 Kla Corporation Systems and methods for evaluating the reliability of semiconductor die packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393873A (zh) * 2007-09-21 2009-03-25 英飞凌科技股份有限公司 堆叠半导体芯片
US8415783B1 (en) * 2007-10-04 2013-04-09 Xilinx, Inc. Apparatus and methodology for testing stacked die
US8617927B1 (en) * 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7737003B2 (en) * 2005-10-11 2010-06-15 International Business Machines Corporation Method and structure for optimizing yield of 3-D chip manufacture
US7795073B2 (en) 2008-02-01 2010-09-14 Hynix Semiconductor Inc. Method for manufacturing stack package using through-electrodes
FR2968834A1 (fr) * 2010-12-10 2012-06-15 St Microelectronics Crolles 2 Procede de realisation de structures integrees tridimensionnelles
US8937309B2 (en) * 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8518796B2 (en) * 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
US9312206B2 (en) * 2014-03-04 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package with thermal via and method for fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393873A (zh) * 2007-09-21 2009-03-25 英飞凌科技股份有限公司 堆叠半导体芯片
US8415783B1 (en) * 2007-10-04 2013-04-09 Xilinx, Inc. Apparatus and methodology for testing stacked die
US8617927B1 (en) * 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips

Also Published As

Publication number Publication date
CN108701690A (zh) 2018-10-23
EP3437133A1 (en) 2019-02-06
EP3437133A4 (en) 2019-11-27
WO2017171863A1 (en) 2017-10-05
US20210193613A1 (en) 2021-06-24
US11222863B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
US20230023328A1 (en) Integrated circuit package having wirebonded multi-die stack
US11756928B2 (en) Multi-chip packages
US20220223563A1 (en) Semiconductor package with high routing density patch
US10790263B2 (en) Integrated circuit die having backside passive components and methods associated therewith
US10008451B2 (en) Bridge interconnect with air gap in package assembly
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
CN108701690B (zh) 用于管芯堆叠的技术和关联配置
JP2008211207A (ja) マルチチップを有する半導体素子パッケージおよびその方法
US9837384B2 (en) Fan-out multi-chip package with plurality of chips stacked in staggered stack arrangement
US10276508B2 (en) Semiconductor packages and methods of forming the same
TW201906127A (zh) 半導體封裝及其製造方法
US11545441B2 (en) Semiconductor package having wafer-level active die and external die mount
US10269720B2 (en) Integrated fan-out packaging
US20160066406A1 (en) Electronic module and fabrication method thereof
US20230197520A1 (en) Dummy die placement within a dicing street of a wafer
US10573715B2 (en) Backside isolation for integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant