CN108680787A

CN108680787A - 基于fpga的实时频谱分析方法

Info

Publication number: CN108680787A
Application number: CN201810502744.1A
Authority: CN
Inventors: 庞豪; 邹洋; 邓耀辉
Original assignee: Chengdu Jiu Jin Technology Co Ltd
Current assignee: Chengdu Jiu Jin Technology Co Ltd
Priority date: 2018-05-23
Filing date: 2018-05-23
Publication date: 2018-10-19

Abstract

本发明特别涉及一种基于FPGA的实时频谱分析方法，包括如下步骤：(A)对接收到的中频信号进行加窗处理避免频谱泄露；(B)对加窗后的信号进行快速傅里叶变换；(C)对快速傅里叶变换后数据的模取对数，得到信号的功率谱数据；(D)进行功率校准，获得预处理数据；(E)建立一个M*N大小的矩阵；(F)将步骤D得到的预处理数据根据幅度和频率导入矩阵中，并统计每个元素出现的次数；(G)将矩阵输出至上位机中，上位机以频率为横坐标、幅度为纵坐标、颜色表示次数多少的方式进行着色并显示。本方法可实现对输入信号进行实时无漏频谱分析，分析效果非常好，方便用户直观分析，还能实现对瞬态跳变信号的频谱捕获及分析，适用性很广。

Description

基于FPGA的实时频谱分析方法

技术领域

本发明涉及基于FPGA的实时频谱分析方法领域，特别涉及一种基于FPGA的实时频谱分析方法。

背景技术

随着电子信息技术的进步和各种调制方式的发展，电磁环境日益复杂。现有的通信信号、雷达信号等都是时变信号，特别是针对占空比非常小的脉冲信号，采用传统的频谱分析方式很难做到实时无漏捕获。如果对这些信号进行捕获及分析，是目前频谱分析及信号侦察方面的关键技术之一。

目前针对快速频率扫描，大部分接收机都采用了宽带FFT的方式进行，某些接收机甚至针对每一频点带宽内进行连续FFT变换以捕获任意时刻都可能会出现的时变信号。但是受限于后端的总线速度及处理显示压力，无法将所有经过FFT变换后的频谱数据都同时显示，只能进行间隔显示，如图1所示，从而导致用户无法直观判断所捕获到的信号特征。另外，用户需要从海量的频谱数据中找到所需要的信号也是一大难点。

发明内容

本发明的目的在于提供一种基于FPGA的实时频谱分析方法，可以实现实时无漏频谱分析且能够直观的显示出来。

为实现以上目的，本发明采用的技术方案为：一种基于FPGA的实时频谱分析方法，包括如下步骤：(A)对接收到的中频信号进行加窗处理避免频谱泄露；(B)对加窗后的信号进行快速傅里叶变换；(C)对快速傅里叶变换后数据的模取对数，得到信号的功率谱数据；(D)进行功率校准，获得预处理数据；(E)建立一个M*N大小的矩阵，并将矩阵中所有元素初始化为0；(F)将步骤D得到的预处理数据根据幅度和频率导入矩阵中，并统计每个元素出现的次数；(G)将矩阵输出至上位机中，上位机以频率为横坐标、幅度为纵坐标、颜色表示次数多少的方式进行着色并显示。

与现有技术相比，本发明存在以下技术效果：这里综合利用了FFT(即快速傅里叶变换)计算、统计矩阵建立、统计矩阵刷新以及统计矩阵输出显示，实现对输入信号进行实时无漏频谱分析，分析效果非常好，并且，通过着色显示，方便用户直观分析；另外，本方法还能实现对瞬态跳变信号的频谱捕获及分析，适用性很广。

附图说明

图1是传统频谱数据采集分析流程图；

图2是本发明的预处理流程图；

图3是实时频谱数据处理流程图；

图4是矩阵输出数据流程控制图；

图5是实施频谱分析显示示意图。

具体实施方式

下面结合图2至图5，对本发明做进一步详细叙述。

参阅图2-图5，一种基于FPGA的实时频谱分析方法，包括如下步骤：(A)对接收到的中频信号进行加窗处理避免频谱泄露；(B)对加窗后的信号进行快速傅里叶变换；(C)对快速傅里叶变换后数据的模取对数，得到信号的功率谱数据；(D)进行功率校准，获得预处理数据；(E)建立一个M*N大小的矩阵，并将矩阵中所有元素初始化为0；(F)将步骤D得到的预处理数据根据幅度和频率导入矩阵中，并统计每个元素出现的次数；(G)将矩阵输出至上位机中，上位机以频率为横坐标、幅度为纵坐标、颜色表示次数多少的方式进行着色并显示。这里综合利用了FFT计算、统计矩阵建立、统计矩阵刷新以及统计矩阵输出显示，实现对输入信号进行实时无漏频谱分析，分析效果非常好，并且，通过着色显示，方便用户直观分析；另外，本方法还能实现对瞬态跳变信号的频谱捕获及分析，适用性很广。实时频谱处理的主要思想：对输入的频谱数据进行统计，统计每个频率、每个幅度信号出现的次数，从而达到时间、频率、幅度的联合分析。其处理手段：通过在FPGA内部构建一个二维矩阵，矩阵的横轴表示为频率，纵轴表示幅度，内部元素值表示时间，通过对输入的频谱数据不断进行矩阵叠加，从而达到时频分析的目的，同时也大大降低了传输及显示的数据量。

计算信号的频域功率，主要是对信号的FFT变化之后的数据求取平方和，其平方和表征了信号的功率随频率的变化关系。由于工程上常用对数功率，故本实施例中具体地，所述的步骤C中，功率谱数据power＝10·lg[|s(n)|²]，其中s(n)为快速傅里叶变换后的数据。由于链路增益等影响，使得上述功率不是真实的功率，但可以运用校准值对上述结果进行处理，从而得出真实的功率。

矩阵的大小，可以根据实际使用需求来选择，本发明中，矩阵采用1024*128，主要是考虑FPGA实际资源消耗，若采用更高端的FPGA可以加大矩阵；FPGA中的一个RAM块的深度为1024，而动态范围127dB在常规分析时足够。故这里优选地，所述矩阵的列数M为1024，行数N为128。

步骤D中，预处理数据为一个数据序列，数据序列中每个元素表征了信号幅度的大小，由于频谱矩阵存储容量的限制，将输入的频谱数据位宽限制在7位，其取值范围为0～127dB，另外由于图形分析对功率分辨率要求不高，所以这里的分辨率为1dB，每个元素的位置索引表征了其频率大小。由于实际的信号未经校准，增益可能超出此127dB的范围，因此需要校准将输入信号的幅度校准到此范围内，便于后续处理。步骤D中按如下步骤进行功率校准：(D1)对功率谱数据向上取整；(D2)若取整后的功率谱数据的取值范围上限大于127dB，则降低前端增益并返回步骤A；若取整后的功率谱数据的取值范围上限小于100dB，则增加前端增益并返回步骤A，这里的上限小于100dB，只是一个供参考的数据，可以设置的更小，根据具体的需求进行设置，这样做是因为当取值范围较小时，界面显示的时会集中在下方，不方便用户直观的查看；若在正常的0～127dB范围内时则直接将功率谱数据作为预处理数据输出。

作为本发明的优选方案，所述的步骤E中，通过控制矩阵的片选以及地址信号，将矩阵内部的所有元素全部置为0；步骤F中按如下步骤进行次数统计：(F1)将预处理数据分为一帧帧数据，每帧有1024个信号幅度值；(F2)对任一帧数据，按其位置索引作为矩阵列号、其数值作为矩阵行号，将相应地址的元素读出；(F3)将从地址读出的元素累加1后再写入该地址中，完成相应元素的刷新；(F4)重复步骤F2、F3执行下一帧数据的元素刷新。

下面以一个5×6的矩阵为例，来具体说明其内部元素是如何变化的。首先需要说明的是，一般我们所说的第1列第1行，记为arr(0,0)，下面均以此为标准。假设我们经过FFT计算并整理后的序列为{0,4,5,2,0}、{1,4,5,3,1}和{0,4,5,3,1}；处理之前矩阵内的元素数值如下表所示：

0	0	0	0	0
					0	0	0	0	0
0	0	0	0	0
					0	0	0	0	0
0	0	0	0	0
					0	0	0	0	0

第二步先根据第一帧数据{0,4,5,2,0}将arr(0,0)、arr(4,1)、arr(5,2)、arr(2,3)以及arr(0,4)这五个元素读取出来加1后再写入，写入后的矩阵如下：

第三步根据第二帧数据{1,4,5,3,1}将arr(1,0)、arr(4,1)、arr(5,2)、arr(3,3)以及arr(1,4)这五个元素读取出来加1后再写入，写入后的矩阵如下：

0	0	2	0	0
					0	2	0	0	0
0	0	0	1	0
					0	0	0	1	0
1	0	0	0	1
					1	0	0	0	1

第四步根据第三帧数据{0,4,5,3,1}将arr(0,0)、arr(4,1)、arr(5,2)、arr(3,3)以及arr(1,4)这五个元素读取出来加1后再写入，写入后的矩阵如下：

0	0	3	0	0
					0	3	0	0	0
0	0	0	2	0
					0	0	0	1	0
1	0	0	0	2
					2	0	0	0	1

从上面的处理流程可以看出，每次处理之后每一列的数据之和都为当前统计的帧数。

统计矩阵输出时，其最大数据存储量为128*1024个数据，因此也需要大概128*1024个时钟周期。在这段时间内，该处理模块应该又处理了多帧数据。若要保证每次输出的数据完全准确，则需要将当前矩阵复制到另外一块相同大小的矩阵再输出，同时在信号输出期间，主存储同样在进行数据处理。该方案的优点是每次输出的数据完全准确，缺点是存储资源翻倍。

参阅图4，为了降低存储量，可以只采用主存储器，利用边处理边输出的方式，如上面分析，这样在矩阵输出过程中，矩阵中的数据虽然也会有刷新，但不影响矩阵元素的最终存储结果。为保证矩阵输出与矩阵刷新不冲突，且保证在最短的时间内上传矩阵，本实施例中采用与矩阵刷新同步的方式进行矩阵输出：所述步骤G中，输出控制流程如下：(G1)新脉冲到来时(pulse上升沿)，地址初始化address为0，frame-start标志为1，block-selc选择第0个block；(G2)pulse期间，频谱矩阵内部数据按索引地址顺序依次更新，同时选择该block-selc的数据输出；(G3)第一个脉冲结束时(pulse下降沿沿)，此时地址address为1023，frame-end标志为1；(G4)在下一个脉冲到来之前，地址继续重复0～1023，同时block-selc递增，并且选择对应的block-selc数据输出；(G5)若发现只有开始frame-start标志，没有结束frame-end标志，则此帧数据无效的；(G6)新的第二个脉冲到来时地址初始化address为0，frame-start标志为1，若上一个脉冲无效则block-selc保持不变(上一时刻无结束标志表明上一帧数据无效)，否则递增；(G7)重复步骤G2～G6，直到block-selc为127并完成输出，frame-end标志为1。

同样以上述5×6矩阵为例进行，按上述介绍的时序，在完整frame-start到frame-end(即sof到eof期间)进行输出：

第一次输出为序列为{2,0,0,0,1}；

第二次输出为序列为{1,0,0,0,2}；

第三次输出为序列为{0,0,0,1,0}；

第四次输出为序列为{0,0,0,2,0}；

第五次输出为序列为{0,3,0,0,0}；

第六次输出为序列为{0,0,3,0,0}。

上位机软件接收到各序列后进行再次重组，还原出原始矩阵。

优选地，所述的步骤A中，所有的窗函数都可以使用，不同的窗函数具有不同的特性，没有最优，只有最适用的，可以根据用户的需要进行选择，常见的窗函数有Hann窗、Hamming窗或Blackman窗中。

图5所示的是对统计矩阵进行灰度显示的结果，从图中可以看出，捕获到瞬态信号颜色越深则说明其持续的时间越长，颜色浅则说明信号出现的时间越短。只要有信号出现，都会显示到图形界面上，方便用户直观分析。另外，该统计矩阵还能进行彩色显示。

Claims

1.一种基于FPGA的实时频谱分析方法，包括如下步骤：

(A)对接收到的中频信号进行加窗处理避免频谱泄露；

(B)对加窗后的信号进行快速傅里叶变换；

(C)对快速傅里叶变换后数据的模取对数，得到信号的功率谱数据；

(D)进行功率校准，获得预处理数据；

(E)建立一个M*N大小的矩阵，并将矩阵中所有元素初始化为0；

(F)将步骤D得到的预处理数据根据幅度和频率导入矩阵中，并统计每个元素出现的次数；

(G)将矩阵输出至上位机中，上位机以频率为横坐标、幅度为纵坐标、颜色表示次数多少的方式进行着色并显示。

2.如权利要求1所述的基于FPGA的实时频谱分析方法，其特征在于：所述的步骤C中，功率谱数据power＝10·lg[|s(n)|²]，其中s(n)为快速傅里叶变换后的数据。

3.如权利要求2所述的基于FPGA的实时频谱分析方法，其特征在于：所述矩阵的列数M为1024，行数N为128；步骤D中，预处理数据为一个数据序列，数据序列中每个元素表征了信号幅度的大小，其取值范围为0～127dB，分辨率为1dB，每个元素的位置索引表征了其频率大小；步骤D中按如下步骤进行功率校准：

(D1)对功率谱数据向下取整；

(D2)若取整后的功率谱数据的取值范围上限大于127dB，则降低前端增益并返回步骤A；若取整后的功率谱数据的取值范围上限小于100dB，则增加前端增益并返回步骤A；否则直接将功率谱数据作为预处理数据输出。

4.如权利要求3所述的基于FPGA的实时频谱分析方法，其特征在于：所述的步骤E中，通过控制矩阵的片选以及地址信号，将矩阵内部的所有元素全部置为0；

步骤F中按如下步骤进行次数统计：

(F1)将预处理数据分为一帧帧数据，每帧有1024个信号幅度值；

(F2)对任一帧数据，按其位置索引作为矩阵列号、其数值作为矩阵行号，将相应地址的元素读出；

(F3)将从地址读出的元素累加1后再写入该地址中，完成相应元素的刷新；

(F4)重复步骤F2、F3执行下一帧数据的元素刷新。

5.如权利要求4所述的基于FPGA的实时频谱分析方法，其特征在于：所述步骤G中，输出控制流程如下：

(G1)新脉冲到来时，地址初始化address为0，frame-start标志为1，block-selc选择第0个block；

(G2)pulse期间，频谱矩阵内部数据按索引地址顺序依次更新，同时选择该block-selc的数据输出；

(G3)第一个脉冲结束时，此时地址address为1023，frame-end标志为1；

(G4)在下一个脉冲到来之前，地址继续重复0～1023，同时block-selc递增，并且选择对应的block-selc数据输出；

(G5)若发现只有开始frame-start标志，没有结束frame-end标志，则此帧数据无效的；

(G6)新的第二个脉冲到来时地址初始化address为0，frame-start标志为1，若上一个脉冲无效则block-selc保持不变，否则递增；

(G7)重复步骤G2～G6，直到block-selc为127并完成输出，frame-end标志为1。

6.如权利要求5所述的基于FPGA的实时频谱分析方法，其特征在于：所述的步骤A中，窗函数可以是Hann窗、Hamming窗或Blackman窗中的一种；步骤G中，采用灰度进行着色时，次数越多，颜色越黑，次数越少，颜色越白。