CN108646980A - 一种有效利用内存带宽的方法 - Google Patents

一种有效利用内存带宽的方法 Download PDF

Info

Publication number
CN108646980A
CN108646980A CN201810394411.1A CN201810394411A CN108646980A CN 108646980 A CN108646980 A CN 108646980A CN 201810394411 A CN201810394411 A CN 201810394411A CN 108646980 A CN108646980 A CN 108646980A
Authority
CN
China
Prior art keywords
caching
write
random
read
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810394411.1A
Other languages
English (en)
Inventor
陈育鸣
李庭育
魏智汎
洪振洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Hua Cun Electronic Technology Co Ltd
Original Assignee
Jiangsu Hua Cun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Hua Cun Electronic Technology Co Ltd filed Critical Jiangsu Hua Cun Electronic Technology Co Ltd
Priority to CN201810394411.1A priority Critical patent/CN108646980A/zh
Priority to PCT/CN2018/105858 priority patent/WO2019205443A1/zh
Publication of CN108646980A publication Critical patent/CN108646980A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种有效利用内存带宽的方法，包括主控芯片，主控芯片内设有随机储存控制模块，随机储存控制模块内设有写入单元和读取单元，写入单元和读取单元分别连接随机储存组件，本发明使用静态内存空间作为写入与读出缓存,使其可以弥补频率差或随机内存本身延迟的缺陷,提高主控端总线利用率。

Description

一种有效利用内存带宽的方法
技术领域
本发明涉及内存宽带技术领域，具体为一种有效利用内存带宽的方法。
背景技术
内置容量又叫随机内存，数码录音笔都是采用模拟录音，先将录音信息快速暂存到随机內存, 录音完成后再将其自內存里读取储出來储存至內置闪存, 用内置的闪存来永久存储录音信息。随机内存主控端控制装置的设计必须配合内存本身的频率, 不一定可以与主控端系统频率相符，加上随机内存本身操作上有巨大的指令与数据延迟, 会使主控端的总线利用率大幅下降。
发明内容
本发明的目的在于提供一种有效利用内存带宽的方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种有效利用内存带宽的方法, 包括主控芯片，所述主控芯片内设有随机储存控制模块，所述随机储存控制模块内设有写入单元和读取单元，所述写入单元和读取单元分别连接随机储存组件，还包括第一写入缓存、第二写入缓存、第一读取缓存和第二读取缓存，所述第一写入缓存、第二写入缓存分别连接写入单元，所述第一读取缓存和第二读取缓存分别连接读取单元。
优选的，随机内存写入步骤如下：
A、先将数据写入随机控制器缓存内存中,；
B、累积一定量的数据时开始真正对随机内存做写入, 同时主控核仍然会继续对另一组写入缓存做写入动作。
优选的，随机内存做读取步骤如下：
A、先将随机内存读出的数据写入读取缓存中,；
B、等累积足够数量时, 才开时读出至主控核中,；
C、此时随机内存读出的数据仍然可以继续写入另一组读取缓存当中, 藉消除主控核与随机内存间的频率差造成数据读出的不连续。
与现有技术相比，本发明的有益效果是：本发明公开了一种用于随机储存内存主控端控制组件, 配置静态内存缓存系统, 以避免因为主控端控制线路与主系统之间的操作频率差异, 或是因为内存本身操作的延迟而产生总线数据壅塞, 进而充分利用内存带宽的方法；本发明使用静态内存空间作为写入与读出缓存, 使其可以弥补频率差或随机内存本身延迟的的缺陷, 提高主控端总线利用率。
附图说明
图1为本发明主控内部的随机储存控制单元示意图；
图2为本发明数据从主控送进随机储存控制单元, 再从随机储存控制单元送进随机储存组件的波形图；
图3为本发明数据是从主控写入到随机内存, 加上少量写入缓存的状况波形图；
图4为本发明数据是从主控写入到随机内存, 加上较大写入缓存的状况波形图；
图5为本发明数据是从主控写入到随机内存, 使用多信道写入缓存的状况波形图；
图6为本发明数据是主控从随机内存读出数据, 配置多信道读出缓存的状况波形图；
图7为本发明主控配置多信道写入与读取缓存的示例示意图；
图8为本发明主控配置多信道写入缓存运行的状况示意图；
图9为本发明主控配置多信道写入缓存运行的状况示意图；
图10为本发明主控配置多信道读取缓存运行的状况示意图；
图11为主控配置多信道读取缓存运行的状况示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-11，本发明提供一种技术方案：一种有效利用内存带宽的方法, 包括主控芯片1，所述主控芯片1内设有随机储存控制模块2，所述随机储存控制模块2内设有写入单元3和读取单元4，所述写入单元3和读取单元4分别连接随机储存组件5，还包括第一写入缓存6、第二写入缓存7、第一读取缓存8和第二读取缓存9，所述第一写入缓存6、第二写入缓存7分别连接写入单元3，所述第一读取缓存8和第二读取缓存9分别连接读取单元4。
本发明中，随机内存写入步骤如下：
A、先将数据写入随机控制器缓存内存中,；
B、累积一定量的数据时开始真正对随机内存做写入, 同时主控核仍然会继续对另一组写入缓存做写入动作。此时整体的写入动作才不会因为主控核与随机内存间的频率差造成数据写入的不连续。
本发明中，随机内存做读取步骤如下：
A、先将随机内存读出的数据写入读取缓存中,；
B、等累积足够数量时, 才开时读出至主控核中,；
C、此时随机内存读出的数据仍然可以继续写入另一组读取缓存当中, 藉消除主控核与随机内存间的频率差造成数据读出的不连续。
综上所述，本发明公开了一种用于随机储存内存主控端控制组件, 配置静态内存缓存系统, 以避免因为主控端控制线路与主系统之间的操作频率差异, 或是因为内存本身操作的延迟而产生总线数据壅塞, 进而充分利用内存带宽的方法；本发明使用静态内存空间作为写入与读出缓存, 使其可以弥补频率差或随机内存本身延迟的的缺陷, 提高主控端总线利用率。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种有效利用内存带宽的方法, 包括主控芯片（1），其特征在于：所述主控芯片（1）内设有随机储存控制模块（2），所述随机储存控制模块（2）内设有写入单元（3）和读取单元（4），所述写入单元（3）和读取单元（4）分别连接随机储存组件（5），还包括第一写入缓存（6）、第二写入缓存（7）、第一读取缓存（8）和第二读取缓存（9），所述第一写入缓存（6）、第二写入缓存（7）分别连接写入单元（3），所述第一读取缓存（8）和第二读取缓存（9）分别连接读取单元（4）。
2.根据权利要求1所述的一种有效利用内存带宽的方法，其特征在于：随机内存写入步骤如下：
A、先将数据写入随机控制器缓存内存中,；
B、累积一定量的数据时开始真正对随机内存做写入, 同时主控核仍然会继续对另一组写入缓存做写入动作。
3.根据权利要求1所述的一种有效利用内存带宽的方法，其特征在于：随机内存做读取步骤如下：
A、先将随机内存读出的数据写入读取缓存中,；
B、等累积足够数量时, 才开时读出至主控核中,；
C、此时随机内存读出的数据仍然可以继续写入另一组读取缓存当中, 藉消除主控核与随机内存间的频率差造成数据读出的不连续。
CN201810394411.1A 2018-04-27 2018-04-27 一种有效利用内存带宽的方法 Pending CN108646980A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810394411.1A CN108646980A (zh) 2018-04-27 2018-04-27 一种有效利用内存带宽的方法
PCT/CN2018/105858 WO2019205443A1 (zh) 2018-04-27 2018-09-14 一种有效利用内存带宽的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810394411.1A CN108646980A (zh) 2018-04-27 2018-04-27 一种有效利用内存带宽的方法

Publications (1)

Publication Number Publication Date
CN108646980A true CN108646980A (zh) 2018-10-12

Family

ID=63747902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810394411.1A Pending CN108646980A (zh) 2018-04-27 2018-04-27 一种有效利用内存带宽的方法

Country Status (2)

Country Link
CN (1) CN108646980A (zh)
WO (1) WO2019205443A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841333A (zh) * 2005-04-01 2006-10-04 映佳科技股份有限公司 动态随机内存测试方法及其系统
CN103389949A (zh) * 2012-05-08 2013-11-13 普天信息技术研究院有限公司 一种数据重排方法及装置
CN103500076A (zh) * 2013-10-13 2014-01-08 张维加 一种基于多通道slc nand与dram缓存的新usb协议计算机加速设备
CN107451144A (zh) * 2016-05-31 2017-12-08 北京京东尚科信息技术有限公司 缓存读取方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437826C (zh) * 2004-09-16 2008-11-26 展讯通信（上海）有限公司 有异步缓存的双倍速动态随机存取存储器控制装置及方法
CN101350218B (zh) * 2008-07-31 2010-07-07 北京炬力北方微电子有限公司 一种虚拟多端口存储器及其存储和读取数据的方法
CN102004626B (zh) * 2010-11-17 2013-02-13 华亚微电子（上海）有限公司 双口存储器
CN103218174B (zh) * 2013-03-29 2015-11-25 航天恒星科技有限公司 一种用于遥感图像的io双缓存交互多核处理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841333A (zh) * 2005-04-01 2006-10-04 映佳科技股份有限公司 动态随机内存测试方法及其系统
CN103389949A (zh) * 2012-05-08 2013-11-13 普天信息技术研究院有限公司 一种数据重排方法及装置
CN103500076A (zh) * 2013-10-13 2014-01-08 张维加 一种基于多通道slc nand与dram缓存的新usb协议计算机加速设备
CN107451144A (zh) * 2016-05-31 2017-12-08 北京京东尚科信息技术有限公司 缓存读取方法和装置

Also Published As

Publication number Publication date
WO2019205443A1 (zh) 2019-10-31

Similar Documents

Publication Publication Date Title
US20200218662A1 (en) Data caching device and control method therefor, data processing chip, and data processing system
CN104407933B (zh) 一种数据的备份方法及装置
CN107515827B (zh) Pcie ssd自定义日志的存储方法、装置及ssd
CN108710583A (zh) Ssd写缓存区的管理方法、装置、计算机设备及介质
EP2565772A1 (en) Storage array, storage system, and data access method
CN109669888A (zh) 一种可配置且高效的嵌入式Nor-Flash控制器及控制方法
CN111563052B (zh) 降低读延时的缓存方法、装置、计算机设备及存储介质
CN103559146A (zh) 一种提高NAND flash控制器读写速度的方法
CN104461925A (zh) 一种存储设备地址对齐的自动纠正方法和装置
CN110232029B (zh) 一种基于索引的fpga中ddr4包缓存的实现方法
CN102156731B (zh) 闪存的数据存储方法和装置
CN112256203B (zh) Flash存储器的写入方法、装置、设备、介质及系统
KR101635196B1 (ko) 플래시 메모리소자에 정보 데이터를 기입할 때 기입 오류를 처리하기 위한 방법 및 장치
CN105260328B (zh) 一种设备掉电时的数据保存方法及装置
CN108646980A (zh) 一种有效利用内存带宽的方法
CN103152627B (zh) 机顶盒时移数据存储方法、装置和机顶盒
CN110309015A (zh) 一种基于固态硬盘装置的数据写入方法和装置以及设备
CN109634875A (zh) 命令数据缓存处理方法、装置、计算机设备和存储介质
CN101237546A (zh) 应用于车载环境的高速音视频海量存储方法及其装置
CN108984148A (zh) 一种基于同步fifo存储器的数据存储的方法及存储器
CN111654886B (zh) 一种限制用户带宽的方法和装置
CN110413234B (zh) 一种固态硬盘
CN105808154B (zh) 基于位图的双控制器的高速缓冲存储器回写方法及装置
CN110347339B (zh) 一种针对机械硬盘的可控连续写方法、调度器及存储系统
CN102929677B (zh) 多数字信号处理器的加载系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181012