CN108549301A

CN108549301A - 一种超宽带探地雷达控制系统

Info

Publication number: CN108549301A
Application number: CN201810592473.3A
Authority: CN
Inventors: 蔡志匡; 齐轩晨; 林文华; 王吉; 肖建; 郭宇锋
Original assignee: Nanjing University Of Posts And Telecommunications Nantong Institute Ltd
Current assignee: Nanjing University Of Posts And Telecommunications Nantong Institute Ltd
Priority date: 2018-06-11
Filing date: 2018-06-11
Publication date: 2018-09-18
Anticipated expiration: 2038-06-11
Also published as: WO2019237732A1; US11609323B2; CN108549301B; US20210364627A1

Abstract

本发明公开了一种超宽带探地雷达控制系统，包括同步时钟生成电路；GPS定位模块；测量轮编码器模块；用于等效采样的数控延时电路、ADC模数转换电路；以及主控制器。所述同步时钟生成电路，GPS定位模块，测量轮编码器模块，数控延时电路，模数转换电路均与主控制器相连接。所述的同步时钟生成电路还与外部超宽带雷达发射机相连。所述数控延时电路还与外部等效采样取样脉冲发生电路相连。所述ADC模数转换电路还与外部等效采样取样门相连。所述主控制器还通过以太网与外部服务器相连。本发明缩小了超宽带探地雷达控制系统的体积，简化了系统的连接线缆，提高了超宽带雷达系统可靠性。

Description

一种超宽带探地雷达控制系统

技术领域

本发明涉及探地雷达技术领域，尤其涉及一种用于超宽带探地雷达的控制系统。

背景技术

超宽带探地雷达近年来被用于市政地下管线和交通设施下方安全隐患的检测。其工作原理是雷达向地面下方发射超宽带脉冲电磁波信号，由于地下各类介质分布的不同，介质反射的超宽带脉冲电磁波信号存在幅度和传播时间上的差异。超宽带探地雷达通过对接收到的反射信号进行处理，能够得到地下各类介质分布情况，从而分析出道路下方存在的安全隐患。

传统的超宽带探地雷达使用电脑作为主控制设备，同时这种雷达系统均使用数据采集卡等高成本的数据采集装置，造成雷达整体体积大、成本高。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种可靠性高、体积小、成本低廉的超宽带探地雷达控制系统。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种超宽带探地雷达控制系统，包括同步时钟生成电路、GPS定位模块、测量轮编码器模块、用于等效采样的数控延时电路、模数转换电路以及主控制器；其中所述同步时钟生成电路、GPS定位模块、测量轮编码器模块、数控延时电路、模数转换电路均与主控制器相连接；所述的同步时钟生成电路与超宽带发射机和接收机相连，所述数控延时电路、模数转换电路与外部等效采样取样门相连；主控制器与外部服务器相连接。

优选的：所述同步时钟生成电路包括晶振Y1、芯片U2、电阻一R1、电阻五R5、电阻六R6、电阻五零R50、电容一C1、电容二C2、电容三C3、电容五C5、电容五零C50、电感一L1、电感二L2，其中，所述晶振Y1的引脚一通过电感一L1与电源正极连接，所述电容二C2一端与晶振Y1的引脚一连接，另一端接地，所述电容一C1一端与电源正极连接，另一端与电容二C2接地端连接；所述电阻五R5一端与晶振Y1的引脚二连接，另一端连接芯片U2的引脚一和引脚二；芯片U2的引脚三、四、五、九、十、十一、十三连接在一起；芯片U2的引脚十四、电源正极、电容五零C50的一端连接，而电容五零C50的另一端接地；芯片U2的引脚六、电阻六R6、电感二L2、电阻一R1、输出接口P1依次连接，所述输出接口P1接地，输出接口P1与超宽带发射机连接；所述电阻六R6与电感二L2的连接端和电容五C5一端连接，所述电容五C5的另一端接地；所述电阻一R1与电感二L2的连接端和电容三C3一端连接，所述电容三C3的另一端与电容五C5的接地端连接；芯片U2的引脚十一连接电容五零C50一端，电容五零C50的另一端连接至主控制器。

优选的：所述GPS定位模块包括GPS芯片U1、低噪声放大器芯片U3、声表面波滤波器芯片U4、电阻二R2、电阻三R3、电阻四R4、电容六C6、电容七C7、电感三L3、电感四L4、二极管D1、LED发光二极管D2、电池B1和天线接口P1；其中，GPS芯片U1的引脚十一连接声表面波滤波器芯片U4的引脚四，所述电阻四R4的一端与GPS芯片U1的引脚八、九连接，而电阻四R4的另一端通过电感三L3与天线接口P1连接，天线接口P1接地；GPS芯片U1的引脚二十二、电阻二R2、二极管D1、电源正极依次连接；而电池B1的正极与GPS芯片U1的引脚二十二连接，负极接地，同时GPS芯片U1的引脚二十四接电池B1的负极；GPS芯片U1的引脚三、电阻三R3、LED发光二极管D2依次连接，而LED发光二极管D2负极接地；GPS芯片U1的引脚十八、十九、二十、二十一为SPI总线接口，GPS芯片U1的引脚一、引脚二和SPI总线接口均连接至主控制器；声表面波滤波器芯片U4的引脚一连接至低噪声放大器U3的引脚四，低噪声放大器U3的引脚三、电感四L4、电容六C6、天线接口P1依次连接；低噪声放大器U3的引脚五、引脚六连接电源正极，而所述电容七C7一端与电源正极连接，另一端接地。

优选的：数控延时电路包括延时芯片U5、电阻七R7、电阻八R8、电阻九R9、电阻十R10、电阻十一R11、电阻十二R12、电容八C8；延时芯片U5的引脚一、二、三、四、五、二十三、二十六、二十七、二十九、三十、三十一、三十二连接至主控制器；延时芯片U5的引脚二十、二十一为差分输出口，其中，延时芯片U5的引脚二十、电阻七R7、电阻十R10、电阻十一R11、接地口依次连接；所述电阻十二R12一端与电阻十R10连接，另一端与电阻十一R11的接地端连接；所述电阻九R9一端接电源正极，另一端接电阻十R10背离电阻十一R11的一端，所述电容八C8的一端与电阻十一R11的接地端连接，另一端与电阻九R9和电阻十R10的连接端连接；所述延时芯片U5的引脚二十一通过输出接口Po与外部等效采样取样门连接，所述电阻八R8一端与延时芯片U5的引脚二十一连接，另一端与电阻九R9和电阻十R10的连接端连接。

优选的：模数转换电路包括ADC芯片U6、排阻十三R13、排阻十四R14、排阻十五R15、电容九C9、电容十C10、电容十一C11、电容十二C12、电容四十九C49、其中，ADC芯片U6的引脚二十三、二十四、二十五连接至外部等效采样取样门，ADC芯片U6引脚十九、二十、二十一、二十二分别连接至电容九C9、电容十C10、电容十一C11、电容十二C12，之后电容九C9、电容十C10、电容十一C11、电容十二C12接地；ADC芯片U6引脚十五连接至电容四十九C49一端和电源，而电容四十九C49的另一端接地；ADC芯片U6引脚二、三、四、五连接至排阻十三R13的一端，引脚六、七、八、九连接至排阻十四R14的一端，引脚十、十一、十四连接至排阻十五R15的一端，排阻十三R13、排阻十四R14、排阻十五R15的另一端连接至主控制器；ADC芯片U6引脚一、十三接地，ADC芯片U6引脚十三接电源。

优选的：主控制器包括XC7Z020CLG484芯片、DDR3内存、网卡芯片和SD存储卡，XC7Z020CLG484芯片包括FPGA和ARM处理器，其中，FPGA包括GPS控制模块、测量轮编码器信号接收模块、接收发机同步控制模块、全局控制模块、AXI DataMover、AXI Interconnect两个IP核，AXI DataMover和AXI Interconnect两个IP核用于GPS控制模块、全局控制模块和接收发机同步控制模块与ARM处理器进行数据通讯；GPS控制模块外部连接GPS定位模块，内部通过AXI4-Lite总线连接AXI Interconnect IP核，该IP核另外连接全局控制模块和ARM处理器；测量轮编码器信号接收模块外部连接测量轮编码器，内部连接全局控制模块和接收发机同步控制模块；接收发机同步控制模块外部连接同步时钟生成电路、数控延时电路以及模数转换电路，内部通过AXI4-Stream总线连接AXI DataMover IP核；AXI DataMoverIP核还通过AXI4-Stream总线连接全局控制模块，另外通过AXI4总线连接ARM处理器的高性能数据总线；ARM处理通过片内自带的控制器连接外部SD卡、网卡芯片和DDR3内存。

本发明相比现有技术，具有以下有益效果：

本发明缩小了超宽带探地雷达控制系统体积、简化了超宽带雷达控制系统连接线缆，提高了超宽带雷达系统可靠性。

附图说明

图1为本发明实施例的超宽带探地雷达控制系统的应用示意图；

图2为本发明实施例的同步时钟生成电路电路图；

图3为本发明实施例的GPS定位模块电路图；

图4为本发明实施例的数控延时电路电路图；

图5为本发明实施例的ADC模数转换电路图；

图6为本发明实施例的主控制器结构示意图；

图7为本发明的控制系统软件示意图；

图8为本发明的超宽带探地雷达控制系统示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

如图1所示，虚线框内为一种超宽带探地雷达控制系统，如图8所示，包括同步时钟生成电路、GPS定位模块、测量轮编码器模块、用于等效采样的数控延时电路、ADC模数转换电路以及主控制器；模块电路均为采用数字器件设计的电路。其中所述同步时钟生成电路、GPS定位模块、测量轮编码器模块、数控延时电路、ADC模数转换电路均与主控制器相连接；所述的同步时钟生成电路与超宽带发射机和接收机相连，所述数控延时电路、ADC模数转换电路与外部等效采样取样门相连；主控制器与外部服务器相连接。

如图2所示：同步时钟生成电路包括晶振Y1、74HC00芯片U2、电阻一R1、电阻五R5、电阻六R6、电阻五零R50、电容一C1、电容二C2、电容三C3、电容五C5、电容五零C50、电感一L1、电感二L2，其中，所述晶振Y1的引脚一通过电感一L1与电源正极连接，所述电容二C2一端与晶振Y1的引脚一连接，另一端接地，所述电容一C1一端与电源正极连接，另一端与电容二C2接地端连接；所述电阻五R5一端与晶振Y1的引脚二连接，另一端连接芯片U2的引脚一和引脚二；74HC00芯片U2的引脚三、四、五、九、十、十一、十三连接在一起；芯片U2的引脚十四、5V电源正极、电容五零C50的一端连接，而电容五零C50的另一端接地；芯片U2的引脚六、电阻六R6、电感二L2、电阻一R1、输出接口P1依次连接，所述输出接口P1接地，输出接口P1与超宽带发射机连接；所述电阻六R6与电感二L2的连接端和电容五C5一端连接，所述电容五C5的另一端接地；所述电阻一R1与电感二L2的连接端和电容三C3一端连接，所述电容三C3的另一端与电容五C5的接地端连接；74HC00芯片U2的引脚十一连接电容五零C50一端，电容五零C50的另一端连接至主控制器。

如图3所示，GPS定位模块包括NEO-M8N GPS芯片U1、MAX2659低噪声放大器芯片U3、F6QA1G582H2JM声表面波滤波器芯片U4、电阻二R2、电阻三R3、电阻四R4、电容六C6、电容七C7、电感三L3、电感四L4、二极管D1、LED发光二极管D2、电池B1和天线接口P1；其中，GPS芯片U1的引脚十一连接声表面波滤波器芯片U4的引脚四，所述电阻四R4的一端与GPS芯片U1的引脚八、九连接，而电阻四R4的另一端通过电感三L3与天线接口P1连接，天线接口P1接地；GPS芯片U1的引脚二十二、电阻二R2、二极管D1、3.3V电源正极依次连接；而电池B1的正极与GPS芯片U1的引脚二十二连接，负极接地，同时GPS芯片U1的引脚二十四接电池B1的负极；GPS芯片U1的引脚三、电阻三R3、LED发光二极管D2依次连接，而LED发光二极管D2负极接地；GPS芯片U1的引脚十八、十九、二十、二十一为SPI总线接口，GPS芯片U1的引脚一、引脚二和SPI总线接口均连接至主控制器；声表面波滤波器芯片U4的引脚一连接至低噪声放大器U3的引脚四，低噪声放大器U3的引脚三、电感四L4、电容六C6、天线接口P1依次连接；低噪声放大器U3的引脚五、引脚六连接3.3V电源正极，而所述电容七C7一端与电源正极连接，另一端接地。

如图4所示，数控延时电路包括MC100EP195B的可编程延时芯片U5、电阻七R7、电阻八R8、电阻九R9、电阻十R10、电阻十一R11、电阻十二R12、电容八C8；延时芯片U5的引脚一、二、三、四、五、二十三、二十六、二十七、二十九、三十、三十一、三十二连接至主控制器；延时芯片U5的引脚二十、二十一为差分输出口，根据MC100EP195B数据手册这两个引脚均需通过50Ω电阻连接至比电源电压VCC低2V的电平电压上，VCC为3.3V，使用阻九R9、电阻十R10、电阻十一R11、电阻十二R12分压网络得到1.3V电压，通过电阻七R7、电阻八R8连接至延时芯片U5引脚二十、二十一。同时延时芯片U5引脚二十一连接至输出接口Po上连接外部等效采样取样门。其中，延时芯片U5的引脚二十、电阻七R7、电阻十R10、电阻十一R11、接地口依次连接；所述电阻十二R12一端与电阻十R10连接，另一端与电阻十一R11的接地端连接；所述电阻九R9一端接电源正极，另一端接电阻十R10背离电阻十一R11的一端，所述电容八C8的一端与电阻十一R11的接地端连接，另一端与电阻九R9和电阻十R10的连接端连接；所述延时芯片U5的引脚二十一通过输出接口Po与外部等效采样取样门连接，所述电阻八R8一端与延时芯片U5的引脚二十一连接，另一端与电阻九R9和电阻十R10的连接端连接。

如图5所示，ADC模数转换电路包括型号为ADS822的ADC芯片U6、排阻十三R13、排阻十四R14、排阻十五R15、电容九C9、电容十C10、电容十一C11、电容十二C12、电容四十九C49、其中，ADC芯片U6的引脚二十三、二十四、二十五连接至外部等效采样取样门，ADC芯片U6引脚十九、二十、二十一、二十二分别连接至电容九C9、电容十C10、电容十一C11、电容十二C12，之后电容九C9、电容十C10、电容十一C11、电容十二C12接地；ADC芯片U6引脚十五连接至电容四十九C49一端和5V电源，而电容四十九C49的另一端接地；ADC芯片U6引脚二、三、四、五连接至排阻十三R13的一端，引脚六、七、八、九连接至排阻十四R14的一端，引脚十、十一、十四连接至排阻十五R15的一端，排阻十三R13、排阻十四R14、排阻十五R15的另一端连接至主控制器；ADC芯片U6引脚一、十三接地，ADC芯片U6引脚十三接电源。

如图6所示，主控制器包括XC7Z020CLG484芯片、1GB DDR3内存、88E1518网卡芯片和SD存储卡，XC7Z020CLG484芯片包括FPGA和ARM处理器，其中，FPGA包括GPS控制模块、测量轮编码器信号接收模块、接收发机同步控制模块、全局控制模块、AXI DataMover、AXIInterconnect两个IP核，通过调用AXI DataMover和AXI Interconnect两个IP核用于GPS控制模块、全局控制模块和接收发机同步控制模块与ARM处理器进行数据通讯；GPS控制模块外部连接GPS定位模块，内部通过AXI4-Lite总线连接AXI Interconnect IP核，该IP核另外连接全局控制模块和ARM处理器；测量轮编码器信号接收模块外部连接测量轮编码器，内部连接全局控制模块和接收发机同步控制模块；接收发机同步控制模块外部连接同步时钟生成电路、数控延时电路以及模数转换电路，内部通过AXI4-Stream总线连接AXI DataMoverIP核；AXI DataMover IP核还通过AXI4-Stream总线连接全局控制模块，另外通过AXI4总线连接ARM处理器的高性能数据总线；ARM处理通过片内自带的控制器连接外部SD卡、网卡芯片和DDR3内存。

如图7所示，控制系统软件包括Linux操作系统，雷达硬件驱动程序，雷达控制程序。Linux操作系统存储在SD卡内，ARM处理器把SD卡上的操作系统搬运至DDR3内存中并运行。雷达控制程序运行在Linux操作系统上，通过调用雷达硬件驱动程序对超宽带探地雷达控制系统硬件电路进行控制并获取雷达数据，同时雷达控制程序通过调用Linux自带的网卡驱动将由硬件获取的雷达数据发送至服务器。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种超宽带探地雷达控制系统，其特征在于：包括同步时钟生成电路、GPS定位模块、测量轮编码器模块、用于等效采样的数控延时电路、模数转换电路以及主控制器；其中所述同步时钟生成电路、GPS定位模块、测量轮编码器模块、数控延时电路、模数转换电路均与主控制器相连接；所述的同步时钟生成电路与超宽带发射机和接收机相连，所述数控延时电路、模数转换电路与外部等效采样取样门相连；主控制器与外部服务器相连接。

2.根据权利要求1所述超宽带探地雷达控制系统，其特征在于：所述同步时钟生成电路包括晶振Y1、芯片U2、电阻一R1、电阻五R5、电阻六R6、电阻五零R50、电容一C1、电容二C2、电容三C3、电容五C5、电容五零C50、电感一L1、电感二L2，其中，所述晶振Y1的引脚一通过电感一L1与电源正极连接，所述电容二C2一端与晶振Y1的引脚一连接，另一端接地，所述电容一C1一端与电源正极连接，另一端与电容二C2接地端连接；所述电阻五R5一端与晶振Y1的引脚二连接，另一端连接芯片U2的引脚一和引脚二；芯片U2的引脚三、四、五、九、十、十一、十三连接在一起；芯片U2的引脚十四、电源正极、电容五零C50的一端连接，而电容五零C50的另一端接地；芯片U2的引脚六、电阻六R6、电感二L2、电阻一R1、输出接口P1依次连接，所述输出接口P1接地，输出接口P1与超宽带发射机连接；所述电阻六R6与电感二L2的连接端和电容五C5一端连接，所述电容五C5的另一端接地；所述电阻一R1与电感二L2的连接端和电容三C3一端连接，所述电容三C3的另一端与电容五C5的接地端连接；芯片U2的引脚十一连接电容五零C50一端，电容五零C50的另一端连接至主控制器。

3.根据权利要求1所述超宽带探地雷达控制系统，其特征在于：所述GPS定位模块包括GPS芯片U1、低噪声放大器芯片U3、声表面波滤波器芯片U4、电阻二R2、电阻三R3、电阻四R4、电容六C6、电容七C7、电感三L3、电感四L4、二极管D1、LED发光二极管D2、电池B1和天线接口P1；其中，GPS芯片U1的引脚十一连接声表面波滤波器芯片U4的引脚四，所述电阻四R4的一端与GPS芯片U1的引脚八、九连接，而电阻四R4的另一端通过电感三L3与天线接口P1连接，天线接口P1接地；GPS芯片U1的引脚二十二、电阻二R2、二极管D1、电源正极依次连接；而电池B1的正极与GPS芯片U1的引脚二十二连接，负极接地，同时GPS芯片U1的引脚二十四接电池B1的负极；GPS芯片U1的引脚三、电阻三R3、LED发光二极管D2依次连接，而LED发光二极管D2负极接地；GPS芯片U1的引脚十八、十九、二十、二十一为SPI总线接口，GPS芯片U1的引脚一、引脚二和SPI总线接口均连接至主控制器；声表面波滤波器芯片U4的引脚一连接至低噪声放大器U3的引脚四，低噪声放大器U3的引脚三、电感四L4、电容六C6、天线接口P1依次连接；低噪声放大器U3的引脚五、引脚六连接电源正极，而所述电容七C7一端与电源正极连接，另一端接地。

4.根据权利要求1所述超宽带探地雷达控制系统，其特征在于：数控延时电路包括延时芯片U5、电阻七R7、电阻八R8、电阻九R9、电阻十R10、电阻十一R11、电阻十二R12、电容八C8；延时芯片U5的引脚一、二、三、四、五、二十三、二十六、二十七、二十九、三十、三十一、三十二连接至主控制器；延时芯片U5的引脚二十、二十一为差分输出口，其中，延时芯片U5的引脚二十、电阻七R7、电阻十R10、电阻十一R11、接地口依次连接；所述电阻十二R12一端与电阻十R10连接，另一端与电阻十一R11的接地端连接；所述电阻九R9一端接电源正极，另一端接电阻十R10背离电阻十一R11的一端，所述电容八C8的一端与电阻十一R11的接地端连接，另一端与电阻九R9和电阻十R10的连接端连接；所述延时芯片U5的引脚二十一通过输出接口Po与外部等效采样取样门连接，所述电阻八R8一端与延时芯片U5的引脚二十一连接，另一端与电阻九R9和电阻十R10的连接端连接。

5.根据权利要求1所述超宽带探地雷达控制系统，其特征在于：模数转换电路包括ADC芯片U6、排阻十三R13、排阻十四R14、排阻十五R15、电容九C9、电容十C10、电容十一C11、电容十二C12、电容四十九C49、其中，ADC芯片U6的引脚二十三、二十四、二十五连接至外部等效采样取样门，ADC芯片U6引脚十九、二十、二十一、二十二分别连接至电容九C9、电容十C10、电容十一C11、电容十二C12，之后电容九C9、电容十C10、电容十一C11、电容十二C12接地；ADC芯片U6引脚十五连接至电容四十九C49一端和电源，而电容四十九C49的另一端接地；ADC芯片U6引脚二、三、四、五连接至排阻十三R13的一端，引脚六、七、八、九连接至排阻十四R14的一端，引脚十、十一、十四连接至排阻十五R15的一端，排阻十三R13、排阻十四R14、排阻十五R15的另一端连接至主控制器；ADC芯片U6引脚一、十三接地，ADC芯片U6引脚十三接电源。

6.根据权利要求1所述超宽带探地雷达控制系统，其特征在于：主控制器包括XC7Z020CLG484芯片、DDR3内存、网卡芯片和SD存储卡，XC7Z020CLG484芯片包括FPGA和ARM处理器，其中，FPGA包括GPS控制模块、测量轮编码器信号接收模块、接收发机同步控制模块、全局控制模块、AXI DataMover、AXI Interconnect两个IP核，AXI DataMover和AXIInterconnect两个IP核用于GPS控制模块、全局控制模块和接收发机同步控制模块与ARM处理器进行数据通讯；GPS控制模块外部连接GPS定位模块，内部通过AXI4-Lite总线连接AXIInterconnect IP核，该IP核另外连接全局控制模块和ARM处理器；测量轮编码器信号接收模块外部连接测量轮编码器，内部连接全局控制模块和接收发机同步控制模块；接收发机同步控制模块外部连接同步时钟生成电路、数控延时电路以及模数转换电路，内部通过AXI4-Stream总线连接AXI DataMover IP核；AXI DataMover IP核还通过AXI4-Stream总线连接全局控制模块，另外通过AXI4总线连接ARM处理器的高性能数据总线；ARM处理通过片内自带的控制器连接外部SD卡、网卡芯片和DDR3内存。