CN108536394A - 命令分配方法、装置、设备及介质 - Google Patents

命令分配方法、装置、设备及介质 Download PDF

Info

Publication number
CN108536394A
CN108536394A CN201810279116.1A CN201810279116A CN108536394A CN 108536394 A CN108536394 A CN 108536394A CN 201810279116 A CN201810279116 A CN 201810279116A CN 108536394 A CN108536394 A CN 108536394A
Authority
CN
China
Prior art keywords
cpu
order
read write
write command
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810279116.1A
Other languages
English (en)
Inventor
周光华
孙成昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Beijing Legend Core Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Legend Core Technology Co Ltd filed Critical Beijing Legend Core Technology Co Ltd
Priority to CN201810279116.1A priority Critical patent/CN108536394A/zh
Publication of CN108536394A publication Critical patent/CN108536394A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明实施例提供了一种命令分配方法、装置、设备及介质。该方法包括：接收来自于主机的读写命令；根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略；按照所确定的分配策略，将所述读写命令分配给至少一个CPU。

Description

命令分配方法、装置、设备及介质
技术领域
本发明涉及存储技术领域，尤其涉及一种命令分配方法、装置、设备及介质。
背景技术
大容量的固态硬盘通常采用多CPU架构，为了方便管理NAND，多个MEDIA CPU通常是分别管理多个CHANNEL。图1是相关技术中大容量的固态硬盘的示意图。如图1所示，一共2个MEDIA CPU，8个CHANNEL，MEDIA CPU 1管理CHANNEL 0-3，MEDIA CPU 3管理CHANNEL 4-7。
然而，采用上述技术方案，每个MEDIA CPU的负载不均衡，比如一个MEDIA CPU在做垃圾回收(GC,Garbage Collection)或数据恢复(data refresh)，另一个MEDIA CPU相对空闲，这时候主机来的读写命令均分到每个MEDIA CPU上，就会造成发到负载高的MEDIA CPU上的命令延时较长。
发明内容
本发明实施例提供了一种命令分配方法、装置、设备及介质，以缩短主机发来的读写命令的延时，提高处理主机发来的读写命令的并行性。
第一方面，本发明实施例提供了一种命令分配方法，应用于闪存转换层FTL，所述方法包括：
接收来自于主机的读写命令；
根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略；
按照所确定的分配策略，将所述读写命令分配给至少一个CPU。
可选地，根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定分配策略，包括：
比较所述至少两个CPU在同一时刻各自的待处理命令的数量；
确定所述分配策略为：所述至少两个CPU中，在同一时刻待处理命令的数量越少的CPU被分配越多的读写命令。
可选地，所述分配策略还满足条件：在预定时长内所述至少两个CPU各自被分配的读写命令的数量之差在预设范围内。
可选地，在所述读写命令为写命令时，所述方法还包括：
查询所述写命令针对的存储区块是否属于所述至少两个CPU各自管理的存储区块；
若所述写命令针对的存储区块属于所述至少两个CPU中第一CPU管理的存储区块，则将所述写命令分配给所述第一CPU；
若所述写命令针对的存储区块不属于所述至少两个CPU各自管理的存储区块，则返回执行步骤：根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略。
第二方面，本发明实施例提供了一种命令分配装置，应用于闪存转换层FTL，所述装置包括：
接收模块，用于接收来自于主机的读写命令；
确定模块，用于根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略；
第一分配模块，用于按照所确定的分配策略，将所述读写命令分配给至少一个CPU。
可选地，所述确定模块包括：
比较子模块，用于比较所述至少两个CPU在同一时刻各自的待处理命令的数量；
确定子模块，用于确定所述分配策略为：所述至少两个CPU中，在同一时刻待处理命令的数量越少的CPU被分配越多的读写命令。
可选地，所述分配策略还满足条件：在预定时长内所述至少两个CPU各自被分配的读写命令的数量之差在预设范围内。
可选地，在所述读写命令为写命令时，所述装置还包括：
查询模块，用于查询所述写命令针对的存储区块是否属于所述至少两个CPU各自管理的存储区块；
第二分配模块，用于若所述写命令针对的存储区块属于所述至少两个CPU中第一CPU管理的存储区块，则将所述写命令分配给所述第一CPU；
执行模块，用于若所述写命令针对的存储区块不属于所述至少两个CPU各自管理的存储区块，则返回执行步骤：根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略。
第三方面，本发明实施例提供了一种命令分配设备，包括：至少一个处理器、至少一个存储器以及存储在存储器中的计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中第一方面的方法。
第四方面，本发明实施例提供了一种计算机可读存储介质，其上存储有计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中第一方面的方法。
本发明实施例提供的命令分配方法、装置、设备及介质，根据与FTL相连的各个CPU的待处理命令的数量，确定主机发来的读写命令的分配策略，然后按照确定的分配策略分配主机发来的读写命令。由于CPU的待处理命令的数量反应了该CPU的负载高低，所以根据各个CPU的待处理命令的数量确定分配策略，相当于根据CPU的负载高低确定分配策略，如此避免了将主机发来的读写命令分配到当前负载高的CPU上，缩短了主机发来的读写命令的延时，提高了处理主机发来的读写命令的并行性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中大容量的固态硬盘的示意图。
图2是本发明实施例提供的命令分配方法的实施环境示意图。
图3是本发明实施例提供的命令分配方法的流程图。
图4是本发明实施例提供的命令分配装置的示意图。
图5是本发明实施例提供的命令分配设备的示意图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为本领域技术人员更好地理解本发明实施例提供的命令分配方法，在对本发明实施例提供的命令分配方法进行说明之前，首先对相关技术中的命令分配方法进行说明。
以图1为例，假设MEDIA CPU1在做垃圾回收，MEDIA CPU3相对空闲，MEDIA CPU1的负载高于MEDIA CPU3的负载。此时，主机发来4个读写命令，则将主机发来的4读写命令中的第1个读写命令分到MEDIA CPU1上，第2个读写命令分到MEDIA CPU3上，第3个读写命令分到MEDIA CPU1上，第4个读写命令分到MEDIA CPU3上.由于MEDIA CPU1的负载较高，所以分配到MEDIA CPU1上的命令的延时较长(例如：第1个读写命令的延时较长)，导致主机发来的读写命令的延时较长。
为缩短主机发来的读写命令的延时，提高处理主机发来的读写命令的并行性，本发明实施例提供了一种命令分配方法，应用于闪存转换层FTL。图2是本发明实施例提供的命令分配方法的实施环境示意图。如图2所示，本发明实施例提出，在FTL CPU上加入调度(Scheduler)模块，它负责派发FTL产生的所有NAND CMD到相应的MEDIA CPU上，动态管理每个MEDIA CPU，使得MEDIA CPU之间负载均衡。
图3是本发明实施例提供的命令分配方法的流程图，如图3所示，该方法包括以下步骤：
步骤S11：接收来自于主机的读写命令；
步骤S12：根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略；
步骤S13：按照所确定的分配策略，将所述读写命令分配给至少一个CPU。
不同于相关技术中主机发来的读写命令平均分配，本发明实施例提出，根据与FTL相连的各个CPU的待处理命令的数量，确定主机发来的读写命令的分配策略，然后按照确定的分配策略分配主机发来的读写命令。由于CPU的待处理命令的数量反应了该CPU的负载高低，所以根据各个CPU的待处理命令的数量确定分配策略，相当于根据CPU的负载高低确定分配策略，如此避免了将主机发来的读写命令分配到当前负载高的CPU上，缩短了主机发来的读写命令的延时，提高了处理主机发来的读写命令的并行性。
在一种实施方式中，步骤S12包括：
比较所述至少两个CPU在同一时刻各自的待处理命令的数量；
确定所述分配策略为：所述至少两个CPU中，在同一时刻待处理命令的数量越少的CPU被分配越多的读写命令。
本发明实施例中，在接收到来自于主机的读写命令时，比较与FTL相连的各个CPU在同一时刻各自的待处理命令的数量，如果在同一时刻，一个CPU的待处理命令的数量较少，则为该CPU分配较多的读写命令，且为在该时刻待处理命令的数量较多的CPU分配较少的读写命令或者不分配。
在一种可能的实施方式中，所述分配策略还满足条件：在预定时长内所述至少两个CPU各自被分配的读写命令的数量之差在预设范围内。
本发明实施例中，为了平衡各个CPU所管理的存储区块的使用寿命，还提出在预设时长内分配给各个CPU的读写命令的数量大致相同。示例地，在2次或以上的发送窗口中，发送给MEDIA CPU1和MEDIA CPU3的NAND CMD数量大致相同。
在一种实施方式中，在所述读写命令为写命令时，所述方法还包括：
查询所述写命令针对的存储区块是否属于所述至少两个CPU各自管理的存储区块；
若所述写命令针对的存储区块属于所述至少两个CPU中第一CPU管理的存储区块，则将所述写命令分配给所述第一CPU；
若所述写命令针对的存储区块不属于所述至少两个CPU各自管理的存储区块，则返回执行步骤：根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略。
本发明实施例中，在来自主机的读写命令是读命令时，按照各个CPU的待处理命令的数量确定分配策略，然后对读命令进行分配。在来自主机的读写命令是写命令时，为了避免多个CPU对同一存储区块(BLOCK)编程而造成次序混乱，需要首先确定写命令针对的存储区块是否属于某一CPU所管理的存储区块，如果写命令针对的存储区块为某一CPU所管理的存储区块，则将该写命令分配给该CPU；否则，按照各个CPU的待处理命令的数量确定分配策略，然后对该写命令进行分配。
以下以图2为例，对采用本发明实施例提供的命令分配方法而形成的命令路径进行说明。
1)HOST发出读写命令，发送给NVME CPU0；
2)NVME CPU0从HOST NVME队列中取读写命令，并发给FTL CPU2；
3)FTL CPU2把收到的HOST命令打包成FTL2MEDIA CMD，通过Scheduler分别发给MEDIA CPU 1/3；
4)MEDIA CPU 1/3拆解FTL2MEDIA CMD，组成一个或多个NAND CMD，并放到NANDCMD FIFO队列中，一个AND CMD对应一个NAND读写操作；
5)DIA CPU 1/3轮换从NAND CMD FIFO中取一个NAND CMD，组成一组Descriptor并分配一个Track ID，发送到NAND Flash Controller的Descriptor FIFO，一个NAND CMD对应一组Descriptor，一组Descriptor关联一个Track ID；
6)NAND Flash Controller按优先级调度Descriptor FIFO，并执行Descriptor；
7)NAND Flash Controller每执行完一个Track ID，产生一次Track Done中断；
8)MEDIA CPU1收到Track Done中断，把Track Done ID加入到提交Track ID的MEDIA CPU的Track Done FIFO；
9)MEDIA CPU 1/3轮询自己的Track Done FIFO，根据Track Done ID读取TrackStatus并把结果返回给FTL CPU，FTL CPU把结果返回给HOST。
基于同一发明构思，本发明实施例还提供一种命令分配装置，应用于闪存转换层FTL。图4是本发明实施例提供的命令分配装置的示意图。如图4所示，该装置200包括：
接收模块201，用于接收来自于主机的读写命令；
确定模块202，用于根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略；
第一分配模块203，用于按照所确定的分配策略，将所述读写命令分配给至少一个CPU。
可选地，所述确定模块包括：
比较子模块，用于比较所述至少两个CPU在同一时刻各自的待处理命令的数量；
确定子模块，用于确定所述分配策略为：所述至少两个CPU中，在同一时刻待处理命令的数量越少的CPU被分配越多的读写命令。
可选地，所述分配策略还满足条件：在预定时长内所述至少两个CPU各自被分配的读写命令的数量之差在预设范围内。
可选地，在所述读写命令为写命令时，所述装置还包括：
查询模块，用于查询所述写命令针对的存储区块是否属于所述至少两个CPU各自管理的存储区块；
第二分配模块，用于若所述写命令针对的存储区块属于所述至少两个CPU中第一CPU管理的存储区块，则将所述写命令分配给所述第一CPU；
执行模块，用于若所述写命令针对的存储区块不属于所述至少两个CPU各自管理的存储区块，则返回执行步骤：根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略。
本发明实施例提供了一种命令分配设备，包括：至少一个处理器、至少一个存储器以及存储在存储器中的计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中命令分配方法。
本发明实施例提供了一种计算机可读存储介质，其上存储有计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中的命令分配方法。
结合图1描述的本发明实施例的命令分配方法可以由命令分配设备来实现。图5示出了本发明实施例提供的命令分配设备的硬件结构示意图。
命令分配设备可以包括处理器301以及存储有计算机程序指令的存储器302。
具体地，上述处理器301可以包括中央处理器(CPU)，或者特定集成电路(Application Specific Integrated Circuit，ASIC)，或者可以被配置成实施本发明实施例的一个或多个集成电路。
存储器302可以包括用于数据或指令的大容量存储器。举例来说而非限制，存储器302可包括硬盘驱动器(Hard Disk Drive，HDD)、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线(Universal Serial Bus，USB)驱动器或者两个或更多个以上这些的组合。在合适的情况下，存储器302可包括可移除或不可移除(或固定)的介质。在合适的情况下，存储器302可在数据处理装置的内部或外部。在特定实施例中，存储器302是非易失性固态存储器。在特定实施例中，存储器302包括只读存储器(ROM)。在合适的情况下，该ROM可以是掩模编程的ROM、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、电可改写ROM(EAROM)或闪存或者两个或更多个以上这些的组合。
处理器301通过读取并执行存储器302中存储的计算机程序指令，以实现上述实施例中的任意一种命令分配方法。
在一个示例中，命令分配设备还可包括通信接口303和总线310。其中，如图5所示，处理器301、存储器302、通信接口303通过总线310连接并完成相互间的通信。
通信接口303，主要用于实现本发明实施例中各模块、装置、单元和/或设备之间的通信。
总线310包括硬件、软件或两者，将命令分配设备的部件彼此耦接在一起。举例来说而非限制，总线可包括加速图形端口(AGP)或其他图形总线、增强工业标准架构(EISA)总线、前端总线(FSB)、超传输(HT)互连、工业标准架构(ISA)总线、无限带宽互连、低引脚数(LPC)总线、存储器总线、微信道架构(MCA)总线、外围组件互连(PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(SATA)总线、视频电子标准协会局部(VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下，总线310可包括一个或多个总线。尽管本发明实施例描述和示出了特定的总线，但本发明考虑任何合适的总线或互连。
另外，结合上述实施例中的命令分配方法，本发明实施例可提供一种计算机可读存储介质来实现。该计算机可读存储介质上存储有计算机程序指令；该计算机程序指令被处理器执行时实现上述实施例中的任意一种命令分配方法。
需要明确的是，本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本发明的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本发明的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本发明的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
还需要说明的是，本发明中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本发明不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。
以上所述，仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种命令分配方法，其特征在于，应用于闪存转换层FTL，所述方法包括：
接收来自于主机的读写命令；
根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略；
按照所确定的分配策略，将所述读写命令分配给至少一个CPU。
2.根据权利要求1所述的方法，其特征在于，根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定分配策略，包括：
比较所述至少两个CPU在同一时刻各自的待处理命令的数量；
确定所述分配策略为：所述至少两个CPU中，在同一时刻待处理命令的数量越少的CPU被分配越多的读写命令。
3.根据权利要求1所述的方法，其特征在于，所述分配策略还满足条件：在预定时长内所述至少两个CPU各自被分配的读写命令的数量之差在预设范围内。
4.根据权利要求1所述的方法，其特征在于，在所述读写命令为写命令时，所述方法还包括：
查询所述写命令针对的存储区块是否属于所述至少两个CPU各自管理的存储区块；
若所述写命令针对的存储区块属于所述至少两个CPU中第一CPU管理的存储区块，则将所述写命令分配给所述第一CPU；
若所述写命令针对的存储区块不属于所述至少两个CPU各自管理的存储区块，则返回执行步骤：根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略。
5.一种命令分配装置，其特征在于，应用于闪存转换层FTL，所述装置包括：
接收模块，用于接收来自于主机的读写命令；
确定模块，用于根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略；
第一分配模块，用于按照所确定的分配策略，将所述读写命令分配给至少一个CPU。
6.根据权利要求5所述的装置，其特征在于，所述确定模块包括：
比较子模块，用于比较所述至少两个CPU在同一时刻各自的待处理命令的数量；
确定子模块，用于确定所述分配策略为：所述至少两个CPU中，在同一时刻待处理命令的数量越少的CPU被分配越多的读写命令。
7.根据权利要求5所述的装置，其特征在于，所述分配策略还满足条件：在预定时长内所述至少两个CPU各自被分配的读写命令的数量之差在预设范围内。
8.根据权利要求5所述的装置，其特征在于，在所述读写命令为写命令时，所述装置还包括：
查询模块，用于查询所述写命令针对的存储区块是否属于所述至少两个CPU各自管理的存储区块；
第二分配模块，用于若所述写命令针对的存储区块属于所述至少两个CPU中第一CPU管理的存储区块，则将所述写命令分配给所述第一CPU；
执行模块，用于若所述写命令针对的存储区块不属于所述至少两个CPU各自管理的存储区块，则返回执行步骤：根据与所述FTL相连的至少两个中央处理器CPU中每个CPU的待处理命令的数量，确定针对所述读写命令的分配策略。
9.一种命令分配设备，其特征在于，包括：至少一个处理器、至少一个存储器以及存储在所述存储器中的计算机程序指令，当所述计算机程序指令被所述处理器执行时实现如权利要求1-4中任一项所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，当所述计算机程序指令被处理器执行时实现如权利要求1-4中任一项所述的方法。
CN201810279116.1A 2018-03-31 2018-03-31 命令分配方法、装置、设备及介质 Pending CN108536394A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810279116.1A CN108536394A (zh) 2018-03-31 2018-03-31 命令分配方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810279116.1A CN108536394A (zh) 2018-03-31 2018-03-31 命令分配方法、装置、设备及介质

Publications (1)

Publication Number Publication Date
CN108536394A true CN108536394A (zh) 2018-09-14

Family

ID=63482021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810279116.1A Pending CN108536394A (zh) 2018-03-31 2018-03-31 命令分配方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN108536394A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109885404A (zh) * 2019-02-01 2019-06-14 新华三技术有限公司 一种指令处理方法及装置
WO2023061215A1 (zh) * 2021-10-15 2023-04-20 苏州浪潮智能科技有限公司 Io处理方法、系统及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080172429A1 (en) * 2004-11-01 2008-07-17 Sybase, Inc. Distributed Database System Providing Data and Space Management Methodology
CN102541803A (zh) * 2011-12-31 2012-07-04 曙光信息产业股份有限公司 数据发送方法和计算机
CN102831014A (zh) * 2012-07-30 2012-12-19 华中科技大学 一种利用多请求队列提升io并行性和减少小io延迟的方法
CN104965678A (zh) * 2015-07-01 2015-10-07 忆正科技（武汉）有限公司 一种固态存储的控制方法、装置及固态存储设备
CN106502577A (zh) * 2015-09-07 2017-03-15 龙芯中科技术有限公司 存储空间的写入加速方法、装置和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080172429A1 (en) * 2004-11-01 2008-07-17 Sybase, Inc. Distributed Database System Providing Data and Space Management Methodology
CN102541803A (zh) * 2011-12-31 2012-07-04 曙光信息产业股份有限公司 数据发送方法和计算机
CN102831014A (zh) * 2012-07-30 2012-12-19 华中科技大学 一种利用多请求队列提升io并行性和减少小io延迟的方法
CN104965678A (zh) * 2015-07-01 2015-10-07 忆正科技（武汉）有限公司 一种固态存储的控制方法、装置及固态存储设备
CN106502577A (zh) * 2015-09-07 2017-03-15 龙芯中科技术有限公司 存储空间的写入加速方法、装置和系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109885404A (zh) * 2019-02-01 2019-06-14 新华三技术有限公司 一种指令处理方法及装置
CN109885404B (zh) * 2019-02-01 2021-07-20 新华三技术有限公司 一种指令处理方法及装置
WO2023061215A1 (zh) * 2021-10-15 2023-04-20 苏州浪潮智能科技有限公司 Io处理方法、系统及介质

Similar Documents

Publication Publication Date Title
CN110727512B (zh) 集群资源调度方法、装置、设备及储存介质
CN109684065B (zh) 一种资源调度方法、装置及系统
CN100578456C (zh) 信息处理装置、进程控制方法
US9047196B2 (en) Usage aware NUMA process scheduling
US20180246765A1 (en) System and method for scheduling jobs in distributed datacenters
JP4185103B2 (ja) 実行可能プログラムをスケジューリングするためのシステム及び方法
KR20140048186A (ko) 메모리 콘트롤러와 이 메모리 콘트롤러의 작동방법
CN113641457A (zh) 容器创建方法、装置、设备、介质及程序产品
US10140161B1 (en) Workload aware dynamic CPU processor core allocation
WO2009153621A1 (en) A system, method and computer program product for scheduling processor entity tasks in a multiple-processing entity system
US7920282B2 (en) Job preempt set generation for resource management
JP2004318841A (ja) ロジカル・パーティション環境におけるコンフィギュレーション・サイズの決定
WO2024120205A1 (zh) 一种应用性能优化方法、装置、电子设备及存储介质
CN111736957A (zh) 多类型业务的混合部署方法、装置、设备及存储介质
CN105550029A (zh) 一种进程调度方法及装置
CN108536394A (zh) 命令分配方法、装置、设备及介质
CN111338779A (zh) 资源分配方法、装置、计算机设备和存储介质
CN109634989A (zh) 一种hive任务执行引擎选择方法和系统
US20180292988A1 (en) System and method for data access in a multicore processing system to reduce accesses to external memory
CN111352735A (zh) 数据加速方法、装置、存储介质及设备
CN108459906A (zh) 一种vcpu线程的调度方法及装置
CN111651272B (zh) 一种嵌入式实时操作的线程时间管理方法及装置
CN113301087A (zh) 资源调度方法、装置、计算设备和介质
CN115904671B (zh) 一种边缘计算环境下的任务调度方法、装置、设备及介质
CN111143063A (zh) 任务的资源预约方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190814

Address after: 518067 Dongjiaotou Workshop D24/F-02, Houhai Avenue, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Yi Lian Information System Co., Ltd.

Address before: 100176 Beijing Daxing District Beijing Economic and Technological Development Zone No. 58 Jinghai Road, No. 5 Building No. 3, No. 305

Applicant before: Beijing legend core technology Co., Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180914