CN108519858A - 存储芯片硬件命中方法 - Google Patents

存储芯片硬件命中方法 Download PDF

Info

Publication number
CN108519858A
CN108519858A CN201810239193.4A CN201810239193A CN108519858A CN 108519858 A CN108519858 A CN 108519858A CN 201810239193 A CN201810239193 A CN 201810239193A CN 108519858 A CN108519858 A CN 108519858A
Authority
CN
China
Prior art keywords
order
hit
data
group
read request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810239193.4A
Other languages
English (en)
Other versions
CN108519858B (zh
Inventor
李响
陈帮红
唐先芝
谷卫青
胡水华
何觉
陈敏
杨波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leizhi Digital System Technology Xi'an Co ltd
Original Assignee
Recco Defense (xi'an) Control Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Recco Defense (xi'an) Control Technology Research Institute Co Ltd filed Critical Recco Defense (xi'an) Control Technology Research Institute Co Ltd
Priority to CN201810239193.4A priority Critical patent/CN108519858B/zh
Publication of CN108519858A publication Critical patent/CN108519858A/zh
Application granted granted Critical
Publication of CN108519858B publication Critical patent/CN108519858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供了一种存储芯片硬件命中方法，根据逻辑块地址解析出来的物理块地址来将写命令分组，有效将读命令根据物理块地址来进行搜索命中处理，从而解决搜索空间较大导致的搜索时间延时长的问题；同时，存储写命令的基本信息而非数据，来提高固定空间所能够容纳的命令数量，增加命中率。本发明使用DDR作为存储cache，可以提高SRAM/DRAM容量小的问题。

Description

存储芯片硬件命中方法
技术领域
本发明属于存储芯片技术领域，涉及一种存储芯片硬件命中方法。
背景技术
目前为了提高固态硬盘(SSD)的IOPS(输入输出性能)，提高芯片的使用寿命，减少FLASH的擦写次数。为解决上述问题，通常可以通过降低读写请求命令的响应时间以及提高吞吐率的方式来处理，磁盘的系统一般通过应用memory cache(存储缓存)的技术来达到提升的效果。
在目前的存储控制器中，通常用DRAM/SRAM来构成存储cache来降低对FLASH的擦写次数并提高读取数据的速度。DRAM/SRAM的空间有限并且对cache中的命中率过低，因此也很难高效解决上述问题。根据LBA(逻辑块地址)的搜索机制在搜索空间增大时也会耗费过多的时间；而空间如果过小也会造成命中几率低的问题。
发明内容
针对现有技术存在的不足，本发明的目的在于，提供一种存储芯片硬件命中方法，解决现有技术中的DRAM/SRAM的空间有限并且对cache中的命中率过低的问题。
为了解决上述技术问题，本发明采用如下技术方案予以实现：
一种存储芯片硬件命中方法，包括：
(1)当存储芯片接收到读请求命令时，设该读请求命令为当前读请求命令；
命中模块根据所述读请求命令中包含的逻辑块地址分析得到对应的物理块地址；
根据所述对应的物理块地址找到该当前读请求命所对应的组；其中，每个组包括多个命令缓存信息，每个命令缓存信息均有其对应的DDR地址，每个组内的多个命令缓存信息组成每个组中的命令缓存信息对列；
在所对应的组中的命令缓存信息队列内搜索是否命中当前读请求命令；若命中当前读请求命令，将命中当前读请求命令的命令缓存信息对应的DDR地址反馈给命中模块，同时将命中状态位更新为命中；命中模块将命令缓存信息对应的DDR地址反馈给上层模块，上层模块将命令缓存信息对应的DDR地址中命中的数据完整取出后，将命中状态位更新为未命中；
若未命中当前读请求命令，则向命中模块反馈搜复结束信号；上层模块将当前读请求命令下发到命令列表以供下层FLASH读取数据；
(2)当存储芯片接收到写请求命令时，设该写请求命令为当前写请求命令；
命中模块根据当前写请求命令中包含的逻辑地址分析得到对应的物理地址；
根据物理地址找到该当前写请求命令所对应的组；
判断所对应的组中的命令缓存信息队列内是否存在空间存储当前写请求命令所对应的数据；
若所对应的组中的命令缓存信息对应的DDR地址存在空间存储当前写请求命令所对应的数据，则将写请求命令所对应的数据写入到所对应的组中的命令缓存信息对应的DDR地址中，并将命中状态位更新为未命中；
若所对应的组中的命令缓存信息对应的DDR地址不存在空间存储当前写请求命令所对应的数据，则根据命中状态位的状态将所对应的组中的命令缓存信息对应的DDR地址内的过期数据进行回收。
进一步地，当接收到读请求命令时，所述命中当前读请求命令包括全部命中和部分命中，其中：
所述全部命中为所述读请求命令所查询的数据完整存储在所对应组中的命令缓存中；
所述部分命中为所述读请求命令所查询的数据与所对应组中的命令缓存中的数据不完全一致。本实施例中的不完全一致是指，读请求命令所查询的数据与所对应组中的命令缓存中的数据存在交集但不是全集的情况。
进一步地，若部分命中，则命中状态位不进行更新。
进一步地，若所对应的组中的命令缓存信息队列不存在空间存储当前写请求命令所对应的数据，则根据命中状态位的状态将所对应的组中命令缓存信息的过期数据进行回收，包括：
若命中状态位为未命中时，则通过垃圾回收模块将所对应的组中的DDR地址中的数据进行回收，并在该命令缓存信息队列中写入当前写请求命令所对应的数据；
若命中状态位为命中时，则等待直至命中状态位为未命中时，通过垃圾回收模块将所对应的组中的命令缓存信息对应的DDR地址回收，并在该命令缓存信息队列中写入当前写请求命令所对应的数据。
本发明与现有技术相比，具有如下技术效果：
本发明采用DDR作为缓存，提升了存储容量；搜索队列存储基本信息，可以存储更多命令来提高命中率；根据逻辑块地址搜索，可以节省搜索时间来提高速度。
附图说明
图1是读命令搜索流程图；
图2是写命令写入流程图；
图3是刷新命中状态流程图；
图4是整体模块及内部模块的示意图。
以下结合附图对本发明的具体内容作进一步详细解释说明。
具体实施方式
以下给出本发明的具体实施例，需要说明的是本发明并不局限于以下具体实施例，凡在本申请技术方案基础上做的等同变换均落入本发明的保护范围。
实施例1：
本实施例提供了一种存储芯片硬件命中方法，该方法包括：读请求命令处理和写请求命令处理。
(1)当存储芯片接收到读请求命令时，如图1所示，设该读请求命令为当前读请求命令；
命中模块根据所述读请求命令中包含的逻辑块地址分析得到对应的物理块地址；
根据所述对应的物理块地址找到该当前读请求命所对应的组；本实施例在找到对应的组后，命中模块将当前读请求命令分配给所对应的组进行处理，由于组有多个，这样可以确保命中模块可以并行处理读请求命令，达到流水线高效的目的。
在所对应的组中的命令缓存信息队列内搜索是否命中当前读请求命令；
若命中当前读请求命令，将命中当前读请求命令的命令缓存信息内的DDR地址反馈给命中模块，同时将命中状态位更新为命中；此时更新命中状态位是为了防止在上层模块读取DDR内的数据结束之前被新的写请求命令刷新。命中模块将命令缓存信息内的DDR地址反馈给上层模块，上层模块将DDR地址中命中的数据完整取出后，将命中状态位更新为未命中；
本实施例中的命中存在两种方式，全部命中和部分命中，其中：
全部命中为所述读请求命令所查询的数据完整存储在所对应组中的命令缓存中；即当前读请求命令所需要查询的数据是完整存储在DDR内部的，可以直接根据读请求命令的起始地址和长度从DDR内进行提取；
部分命中为所述读请求命令所查询的数据与所对应组中的命令缓存中的数据不完全一致。
若未命中当前读请求命令，则向命中模块反馈搜复结束信号；上层模块将当前读请求命令下发到命令列表以供下层FLASH读取数据。
(2)当存储芯片接收到写请求命令时，如图2，设该写请求命令为当前写请求命令；
命中模块根据当前写请求命令中包含的逻辑地址分析得到对应的物理地址；
根据物理地址找到该当前写请求命令所对应的组；
判断所对应的组中的命令缓存信息队列内是否存在空间存储当前写请求命令所对应的数据；
若所对应的组中的命令缓存信息队列存在空间存储当前写请求命令所对应的数据，则将写请求命令所对应的数据写入到所对应的组中的命令缓存信息队列中，并将命中状态位更新为未命中；
若所对应的组中的命令缓存信息队列不存在空间存储当前写请求命令所对应的数据，则根据命中状态位的状态将所对应的组中的命令缓存信息队列内的过期数据进行回收；
若命中状态位为未命中时，则通过垃圾回收模块将所对应的组中的命令缓存信息对应的DDR地址回收，并在该命令缓存信息队列中写入当前写请求命令所对应的数据；
若命中状态位为命中时，则等待直至命中状态位为未命中时，通过垃圾回收模块将所对应的组中的命令缓存信息对应的DDR地址回收，并在该命令缓存信息队列中写入当前写请求命令所对应的数据。
本实施例中以设为命中模块中一个组的存储空间为16为例，写入表1所示的的写请求命令：
表1
由于在该组内部命中缓存未满状态时写入，因此16个命令可以直接写入命中缓存，并附加命中状态位存储。状态如表2：
表2
此时如果有新的写命令请求，格式如表3：
表3
Lba Length Ddr_addr
100 20 10
首先观察需要替换的最旧的写入数据(表2中加黑标出)中命中状态位是否为0，即表示是否未命中或曾经命中但数据已经取出，如果为0，则可以替换当前命令并将替换命令中的DDR地址即例子中的(ddr_addr:00)所在命中标志位(hit_bit)清零，然后将新的命令写入，列表转为表4所示：
表4
如果不能将当前最旧命令踢出队列，则需要等待上层模块将数据完全取出后下发命中状态刷新命令后将命中状态位清零后，才可以将新的写命令写入并替换，替换过程与上文相同。
对命中模块读命令实例：
根据上述写命令已经写入的16个命令后，此时下发读命令，命令格式如表5：
表5
Lba Length
100 20
此时根据交底书中说明的命中判断标准，搜索所有命中缓存队列，发现新的读命令与缓存中所有命令均为空集关系，因此为未命中，此时返回搜索完成信号以及未命中信号
如果读命令格式如表6：
表6
此时搜索后发现与表1中加黑数据构成全集关系，此时表示全命中，返回搜索完成信号、命中信号以及返回表1中命中数据所在的ddr_addr地址；
同理，表7情况也为全命中处理：
表7
Lba Length
010 20/10/…
如果读命令格式如表8：
表8
Lba Length
460 40
此时，读命令数据与表1中红色数据构成子集非全集关系，此时代表当前读命令部分命中，部分命中后，直接返回搜索完成命令，并通过寄存器通知固件部分命中，此时不更新命中状态位。

Claims (4)

1.一种存储芯片硬件命中方法，其特征在于，包括：
(1)当存储芯片接收到读请求命令时，设该读请求命令为当前读请求命令；
命中模块根据所述读请求命令中包含的逻辑块地址分析得到对应的物理块地址；
根据所述对应的物理块地址找到该当前读请求命令所对应的组；其中，每个组包括多个命令缓存信息，每个命令缓存信息均有其对应的DDR地址，每个组内的多个命令缓存信息组成每个组中的命令缓存信息对列；
在所对应的组中的命令缓存信息队列内搜索是否命中当前读请求命令；若命中当前读请求命令，将命中当前读请求命令的命令缓存信息对应的DDR地址反馈给命中模块，同时将命中状态位更新为命中；命中模块将命令缓存信息对应的DDR地址反馈给上层模块，上层模块将命令缓存信息对应的DDR地址中命中的数据完整取出后，将命中状态位更新为未命中；
若未命中当前读请求命令，则向命中模块反馈搜复结束信号；上层模块将当前读请求命令下发到命令列表以供下层FLASH读取数据；
(2)当存储芯片接收到写请求命令时，设该写请求命令为当前写请求命令；
命中模块根据当前写请求命令中包含的逻辑地址分析得到对应的物理地址；
根据物理地址找到该当前写请求命令所对应的组；
判断所对应的组中的命令缓存信息队列内是否存在空间存储当前写请求命令所对应的数据；
若所对应的组中的命令缓存信息队列存在空间存储当前写请求命令所对应的数据，则将写请求命令所对应的数据写入到所对应的组中的命令缓存信息队列中，并将命中状态位更新为未命中；
若所对应的组中的命令缓存信息队列不存在空间存储当前写请求命令所对应的数据，则根据命中状态位的状态将所对应的组中的命令缓存信息队列内的过期数据进行回收。
2.根据权利要求1所述的存储芯片硬件命中方法，其特征在于，当接收到读请求命令时，所述命中当前读请求命令包括全部命中和部分命中，其中：
所述全部命中为所述读请求命令所查询的数据完整存储在所对应组中的命令缓存中；
所述部分命中为所述读请求命令所查询的数据与所对应组中的命令缓存中的数据存在交集且不为全集的情况。
3.根据权利要求2所述的存储芯片硬件命中方法，其特征在于，若部分命中，则命中状态位不进行更新。
4.根据权利要求1所述的存储芯片硬件命中方法，其特征在于，若所对应的组中的命令缓存信息队列不存在空间存储当前写请求命令所对应的数据，则根据命中状态位的状态将所对应的组中命令缓存信息的过期数据进行回收，包括：
若命中状态位为未命中时，则通过垃圾回收模块将所对应的组中的DDR地址中的数据进行回收，并在该命令缓存信息队列中写入当前写请求命令所对应的数据；
若命中状态位为命中时，则等待直至命中状态位为未命中时，通过垃圾回收模块将所对应的组中的命令缓存信息对应的DDR地址回收，并在该命令缓存信息队列中写入当前写请求命令所对应的数据。
CN201810239193.4A 2018-03-22 2018-03-22 存储芯片硬件命中方法 Active CN108519858B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810239193.4A CN108519858B (zh) 2018-03-22 2018-03-22 存储芯片硬件命中方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810239193.4A CN108519858B (zh) 2018-03-22 2018-03-22 存储芯片硬件命中方法

Publications (2)

Publication Number Publication Date
CN108519858A true CN108519858A (zh) 2018-09-11
CN108519858B CN108519858B (zh) 2021-06-08

Family

ID=63432948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810239193.4A Active CN108519858B (zh) 2018-03-22 2018-03-22 存储芯片硬件命中方法

Country Status (1)

Country Link
CN (1) CN108519858B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111324282A (zh) * 2018-12-14 2020-06-23 北京兆易创新科技股份有限公司 一种存储器
CN114528229A (zh) * 2022-04-21 2022-05-24 飞腾信息技术有限公司 一种缓存数据访问方法、装置及电子设备
WO2022165828A1 (en) * 2021-02-08 2022-08-11 Yangtze Memory Technologies Co., Ltd. On-die static random-access memory (sram) for caching logical to physical (l2p) tables

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013361A (zh) * 2006-02-02 2007-08-08 国际商业机器公司 处理异步流水线的数据高速缓存未命中乱序的装置和方法
CN101055546A (zh) * 2006-04-13 2007-10-17 国际商业机器公司 用于处理i/o地址转换高速缓存未命中的方法和系统
CN103136121A (zh) * 2013-03-25 2013-06-05 中国人民解放军国防科学技术大学 一种固态盘的缓存管理方法
CN103678169A (zh) * 2013-11-11 2014-03-26 华中科技大学 一种高效利用固态盘缓存的方法和系统
CN104572499A (zh) * 2014-12-30 2015-04-29 杭州中天微系统有限公司 一种数据高速缓存的访问装置
CN105183397A (zh) * 2015-09-22 2015-12-23 Tcl移动通信科技（宁波）有限公司 一种emmc读写控制方法及控制系统
CN105630691A (zh) * 2015-04-29 2016-06-01 上海磁宇信息科技有限公司 一种使用mram的固态硬盘及使用物理地址的读写方法
US20170075811A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Memory system
CN107204198A (zh) * 2016-03-18 2017-09-26 深圳市中兴微电子技术有限公司 高速访问双倍速率同步动态随机存储器的控制方法及装置
CN107256196A (zh) * 2017-06-13 2017-10-17 北京中航通用科技有限公司 基于闪存阵列的支持零拷贝的缓存系统及方法
CN107526689A (zh) * 2016-06-17 2017-12-29 希捷科技有限公司 读高速缓存管理
CN107797759A (zh) * 2016-09-05 2018-03-13 北京忆恒创源科技有限公司 访问缓存信息的方法、装置与驱动器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013361A (zh) * 2006-02-02 2007-08-08 国际商业机器公司 处理异步流水线的数据高速缓存未命中乱序的装置和方法
CN101055546A (zh) * 2006-04-13 2007-10-17 国际商业机器公司 用于处理i/o地址转换高速缓存未命中的方法和系统
CN103136121A (zh) * 2013-03-25 2013-06-05 中国人民解放军国防科学技术大学 一种固态盘的缓存管理方法
CN103678169A (zh) * 2013-11-11 2014-03-26 华中科技大学 一种高效利用固态盘缓存的方法和系统
CN104572499A (zh) * 2014-12-30 2015-04-29 杭州中天微系统有限公司 一种数据高速缓存的访问装置
CN105630691A (zh) * 2015-04-29 2016-06-01 上海磁宇信息科技有限公司 一种使用mram的固态硬盘及使用物理地址的读写方法
US20170075811A1 (en) * 2015-09-11 2017-03-16 Kabushiki Kaisha Toshiba Memory system
CN105183397A (zh) * 2015-09-22 2015-12-23 Tcl移动通信科技（宁波）有限公司 一种emmc读写控制方法及控制系统
CN107204198A (zh) * 2016-03-18 2017-09-26 深圳市中兴微电子技术有限公司 高速访问双倍速率同步动态随机存储器的控制方法及装置
CN107526689A (zh) * 2016-06-17 2017-12-29 希捷科技有限公司 读高速缓存管理
CN107797759A (zh) * 2016-09-05 2018-03-13 北京忆恒创源科技有限公司 访问缓存信息的方法、装置与驱动器
CN107256196A (zh) * 2017-06-13 2017-10-17 北京中航通用科技有限公司 基于闪存阵列的支持零拷贝的缓存系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王建勋: ""基于NAND闪存的固态存储技术研究与实现"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111324282A (zh) * 2018-12-14 2020-06-23 北京兆易创新科技股份有限公司 一种存储器
WO2022165828A1 (en) * 2021-02-08 2022-08-11 Yangtze Memory Technologies Co., Ltd. On-die static random-access memory (sram) for caching logical to physical (l2p) tables
US11755471B2 (en) 2021-02-08 2023-09-12 Yangtze Memory Technologies Co., Ltd. On-die static random-access memory (SRAM) for caching logical to physical (L2P) tables
US12066932B2 (en) 2021-02-08 2024-08-20 Yangtze Memory Technologies Co., Ltd. On-die static random-access memory (SRAM) for caching logical to physical (L2P) tables
CN114528229A (zh) * 2022-04-21 2022-05-24 飞腾信息技术有限公司 一种缓存数据访问方法、装置及电子设备

Also Published As

Publication number Publication date
CN108519858B (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
US10241919B2 (en) Data caching method and computer system
US11175853B2 (en) Systems and methods for write and flush support in hybrid memory
US10019369B2 (en) Apparatuses and methods for pre-fetching and write-back for a segmented cache memory
CN108021511B (zh) 一种ssd性能提升的方法及ssd
CN103136121B (zh) 一种固态盘的缓存管理方法
US7203815B2 (en) Multi-level page cache for enhanced file system performance via read ahead
US10169232B2 (en) Associative and atomic write-back caching system and method for storage subsystem
CN107368436B (zh) 一种联合地址映射表的闪存冷热数据分离存储方法
US10613985B2 (en) Buffer management in a data storage device wherein a bit indicating whether data is in cache is reset after updating forward table with physical address of non-volatile memory and jettisoning the data from the cache
US9507705B2 (en) Write cache sorting
CN104834607A (zh) 一种提高分布式缓存的命中率并减少固态硬盘磨损的方法
CN108845957B (zh) 一种置换和回写自适应的缓冲区管理方法
CN108519858A (zh) 存储芯片硬件命中方法
US20090094435A1 (en) System and method for cache access prediction
CN108762671A (zh) 基于pcm和dram的混合内存系统及其管理方法
CN101645043A (zh) 写数据的方法、读数据的方法及存储设备
CN103077119A (zh) 数据处理系统及方法
US8549227B2 (en) Multiprocessor system and operating method of multiprocessor system
US20140258591A1 (en) Data storage and retrieval in a hybrid drive
CN109783019B (zh) 一种数据智能存储管理方法与装置
US5749087A (en) Method and apparatus for maintaining n-way associative directories utilizing a content addressable memory
US20110238925A1 (en) Cache controller and method of operation
CN108664217B (zh) 一种降低固态盘存储系统写性能抖动的缓存方法及系统
CN115048056A (zh) 基于页面替换代价的固态硬盘缓冲区管理方法
JPS6045855A (ja) 磁気ディスク装置の順次アクセス検出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240607

Address after: 710000, Building A2-02, Phase II, Information Industry Park, No. 526 Xitai Road, Xinglong Street Office, High tech Zone, Xi'an City, Shaanxi Province

Patentee after: Leizhi digital system technology (Xi'an) Co.,Ltd.

Country or region after: China

Address before: Room 10801, building 2, Chuangxin business apartment, 69 Jinye Road, Xi'an City, Shaanxi Province, 710077

Patentee before: RACO DEFENSE (XI'AN) CONTROL TECHNOLOGY RESEARCH INSTITUTE Co.,Ltd.

Country or region before: China