CN108498095A - 64通道的电阻抗成像信息采集系统及其信息采集方法 - Google Patents
64通道的电阻抗成像信息采集系统及其信息采集方法 Download PDFInfo
- Publication number
- CN108498095A CN108498095A CN201810140139.4A CN201810140139A CN108498095A CN 108498095 A CN108498095 A CN 108498095A CN 201810140139 A CN201810140139 A CN 201810140139A CN 108498095 A CN108498095 A CN 108498095A
- Authority
- CN
- China
- Prior art keywords
- pins
- module
- chip
- switch
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B5/00—Measuring for diagnostic purposes; Identification of persons
- A61B5/05—Detecting, measuring or recording for diagnosis by means of electric currents or magnetic fields; Measuring using microwaves or radio waves
- A61B5/053—Measuring electrical impedance or conductance of a portion of the body
- A61B5/0536—Impedance imaging, e.g. by tomography
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
- G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
- G01N27/041—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0426—Programming the control sequence
-
- G—PHYSICS
- G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
- G16H—HEALTHCARE INFORMATICS, i.e. INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR THE HANDLING OR PROCESSING OF MEDICAL OR HEALTHCARE DATA
- G16H30/00—ICT specially adapted for the handling or processing of medical images
- G16H30/20—ICT specially adapted for the handling or processing of medical images for handling medical images, e.g. DICOM, HL7 or PACS
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21137—Analog to digital conversion, ADC, DAC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23258—GUI graphical user interface, icon, function bloc editor, labview
Landscapes
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Radiology & Medical Imaging (AREA)
- Pathology (AREA)
- Medical Informatics (AREA)
- Automation & Control Theory (AREA)
- Public Health (AREA)
- Chemical & Material Sciences (AREA)
- Electrochemistry (AREA)
- Biophysics (AREA)
- Primary Health Care (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- Immunology (AREA)
- Epidemiology (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Biomedical Technology (AREA)
- Heart & Thoracic Surgery (AREA)
- Molecular Biology (AREA)
- Surgery (AREA)
- Animal Behavior & Ethology (AREA)
- Veterinary Medicine (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Abstract
本发明公开了64通道的电阻抗成像信息采集系统及其信息采集方法。目前电阻抗成像系统所使用的电极数大都为16或32个且系统尺寸较大,不方便携带。本发明64通道的电阻抗成像信息采集系统,包括信号源模块、电流输入开关模块、电流输出开关模块、信号接收开关模块、放大模块组、滤波模块、AD转换模块、数据接收终端、第一电源模块、第二电源模块、锂电池、显示屏和六十四个电极。所述的放大模块组由六十四个放大模块组成。本发明具有64个电极,可以获得更多的信息量,提高了系统的采集精度以及分辨率。本发明采用多路开关对通道进行控制,成本降低及操作复杂度,方便对系统的控制。
Description
技术领域
本发明属于检测技术领域,具体涉及一种64通道的电阻抗成像信息采集系统及其信息采集方法。
背景技术
电阻抗成像技术(Electrical Impedance Tomography,EIT)是成像技术的一个新方向。它的基本原理是在人体或物体的表面贴上若干个电极,并在其中某些电极上施加微弱的电流,并测得其他电极上的电压值,根据电压与电流之间的关系重构出人体或物体内部电阻抗值或者电阻抗的变化值。由于电阻抗成像技术未使用核素或射线,对人体无害,因此可以多次测量,重复使用,操作方便,成像速度快等特点。加之其成本较低,不要求特殊的工作环境,已成为可长期监护而不会给患者造成损伤或不适的监护设备。因此电阻抗成像技术是一种理想的、具有诱人应用前景的无损伤医学成像技术,在20世纪末迅速成为研究热点。
目前国际上电阻抗成像系统所使用的通道数大都为16或32个且系统尺寸较大,不方便携带,因此,亟需一种扩展方便,操作简单的64通道电阻抗成像电路系统。
发明内容
本发明的目的在于提供一种64通道的电阻抗成像信息采集系统及其信息采集方法。
本发明64通道的电阻抗成像信息采集系统,包括信号源模块、电流输入开关模块、电流输出开关模块、信号接收开关模块、放大模块组、滤波模块、AD转换模块、数据接收终端、第一电源模块、第二电源模块、锂电池、显示屏和六十四个电极。六十四个电极依次编号为电极E1~电极E64。所述的锂电池为第一电源模块及第二电源模块供电。所述的第一电源模块为滤波模块、放大模块组供电。所述的第二电源模块为信号源模块、电流输入开关模块、电流输出开关模块、信号接收开关模块、AD转换模块及数据接收终端供电。所述的信号源模块、电流输入开关模块、电流输出开关模块及信号接收开关模块均受数据接收终端控制。所述的电流输入开关模块控制六十四个电极与信号源模块信号输出端的通断。所述的电流输出开关模块控制六十四个电极与信号源模块信号接收端的通断。所述的信号接收开关模块控制放大模块组与滤波模块的通断。所述的放大模块组由六十四个放大模块组成。六十四个放大模块依次排序并编号为放大模块S1~放大模块S64。第k个放大模块Sk与第k个电极Ek及第h个电极Eh相连,其中,k=1,2,…,64;若k+y≤64,则h=k+y,若k+y﹥64,则h=k+y-64,1≤y≤64。所述的显示屏与数据接收终端相连。
作为本发明的一种优选技术方案:所述的第一电源模块包括第一电源芯片。所述第一电源芯片的型号为A1215XT。第一电源芯片的1引脚及第一电容CP1的负极均接地;2引脚及第一电容CP1的正极均接锂电池的正极;锂电池的正极输出电压为12V,负极接地。第一电源芯片的4引脚、第二电容CP2的正极、第三电容CP3的负极均接地;第一电源芯片的5引脚接第二电容CP2的负极;7引脚接第三电容CP3的正极;第一电源芯片的5引脚作为第一电源模块的-15V输出端,7引脚作为第一电源模块的+15V输出端。
所述的第二电源模块包括第二电源芯片。所述第二电源芯片的型号为LM1117-5。此模块为该系统提供+5V电源。第二电源芯片的1引脚接地;2引脚及4引脚均接第五电容CP5的正极。第五电容CP5的负极接地。第二电源芯片的3引脚接第四电容CP4的正极及锂电池的正极。第四电容CP4的负极接地。第二电源芯片的2引脚作为第二电源模块的+5V输出端。
作为本发明的一种优选技术方案:所述的数据接收终端采用树莓派2代。所述的信号源模块包括信号源芯片和第一有源晶振。所述信号源芯片的型号为AD9851。所述第一有源晶振的频率为125MHz。信号源芯片的6引脚、11引脚、18引脚、23引脚均与第六电容CS1、第七电容CS2及第八电容CS3的一端相连并接第二电源模块的+5V输出端;5引脚、10引脚、19引脚、24引脚均与第六电容CS1、第七电容CS2及第八电容CS3的另一端相连并接地;12引脚接第一电阻RS1的一端;第一电阻RS1的另一端接地。信号源芯片的7引脚、8引脚、22引脚、25引脚与数据接收终端的5引脚、7引脚、32引脚、3引脚分别相连,并且信号源芯片的7引脚、8引脚、22引脚、25引脚还与第二电阻RS2、第三电阻RS3、第五电阻RS5、第四电阻RS4的一端分别相连。第二电阻RS2、第三电阻RS3、第五电阻RS5及第四电阻RS4的另一端均接第二电源模块的+5V输出端;信号源芯片的9引脚接第一有源晶振的输出引脚。第一有源晶振的供电引脚与第九电容CS4、第十电容CS5、第十一电容CS6的一端均相连并接第二电源模块的+5V输出端,接地引脚与第九电容CS4、第十电容CS5、第十一电容CS6的另一端均相连并接地。信号源芯片的21引脚作为信号源模块的电流信号输出端,19引脚作为信号源模块的电流信号接收端。信号源芯片的其余引脚均悬空。
所述电流输入开关模块包括第一开关芯片、第二开关芯片和第三开关芯片。所述第一开关芯片的型号为ADG704。所述第二开关芯片及第三开关芯片的型号均为ADG732。所述第一开关芯片的2引脚接第二开关芯片的43引脚;9引脚接第三开关芯片的43引脚;3引脚接地;6引脚接第二电源模块的+5V输出端;1引脚、10引脚与数据接收终端的16、18引脚分别相连;5引脚接数据接收终端的36引脚;8引脚接信号源模块的电流信号输出端。
所述第二开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接数据接收终端的11引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与电极E1~E12分别相连;48引脚、47引脚、46引脚、45引脚与电极E13~电极E16分别相连;25引脚至36引脚与电极E17~电极E28分别相连;37引脚至40引脚与电极E29~电极E32分别相连。
第三开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接数据接收终端的13引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与电极E33~电极E44分别相连;48引脚、47引脚、46引脚、45引脚与电极E45~电极E48分别相连;25引脚至36引脚与电极E49~电极E60分别相连;37引脚至40引脚与电极E61~电极E64分别相连。
所述电流输出开关模块包括第四开关芯片、第五开关芯片和第六开关芯片。所述第四开关芯片的型号为ADG704。所述第五开关芯片及第六开关芯片的型号均为ADG732。所述第四开关芯片的2引脚接第五开关芯片的43引脚;9引脚接第六开关芯片的43引脚;3引脚接地;6引脚接第二电源模块的+5V输出端;1引脚、10引脚与数据接收终端的16、18引脚分别相连;5引脚接数据接收终端的38引脚;8引脚接信号源模块的电流信号接收端。
所述第五开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接数据接收终端的15引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与电极E1~E12分别相连;48引脚、47引脚、46引脚、45引脚与电极E13~电极E16分别相连;25引脚至36引脚与电极E17~电极E28分别相连;37引脚至40引脚与电极E29~电极E32分别相连。
所述第六开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接入数据接收终端的22引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与电极E33~电极E44分别相连;48引脚、47引脚、46引脚、45引脚与电极E45~电极E48分别相连;25引脚至36引脚与电极E49~电极E60分别相连;37引脚至40引脚与电极E61~电极E64分别相连。
所述信号接收开关模块包括第七开关芯片、第八开关芯片和第九开关芯片。所述第七开关芯片的型号为ADG704。所述第八开关芯片及第九开关芯片的型号均为ADG732。所述第七开关芯片的2引脚接第八开关芯片的43引脚;9引脚接第九开关芯片的43引脚;3引脚接地;6引脚接第二电源模块的+5V输出端;1引脚、10引脚与数据接收终端的16、18引脚分别相连;5引脚接数据接收终端的40引脚;8引脚接滤波模块的信号输入端。
所述第八开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接入数据接收终端的24引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与放大模块S1~放大模块S12的放大输出端分别相连;48引脚、47引脚、46引脚、45引脚与放大模块S13~放大模块S16的放大输出端分别相连;25引脚至36引脚与放大模块S17~放大模块S28的放大输出端分别相连;37引脚至40引脚与放大模块S29~放大模块S32的放大输出端分别相连。
第九开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接入数据接收终端的26引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与放大模块S33~放大模块S44的放大输出端分别相连;48引脚、47引脚、46引脚、45引脚与放大模块S45~放大模块S48的放大输出端分别相连;25引脚至36引脚与放大模块S49~放大模块S60的放大输出端分别相连;37引脚至40引脚与放大模块S61~放大模块S64的放大输出端分别相连。
所述的AD转换模块包括第三电源芯片、AD转换芯片和第二有源晶振。所述第三电源芯片的型号为ADR431。所述AD转换芯片的型号为AD7763。所述第二有源晶振的频率为40MHz。所述第三电源芯片的4引脚接地;2引脚接第十四电容CD1的正极、第十五电容CD2的一端及第二电源模块的+5V输出端;第十四电容CD1的负极及第十五电容CD2的另一端均接地。第三电源芯片的6引脚接第十六电容CD3的一端、AD转换芯片的6、10、16、33、41、44及63引脚。第十六电容CD3的另一端接地。AD转换芯片的1、2、5、7、9、11、18、23、26、28、29、31、32、34、35、39、40、42、43、45、46、47、48、53、57、59及64引脚均接地;4、12、13、14、15、24、27及61引脚均接第一电源模块的+5V输出端,3引脚接第二有源晶振的输出引脚。第二有源晶振的供电引脚与第十九电容CD6、第二十电容CD7、第二十一电容CD8的一端均相连并接第二电源模块的+5V输出端,接地引脚与第十九电容CD6、第二十电容CD7、第二十一电容CD8的另一端均相连并接地。AD转换芯片的8引脚接第十七电容CD4的一端,第十七电容CD4的另一端接地。AD转换芯片的17引脚接第十电阻RD1的一端,第十电阻RD1的另一端接地。AD转换芯片的30引脚接第十八电容CD5的一端,第十八电容CD5的另一端接地。AD转换芯片的54、55、56引脚与数据接收终端7的10、8、12引脚分别相连;25引脚接滤波模块的信号输出端。
作为本发明的一种优选技术方案:所述的滤波模块包括滤波芯片。所述滤波芯片的型号为OP 07。所述滤波芯片的7引脚接第一电源模块的+15V输出端;4引脚接第一电源模块的-15V输出端;3引脚接第十三电容CF2及第六电阻RF1的一端;第六电阻RF1的另一端接地。第十三电容CF2的另一端接第十二电容CF1及第七电阻RF2的一端。第七电阻RF2的另一端接滤波芯片的2引脚及6引脚。第十二电容CF1的另一端作为滤波模块的信号输入端。滤波芯片的6引脚作为滤波模块的信号输出端。
作为本发明的一种优选技术方案:所述的放大模块包括放大芯片。所述放大芯片的型号为AD8421。放大芯片的1引脚接第八电阻RA1的一端;4引脚接第八电阻RA1的另一端;2引脚接第九电阻RA2的一端;3引脚接第九电阻RA2的另一端;5引脚接第一电源模块的-15V输出端;6引脚接地;8引脚接第一电源模块的+15V输出端;7引脚作为放大模块的放大输出端。
第k个放大模块内放大芯片的1引脚与第k个电极Ek相连,4引脚与第h个电极Eh相连,其中,k=1,2,…,64。
该64通道的电阻抗成像信息采集系统的信息采集方法具体如下:
步骤一、将六十四个电极固定到被测物上,六十四个电极以电极E1至电极E64的顺序依次排列并环绕被测物一周。
给第i个电极Ei输入电流信号,第j个电极Ej输出电流信号,采集第k个电极Ek、第h个电极Eh之间的电压差的放大信号,其中,i≠j≠k≠h,1≤i≤64,1≤j≤64,1≤k≤64;若k+y≤64,则h=k+y,若k+y﹥64,则h=k+y-64。
步骤二、数据接收终端控制电流输入开关模块,使得第i个电极与信号源模块的电流信号输出端连通;数据接收终端控制电流输出开关模块内的开关芯片,使得第j个电极与信号源模块的电流信号接收端连通;数据接收终端控制信号接收开关模块内的开关芯片,使得放大模块组中的第k个放大模块的放大输出端与滤波模块的信号输入端连通。
步骤三、第k个放大模块将第k个电极与第h个电极之间的电压差分放大后输出至滤波模块。滤波模块将接收到的电压差进行滤波后输出至AD转换模块;AD转换模块将接收到的电压差转化为数字信号后,传输至数据接收终端。数据接收终端储存接收到的数字信号。
步骤四、若k不等于p,且小于64,则将k增大1,重复步骤二和三。若k不等于p,且等于64,则将1赋值给k,并重复步骤二和三。若k等于p,进入步骤五。其中,1≤p≤64。
步骤五、若i不等于e,i小于64且j小于64,则将i增大1,将j增大1,重复步骤二、三和四。若i不等于e且i等于64,则将1赋值给i,将j增大1,并重复步骤二、三和四。若i不等于e且j等于64,则将1赋值给j,将i增大1,并重复步骤二、三和四。若i等于e,则数据采集完成。其中,1≤e≤64。
作为本发明的一种优选技术方案:使第i个电极与信号源模块的电流信号输出端连通的方法具体如下:若i在1~32的范围内,则将第一开关芯片的开关拨至连接第二开关芯片的引脚,再将第二开关芯片的开关拨至连接第i个电极的引脚。若i在33~64的范围内,则将第一开关芯片的开关拨至连接第三开关芯片的引脚,再将第三开关芯片的开关拨至连接第i个电极的引脚。
使第j个电极与信号源模块的电流信号接收端连通的方法具体如下:若j在1~32的范围内,因此需要将第四开关芯片的开关拨至连接第五开关芯片的引脚,再将第五开关芯片的开关拨至连接第j个电极的引脚。若j在33~64的范围内,则将第四开关芯片的开关拨至连接第六开关芯片的引脚,再将第六开关芯片的开关拨至连接第j个电极的引脚。
使第k个放大模块的放大输出端与滤波模块的信号输入端连通的方法具体如下:若k在1~32的范围内,则将第七开关芯片的开关拨至连接第八开关芯片的引脚,再将第八开关芯片的开关拨至连接第k个放大模块的引脚。若k在33~64的范围内,则将第七开关芯片的开关拨至连接第九开关芯片的引脚,再将第九开关芯片的开关拨至连接第k个放大模块的引脚。从而使得第k个电极与第h个电极之间的电压差经第k个放大模块放大后,输出到滤波模块。
本发明具有的有益效果是:
1、本发明具有64个电极,可以获得更多的信息量,提高了系统的采集精度以及分辨率。
2、本发明采用多路开关对通道进行控制,成本降低及操作复杂度,方便对系统的控制。
3、相比于传统的PC终端,本发明采用树莓派(Raspberry Pi)作为数据处理终端,体积小,便于用户携带。
4、本发明通过模块化设计,使用方便,如果系统出现故障,可对故障模块进行更换,降低维修成本。
5、本发明设计二阶Butterworth滤波器与LabVIEW数字滤波器相结合。相比于其他滤波器,二阶Butterworth滤波器在通频带内的幅频特性最为平坦,因此选择设计二阶Butterworth滤波器作为此系统的硬件滤波器;在硬件滤波的基础上添加LabVIEW数字滤波器,提高了所采集电压信号的精确度,有利于信号后续的处理。
6、本发明基于LabVIEW的控制系统,控制操作方便简单。
附图说明
图1为本发明的系统框图;
图2为本发明中第一电源模块的电路原理图;
图3为本发明中第二电源模块的电路原理图;
图4为本发明中信号源模块的电路原理图;
图5为本发明中滤波模块的电路原理图;
图6为本发明中放大模块的电路原理图;
图7为本发明中电流输入开关模块原理图;
图8为本发明中电流输出开关模块原理图;
图9为本发明中信号接收开关模块的电路原理图;
图10为本发明中AD转换模块的电路原理图;
图11为本发明中数据接收终端的接口示意图。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1所示,64通道的电阻抗成像信息采集系统,包括信号源模块1、电流输入开关模块2、电流输出开关模块3、放大模块组4、信号接收开关模块5、滤波模块6、数据接收终端7、第一电源模块8、第二电源模块9、锂电池10、显示屏11、AD转换模块12和六十四个电极。数据接收终端7采用树莓派2代(Raspberry Pi 2)。锂电池10的输出电压为12V。六十四个电极固定在被测物13上,并环绕被测物13一周。六十四个电极沿周向依次排序并编号为电极E1~电极E64。锂电池10为第一电源模块8及第二电源模块9供电。第一电源模块8为滤波模块6、放大模块组4供电。第二电源模块9为信号源模块1、电流输入开关模块2、电流输出开关模块3、信号接收开关模块5、数据接收终端7及AD转换模块12供电。信号源模块1、电流输入开关模块2、电流输出开关模块3及信号接收开关模块5均受数据接收终端7控制。电流输入开关模块2控制六十四个电极与信号源模块1的电流信号输出端的通断。电流输出开关模块3控制六十四个电极与信号源模块1的电流信号接收端的通断。由于电极输出的电压差非常小,约10uV~1mV,因此需要将电极输出电压差进行放大处理;若只使用1个放大芯片,将信号先通过开关芯片后再放大,则放大芯片会将开关操作所导致的噪声信号进行放大,造成信号失真,因此需要在电压信号进入开关芯片前,使用64个放大芯片对信号进行放大。故设置六十四个放大模块组成的放大模块组4。六十四个放大模块依次排序并编号为放大模块S1~放大模块S64。六十四个放大模块均与两个不同的电极连接。放大模块用于放大与自身相连的两个电极之间的电压差。信号接收开关模块5控制六十四个放大模块与滤波模块6的通断。AD转换模块12将滤波模块6输出的电压信号转换为数字信号后,发送给数据接收终端7。显示屏11与数据接收终端7相连,用于显示经数据接收终端7处理后的结果。
如图2所示,第一电源模块8包括第一电源芯片U1。第一电源芯片U1的型号为A1215XT。第一电源芯片U1的1引脚及第一电容CP1的负极均接地,2引脚及第一电容CP1的正极均接锂电池10的正极+12V;锂电池10的负极接地。第一电源芯片U1的4引脚、第二电容CP2的正极、第三电容CP3的负极均接地GND;第一电源芯片U1的5引脚接第二电容CP2的负极,7引脚接第三电容CP3的正极;第一电源芯片U1的其余引脚均悬空。第一电源芯片U1的5引脚作为第一电源模块的-15V输出端-15V,7引脚作为第一电源模块的+15V输出端+15V。
如图3所示,第二电源模块9包括第二电源芯片U2。第二电源芯片U2的型号为LM1117-5。第二电源芯片U2的1引脚接地GND,2引脚及4引脚均接第五电容CP5的正极。第五电容CP5的负极接地GND。第二电源芯片U2的3引脚接第四电容CP4的正极及锂电池10的正极+12V。第四电容CP4的负极接地GND。第二电源芯片U2的2引脚作为第二电源模块9的+5V输出端+5V。
如图4和11所示,信号源模块1包括信号源芯片U3和第一有源晶振YS1。信号源芯片U3的型号为AD9851。第一有源晶振YS1的频率为125MHz。信号源芯片U3的6引脚、11引脚、18引脚、23引脚均与第六电容CS1、第七电容CS2及第八电容CS3的一端相连并接第二电源模块9的+5V输出端+5V;5引脚、10引脚、19引脚、24引脚均与第六电容CS1、第七电容CS2及第八电容CS3的另一端相连并接地GND;12引脚接第一电阻RS1的一端;第一电阻RS1的另一端接地GND。信号源芯片U3的7引脚、8引脚、22引脚、25引脚与数据接收终端7的5引脚、7引脚、32引脚、3引脚分别相连;并且信号源芯片U3的7引脚、8引脚、22引脚、25引脚还与第二电阻RS2、第三电阻RS3、第五电阻RS5、第四电阻RS4的一端分别相连。第二电阻RS2、第三电阻RS3、第五电阻RS5及第四电阻RS4的另一端均接第二电源模块9的+5V输出端+5V。信号源芯片U3的9引脚接第一有源晶振YS1的输出引脚。第一有源晶振YS1的供电引脚与第九电容CS4、第十电容CS5、第十一电容CS6的一端均相连并接第二电源模块9的+5V输出端+5V,接地引脚与第九电容CS4、第十电容CS5、第十一电容CS6的另一端均相连并接地GND。信号源芯片U3的21引脚作为信号源模块1的电流信号输出端I+,19引脚作为信号源模块1的电流信号接收端I-。信号源芯片U3的其余引脚均悬空。
如图5所示,滤波模块6包括滤波芯片U4。滤波芯片U4的型号为OP 07。由于butterworth滤波器于其他滤波器相比,在通频带内的幅频特性最为平坦。故本发明基于滤波芯片U4构建二阶butterworth高通滤波器。滤波芯片U4的7引脚接第一电源模块的+15V输出端+15V,4引脚接第一电源模块的-15V输出端-15V,3引脚接第十三电容CF2及第六电阻RF1的一端;第六电阻RF1的另一端接地GND。第十三电容CF2的另一端接第十二电容CF1及第七电阻RF2的一端。第七电阻RF2的另一端接滤波芯片U4的2引脚及6引脚。第十二电容CF1的另一端作为滤波模块6的信号输入端signal P。滤波芯片U4的6引脚作为滤波模块6的信号输出端AD。滤波芯片U4的其余引脚均悬空。滤波模块6为二阶butterworth高通滤波电路,其中,其截止频率根据被测对象的不同而不同,截止频率通过第六电阻RF1、第七电阻RF2的阻值和第十二电容CF1、第十三电容CF2的容值确定。
如图6所示,放大模块包括放大芯片U6。放大芯片U6的型号为AD8421。AD8421是一款低功耗、极低噪声、超低偏置电流的高速仪表放大器,适用于数据采集,故AD8421芯片适合作为放大模块的放大芯片。放大芯片U6的1引脚接第八电阻RA1的一端;4引脚接第八电阻RA1的另一端,2引脚接第九电阻RA2的一端,3引脚接第九电阻RA2的另一端,5引脚接第一电源模块的-15V输出端-15V,6引脚接地GND,8引脚接第一电源模块的+15V输出端+15V。放大芯片U6的7引脚作为放大模块的放大输出端Si。其中,放大倍数由第九电阻RA2的阻值确定。
第k个放大模块内放大芯片U6的1引脚与第k个电极Ek相连,4引脚与第h个电极Eh相连,其中,k=1,2,…,64;若k+y≤64,则h=k+y,若k+y﹥64,则h=k+y-64,1≤y≤64,即y的值根据成像算法选取1至64中的一个数。
如图7和11所示,电流输入开关模块2包括第一开关芯片U7、第二开关芯片U8和第三开关芯片U9。第一开关芯片U7的型号为ADG704。第二开关芯片U8及第三开关芯片U9的型号为ADG732。第一开关芯片U7的2引脚接第二开关芯片U8的43引脚;9引脚接第三开关芯片U9的43引脚;3引脚接地GND;6引脚接第二电源模块9的+5V输出端+5V;1引脚、10引脚与数据接收终端7的16、18引脚分别相连;5引脚接数据接收终端7的36引脚;8引脚接信号源模块1的电流信号输出端I+。第一开关芯片U7的其余引脚均悬空。
第二开关芯片U8的21引脚至24引脚均接地GND;15引脚至19引脚与数据接收终端7的29、31、33、35、37引脚分别相连;20引脚接数据接收终端7的11引脚;13引脚及14引脚均接第二电源模块9的+5V输出端+5V;1引脚至12引脚与电极E1~电极E12分别相连;48引脚、47引脚、46引脚、45引脚与电极E13~电极E16分别相连;25引脚至36引脚与电极E17~电极E28分别相连;37引脚至40引脚与电极E29~电极E32分别相连。第二开关芯片U8的其余引脚均悬空。
第三开关芯片U9的21引脚至24引脚均接地GND;15引脚至19引脚与数据接收终端7的29、31、33、35、37引脚分别相连;20引脚接数据接收终端7的13引脚;13引脚及14引脚均接第二电源模块9的+5V输出端+5V;1引脚至12引脚与电极E33~电极E44分别相连;48引脚、47引脚、46引脚、45引脚与电极E45~电极E48分别相连;25引脚至36引脚与电极E49~电极E60分别相连;37引脚至40引脚与电极E61~电极E64分别相连。第三开关芯片U9的其余引脚均悬空。
如图8和11所示,电流输出开关模块3包括第四开关芯片U10、第五开关芯片U11和第六开关芯片U12。第四开关芯片U10的型号为ADG704。第五开关芯片U11及第六开关芯片U12的型号为ADG732。第四开关芯片U10的2引脚接第五开关芯片U11的43引脚;9引脚接第六开关芯片U12的43引脚;3引脚接地GND;6引脚接第二电源模块9的+5V输出端+5V;1引脚、10引脚与数据接收终端7的16、18引脚分别相连;5引脚接数据接收终端7的38引脚;8引脚接信号源模块1的电流信号接收端I-。第四开关芯片U10的其余引脚均悬空。
第五开关芯片U11的21引脚至24引脚均接地GND;15引脚至19引脚与数据接收终端7的29、31、33、35、37引脚分别相连;20引脚接数据接收终端7的15引脚;13引脚及14引脚均接第二电源模块9的+5V输出端+5V;1引脚至12引脚与电极E1~电极E12分别相连;48引脚、47引脚、46引脚、45引脚与电极E13~电极E16分别相连;25引脚至36引脚与电极E17~电极E28分别相连;37引脚至40引脚与电极E29~电极E32分别相连。第五开关芯片U11的其余引脚均悬空。
第六开关芯片U12的21引脚至24引脚均接地GND;15引脚至19引脚与数据接收终端7的29、31、33、35、37引脚分别相连;20引脚接数据接收终端7的22引脚;13引脚及14引脚均接第二电源模块9的+5V输出端+5V;1引脚至12引脚与电极E33~电极E44分别相连;48引脚、47引脚、46引脚、45引脚与电极E45~电极E48分别相连;25引脚至36引脚与电极E49~电极E60分别相连;37引脚至40引脚与电极E61~电极E64分别相连。第六开关芯片U12的其余引脚均悬空。
如图9和11所示,信号接收开关模块3包括第七开关芯片U13、第八开关芯片U14和第九开关芯片U15。第七开关芯片U13的型号为ADG704。第八开关芯片U14及第九开关芯片U15的型号为ADG732。第七开关芯片U13的2引脚接第八开关芯片U14的43引脚;9引脚接第九开关芯片U15的43引脚;3引脚接地GND;6引脚接第二电源模块9的+5V输出端+5V;1引脚、10引脚与数据接收终端7的16、18引脚分别相连;5引脚接数据接收终端7的40引脚;8引脚接滤波模块6的信号输入端signal P。第七开关芯片U13的其余引脚均悬空。
第八开关芯片U14的21引脚至24引脚均接地GND;15引脚至19引脚与数据接收终端7的29、31、33、35、37引脚分别相连;20引脚接数据接收终端7的24引脚;13引脚及14引脚均接第二电源模块9的+5V输出端+5V;1引脚至12引脚与放大模块S1~放大模块S12的放大输出端分别相连;48引脚、47引脚、46引脚、45引脚与放大模块S13~S16的放大输出端分别相连;25引脚至36引脚与放大模块S17~放大模块S28的放大输出端分别相连;37引脚至40引脚与放大模块S29~放大模块S32的放大输出端分别相连。第八开关芯片U14的其余引脚均悬空。
第九开关芯片U15的21引脚至24引脚均接地GND;15引脚至19引脚与数据接收终端7的29、31、33、35、37引脚分别相连;20引脚接数据接收终端7的26引脚;13引脚及14引脚均接第二电源模块9的+5V输出端+5V;1引脚至12引脚与放大模块S33~放大模块S44的放大输出端分别相连;48引脚、47引脚、46引脚、45引脚与放大模块S45~S48的放大输出端分别相连;25引脚至36引脚与放大模块S49~放大模块S60的放大输出端分别相连;37引脚至40引脚与放大模块S61~放大模块S64的放大输出端分别相连。第九开关芯片U15的其余引脚均悬空。
如图10和11所示,AD转换模块12包括AD转换芯片U5、第三电源芯片U16和第二有源晶振YD1。AD转换芯片U5的型号为AD7763。第三电源芯片U16的型号为ADR431。第二有源晶振YD1的频率为40MHz。由于AD7763是一款高性能、24位模数转换器,融合了宽输入带宽、高速特性的优势,在转化速率为625kSPS时信噪比可达106dB,因此非常适合高速数据采集应用。第三电源芯片U16的4引脚接地GND;2引脚接第十四电容CD1的正极、第十五电容CD2的一端及第二电源模块9的+5V输出端+5V;第十四电容CD1的负极及第十五电容CD2的另一端均接地GND。第三电源芯片U16的6引脚接第十六电容CD3的一端、AD转换芯片U5的6、10、16、33、41、44及63引脚。第十六电容CD3的另一端接地GND。第三电源芯片U16的其余引脚均悬空。AD转换芯片U5的1、2、5、7、9、11、18、23、26、28、29、31、32、34、35、39、40、42、43、45、46、47、48、53、57、59及64引脚均接地GND;4、12、13、14、15、24、27及61引脚均接第一电源模块8的+5V输出端+5V,3引脚接第二有源晶振YD1的输出引脚。第二有源晶振YD1的供电引脚与第十九电容CD6、第二十电容CD7、第二十一电容CD8的一端均相连并接第二电源模块9的+5V输出端+5V,接地引脚与第十九电容CD6、第二十电容CD7、第二十一电容CD8的另一端均相连并接地GND。AD转换芯片U5的8引脚接第十七电容CD4的一端,第十七电容CD4的另一端接地GND。AD转换芯片U5的17引脚接第十电阻RD1的一端,第十电阻RD1的另一端接地GND。AD转换芯片U5的30引脚接第十八电容CD5的一端,第十八电容CD5的另一端接地GND。AD转换芯片U5的54、55、56引脚与数据接收终端7的10、8、12引脚分别相连;25引脚接滤波模块6的信号输出端AD。AD转换芯片U5的其余引脚均悬空。
该64通道的电阻抗成像信息采集系统的电流输入开关模块2、电流输出开关模块3、信号接收开关模块5控制方法具体如下:
若需要给第i个电极Ei输入电流信号,第j个电极Ej输出电流信号,采集第k个电极Ek、第h个电极Eh之间的电压差的放大信号,其中,i≠j≠k≠h,1≤i≤64,1≤j≤64,1≤k≤64,1≤h≤64;x=i-j;若k+y≤64,则h=k+y,若k+y﹥64,则h=k+y-64,1≤y≤64。x及y的值根据成像算法确定。
电流输入开关模块2的具体控制方法为:由于第二开关芯片U8连接第1个电极E1~第32个电极E32,第三开关芯片U9连接第33个电极E33~第64个电极E64。若i在1~32的范围内,则将第一开关芯片U7的开关拨至连接第二开关芯片U8的引脚,再将第二开关芯片U8的开关拨至连接第i个电极的引脚。若i在33~64的范围内,则将第一开关芯片U7的开关拨至连接第三开关芯片U9的引脚,再将第三开关芯片U9的开关拨至连接第i个电极的引脚。
以1≤i≤32为例,数据接收终端7将自身的36引脚设置为低电平,将自身的38及40引脚设置为高电平,即将第一开关芯片U7的片选引脚置低,将第四开关芯片U10及第七开关芯片U13的片选引脚置高,从而选择控制第一开关芯片U7,通过控制数据接收终端7的16、18引脚,使第一开关芯片U7的2引脚和8引脚导通,即将第一开关芯片U7的开关拨至连接第二开关芯片U8的引脚;随后,数据接收终端7将自身的11引脚设置为低电平,将自身的13、15、22、24、26引脚均设置为高电平,即将第二开关芯片U8的片选引脚置低,将第三开关芯片U9、第五开关芯片U11、第六开关芯片U12、第八开关芯片U14及第九开关芯片U15的片选引脚均置高,从而选择控制第二开关芯片U8,再通过控制数据接收终端7的29、31、33、35、37引脚,使第二开关芯片U8的开关拨至连接第i个电极Ei的引脚,即第二开关芯片U8上连接第i个电极的引脚与第二开关芯片U8的43引脚导通,至此,第i个电极与信号源模块1的电流信号输出端I+成功连接。
在33≤i≤64的情况下,只需将第一开关芯片U7片选引脚置低,第四开关芯片U10,第七开关芯片U13的片选引脚置高,通过控制数据接收终端7的16、18引脚使第一开关芯片U7的9引脚和8引脚导通;将第三开关芯片U9的片选引脚置低,第二开关芯片U8的片选引脚置高,再通过控制数据接收终端7的29、31、33、35、37引脚,使第三开关芯片U9上连接第i个电极Ei的引脚与第三开关芯片U9的43引脚导通。
电流输出开关模块3的具体控制方法为:
由于第五开关芯片U11连接第1个电极E1~第32个电极E32,第六开关芯片U12连接第33个电极E33~第64个电极E64。若j在1~32的范围内,因此需要将第四开关芯片U10的开关拨至连接第五开关芯片U11的引脚,再将第五开关芯片U11的开关拨至连接第j个电极的引脚。若j在33~64的范围内,则将第四开关芯片U10的开关拨至连接第六开关芯片U12的引脚,再将第六开关芯片U12的开关拨至连接第j个电极的引脚。
以1≤j≤32为例,数据接收终端7将自身的38引脚设置为低电平,将自身的36及40引脚设置为高电平,即将第四开关芯片U10的片选引脚置低,将第一开关芯片U7及第七开关芯片U13的片选引脚置高,从而选择控制第四开关芯片U10,通过控制数据接收终端7的16、18引脚,使第四开关芯片U10的2引脚和8引脚导通,即将第四开关芯片U10的开关拨至连接第五开关芯片U11的引脚;随后,通过控制数据接收终端7将自身的15引脚设置为低电平,将自身的11、13、22、24、26引脚均设置为高电平,即将第五开关芯片U11的片选引脚置低,将第二开关芯片U8、第三开关芯片U9、第六开关芯片U12、第八开关芯片U14、第九开关芯片U15的片选引脚均置高,从而选择控制第五开关芯片U11,再通过控制数据接收终端7的29、31、33、35、37引脚,使第五开关芯片U11的开关拨至连接第j个电极Ej的引脚,即第五开关芯片U11上连接第j个电极的引脚与第五开关芯片U11的43引脚导通,至此,第j个电极与信号源模块1的电流信号接收端I-成功连接。
在33≤j≤64的情况下,只需将第四开关芯片U10片选引脚置低,第一开关芯片U7,第七开关芯片U13的片选引脚置高,通过控制数据接收终端7的16、18引脚使第四开关芯片U10的9引脚和8引脚导通;将第六开关芯片U12的片选引脚置低,第五开关芯片U11的片选引脚置高,再通过控制数据接收终端7的29、31、33、35、37引脚,使第六开关芯片U12上连接第j个电极Ej的引脚与第六开关芯片U12的43引脚导通。
信号接收开关模块5的具体控制方法为:
由于第八开关芯片U14的32个输入接口连接第1个开关模块S1~第32个开关模块S32,第九开关芯片U15连接第33个开关模块S33~第64个开关模块S64。若k在1~32的范围内,则将第七开关芯片U13的开关拨至连接第八开关芯片U14的引脚,再将第八开关芯片U14的开关拨至连接第k个放大模块的引脚。若k在33~64的范围内,则将第七开关芯片U13的开关拨至连接第九开关芯片U15的引脚,再将第九开关芯片U15的开关拨至连接第k个放大模块的引脚。从而使得第k个电极与第h个电极之间的电压差经第k个放大模块放大后,输出到滤波模块。
以1≤k≤32为例,数据接收终端7将自身的40引脚设置为低电平,将自身的36及38引脚设置为高电平,即将第七开关芯片U13的片选引脚置低,将第一开关芯片U7及第四开关芯片U10的片选引脚置高,从而选择控制第七开关芯片U13,通过控制数据接收终端7的16、18引脚,使第七开关芯片U13的2引脚和8引脚导通,即将第七开关芯片U13的开关拨至连接第八开关芯片U14的引脚;随后,通过控制数据接收终端7将自身的24引脚设置为低电平,将自身的11、13、15、22、26引脚设置为高电平,即将第八开关芯片U14的片选引脚置低,第二开关芯片U8、第三开关芯片U9、第五开关芯片U11、第六开关芯片U12、第九开关芯片U15的片选引脚均置高,从而选择控制第八开关芯片U14,再通过控制数据接收终端7的29、31、33、35、37引脚,使第八开关芯片U14上连接第k个放大模块的引脚与第八开关芯片U14的43引脚导通,至此,第k个放大芯片输出端与滤波模块6信号输入端signal P成功连接。
在33≤k≤64的情况下,将第七开关芯片U13片选引脚置低,第一开关芯片U7及第四开关芯片U10的片选引脚置高,通过控制数据接收终端7的16、18引脚使第七开关芯片U13的9引脚和8引脚导通;将第九开关芯片U15的片选引脚置低,第八开关芯片U14的片选引脚置高,再通过控制数据接收终端7的29、31、33、35、37引脚,使第九开关芯片U15上连接第k个放大模块的引脚与第九开关芯片U15的43引脚导通。
该64通道的电阻抗成像信息采集系统的信息采集方法具体如下:
步骤一、将六十四个电极固定到被测物13上,六十四个电极以电极E1至电极E64的顺序依次排列并环绕被测物13一周。
给第i个电极Ei输入电流信号,第j个电极Ej输出电流信号,采集第k个电极Ek、第h个电极Eh之间的电压差的放大信号,其中,i≠j≠k≠h,1≤i≤64,1≤j≤64,1≤k≤64;x=i-j;x的值根据成像算法确定。
步骤二、数据接收终端7控制电流输入开关模块2,使第i个电极与信号源模块1的电流信号输出端I+连通;数据接收终端7控制电流输出开关模块3内的开关芯片,使第j个电极与信号源模块1的电流信号接收端I-连通;数据接收终端7控制信号接收开关模块5内的开关芯片,使得放大模块组4中的第k个放大模块的放大输出端与滤波模块6的信号输入端signal P连通。
步骤三、数据接收终端7控制自身的3、5、7、32引脚,以串口形式向信号源模块1发送指令,控制信号源模块1输出电流信号的频率;随后,第k个放大模块将第k个电极与第h个电极之间的电压差分放大后经过信号接收开关模块5后,输出至滤波模块6。滤波模块6将接收到的电压差进行滤波后输出至AD转换模块12;AD转换模块12将接收到的电压差(模拟信号)转化为数字信号后,通过串口发送形式传输至数据接收终端7的8、10、12引脚。数据接收终端7对接收到的数字信号进行数字滤波并储存。
步骤四、若k不等于p,且小于64,则将k增大1,重复步骤二和三。若k不等于p,且等于64,则将1赋值给k,并重复步骤二和三。若k等于p,进入步骤五。其中,1≤p≤64。即第p电极Ep为所需采集电压差的最后一个电极。p的值根据成像算法的不同而不同。
步骤五、若i不等于e,i小于64且j小于64,则将i增大1,将j增大1,重复步骤二、三和四。若i不等于e且i等于64,则将1赋值给i,将j增大1,并重复步骤二、三和四。若i不等于e且j等于64,则将1赋值给j,将i增大1,并重复步骤二、三和四。若i等于e,则数据采集完成。其中,1≤e≤64。即第e个电极Ee为所需输入电流的最后一个电极。其中,e的值根据成像算法的不同而不同。
Claims (7)
1.64通道的电阻抗成像信息采集系统,包括信号源模块、电流输入开关模块、电流输出开关模块、信号接收开关模块、放大模块组、滤波模块、AD转换模块、数据接收终端、第一电源模块、第二电源模块、锂电池、显示屏和六十四个电极;其特征在于:六十四个电极依次编号为电极E1~电极E64;所述的锂电池为第一电源模块及第二电源模块供电;所述的第一电源模块为滤波模块、放大模块组供电;所述的第二电源模块为信号源模块、电流输入开关模块、电流输出开关模块、信号接收开关模块、AD转换模块及数据接收终端供电;所述的信号源模块、电流输入开关模块、电流输出开关模块及信号接收开关模块均受数据接收终端控制;所述的电流输入开关模块控制六十四个电极与信号源模块信号输出端的通断;所述的电流输出开关模块控制六十四个电极与信号源模块信号接收端的通断;所述的信号接收开关模块控制放大模块组与滤波模块的通断;所述的放大模块组由六十四个放大模块组成;六十四个放大模块依次排序并编号为放大模块S1~放大模块S64;第k个放大模块Sk与第k个电极Ek及第h个电极Eh相连,其中,k=1,2,…,64;若k+y≤64,则h=k+y,若k+y﹥64,则h=k+y-64,1≤y≤64;所述的显示屏与数据接收终端相连。
2.根据权利要求1所述的64通道的电阻抗成像信息采集系统,其特征在于:所述的第一电源模块包括第一电源芯片;所述第一电源芯片的型号为A1215XT;第一电源芯片的1引脚及第一电容CP1的负极均接地;2引脚及第一电容CP1的正极均接锂电池的正极;锂电池的正极输出电压为12V,负极接地;第一电源芯片的4引脚、第二电容CP2的正极、第三电容CP3的负极均接地;第一电源芯片的5引脚接第二电容CP2的负极;7引脚接第三电容CP3的正极;第一电源芯片的5引脚作为第一电源模块的-15V输出端,7引脚作为第一电源模块的+15V输出端;
所述的第二电源模块包括第二电源芯片;所述第二电源芯片的型号为LM1117-5;第二电源芯片的1引脚接地;2引脚及4引脚均接第五电容CP5的正极;第五电容CP5的负极接地;第二电源芯片的3引脚接第四电容CP4的正极及锂电池的正极;第四电容CP4的负极接地;第二电源芯片的2引脚作为第二电源模块的+5V输出端。
3.根据权利要求1所述的64通道的电阻抗成像信息采集系统,其特征在于:所述的数据接收终端采用树莓派2代;所述的信号源模块包括信号源芯片和第一有源晶振;所述信号源芯片的型号为AD9851;所述第一有源晶振的频率为125MHz;信号源芯片的6引脚、11引脚、18引脚、23引脚均与第六电容CS1、第七电容CS2及第八电容CS3的一端相连并接第二电源模块的+5V输出端;5引脚、10引脚、19引脚、24引脚均与第六电容CS1、第七电容CS2及第八电容CS3的另一端相连并接地;12引脚接第一电阻RS1的一端;第一电阻RS1的另一端接地;信号源芯片的7引脚、8引脚、22引脚、25引脚与数据接收终端的5引脚、7引脚、32引脚、3引脚分别相连,并且信号源芯片的7引脚、8引脚、22引脚、25引脚还与第二电阻RS2、第三电阻RS3、第五电阻RS5、第四电阻RS4的一端分别相连;第二电阻RS2、第三电阻RS3、第五电阻RS5及第四电阻RS4的另一端均接第二电源模块的+5V输出端;信号源芯片的9引脚接第一有源晶振的输出引脚;第一有源晶振的供电引脚与第九电容CS4、第十电容CS5、第十一电容CS6的一端均相连并接第二电源模块的+5V输出端,接地引脚与第九电容CS4、第十电容CS5、第十一电容CS6的另一端均相连并接地;信号源芯片的21引脚作为信号源模块的电流信号输出端,19引脚作为信号源模块的电流信号接收端;信号源芯片的其余引脚均悬空;
所述电流输入开关模块包括第一开关芯片、第二开关芯片和第三开关芯片;所述第一开关芯片的型号为ADG704;所述第二开关芯片及第三开关芯片的型号均为ADG732;所述第一开关芯片的2引脚接第二开关芯片的43引脚;9引脚接第三开关芯片的43引脚;3引脚接地;6引脚接第二电源模块的+5V输出端;1引脚、10引脚与数据接收终端的16、18引脚分别相连;5引脚接数据接收终端的36引脚;8引脚接信号源模块的电流信号输出端;
所述第二开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接数据接收终端的11引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与电极E1~E12分别相连;48引脚、47引脚、46引脚、45引脚与电极E13~电极E16分别相连;25引脚至36引脚与电极E17~电极E28分别相连;37引脚至40引脚与电极E29~电极E32分别相连;
第三开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接数据接收终端的13引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与电极E33~电极E44分别相连;48引脚、47引脚、46引脚、45引脚与电极E45~电极E48分别相连;25引脚至36引脚与电极E49~电极E60分别相连;37引脚至40引脚与电极E61~电极E64分别相连;
所述电流输出开关模块包括第四开关芯片、第五开关芯片和第六开关芯片;所述第四开关芯片的型号为ADG704;所述第五开关芯片及第六开关芯片的型号均为ADG732;所述第四开关芯片的2引脚接第五开关芯片的43引脚;9引脚接第六开关芯片的43引脚;3引脚接地;6引脚接第二电源模块的+5V输出端;1引脚、10引脚与数据接收终端的16、18引脚分别相连;5引脚接数据接收终端的38引脚;8引脚接信号源模块的电流信号接收端;
所述第五开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接数据接收终端的15引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与电极E1~E12分别相连;48引脚、47引脚、46引脚、45引脚与电极E13~电极E16分别相连;25引脚至36引脚与电极E17~电极E28分别相连;37引脚至40引脚与电极E29~电极E32分别相连;
所述第六开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接入数据接收终端的22引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与电极E33~电极E44分别相连;48引脚、47引脚、46引脚、45引脚与电极E45~电极E48分别相连;25引脚至36引脚与电极E49~电极E60分别相连;37引脚至40引脚与电极E61~电极E64分别相连;
所述信号接收开关模块包括第七开关芯片、第八开关芯片和第九开关芯片;所述第七开关芯片的型号为ADG704;所述第八开关芯片及第九开关芯片的型号均为ADG732;所述第七开关芯片的2引脚接第八开关芯片的43引脚;9引脚接第九开关芯片的43引脚;3引脚接地;6引脚接第二电源模块的+5V输出端;1引脚、10引脚与数据接收终端的16、18引脚分别相连;5引脚接数据接收终端的40引脚;8引脚接滤波模块的信号输入端;
所述第八开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接入数据接收终端的24引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与放大模块S1~放大模块S12的放大输出端分别相连;48引脚、47引脚、46引脚、45引脚与放大模块S13~放大模块S16的放大输出端分别相连;25引脚至36引脚与放大模块S17~放大模块S28的放大输出端分别相连;37引脚至40引脚与放大模块S29~放大模块S32的放大输出端分别相连;
第九开关芯片的21引脚至24引脚均接地;15引脚至19引脚与数据接收终端的29、31、33、35、37引脚分别相连;20引脚接入数据接收终端的26引脚;13引脚及14引脚均接第二电源模块的+5V输出端;1引脚至12引脚与放大模块S33~放大模块S44的放大输出端分别相连;48引脚、47引脚、46引脚、45引脚与放大模块S45~放大模块S48的放大输出端分别相连;25引脚至36引脚与放大模块S49~放大模块S60的放大输出端分别相连;37引脚至40引脚与放大模块S61~放大模块S64的放大输出端分别相连;
所述的AD转换模块包括第三电源芯片、AD转换芯片和第二有源晶振;所述第三电源芯片的型号为ADR431;所述AD转换芯片的型号为AD7763;所述第二有源晶振的频率为40MHz;所述第三电源芯片的4引脚接地;2引脚接第十四电容CD1的正极、第十五电容CD2的一端及第二电源模块的+5V输出端;第十四电容CD1的负极及第十五电容CD2的另一端均接地;第三电源芯片的6引脚接第十六电容CD3的一端、AD转换芯片的6、10、16、33、41、44及63引脚;第十六电容CD3的另一端接地;AD转换芯片的1、2、5、7、9、11、18、23、26、28、29、31、32、34、35、39、40、42、43、45、46、47、48、53、57、59及64引脚均接地;4、12、13、14、15、24、27及61引脚均接第一电源模块的+5V输出端,3引脚接第二有源晶振的输出引脚;第二有源晶振的供电引脚与第十九电容CD6、第二十电容CD7、第二十一电容CD8的一端均相连并接第二电源模块的+5V输出端,接地引脚与第十九电容CD6、第二十电容CD7、第二十一电容CD8的另一端均相连并接地;AD转换芯片的8引脚接第十七电容CD4的一端,第十七电容CD4的另一端接地;AD转换芯片的17引脚接第十电阻RD1的一端,第十电阻RD1的另一端接地;AD转换芯片的30引脚接第十八电容CD5的一端,第十八电容CD5的另一端接地;AD转换芯片的54、55、56引脚与数据接收终端7的10、8、12引脚分别相连;25引脚接滤波模块的信号输出端。
4.根据权利要求1所述的64通道的电阻抗成像信息采集系统,其特征在于:所述的滤波模块包括滤波芯片;所述滤波芯片的型号为OP 07;所述滤波芯片的7引脚接第一电源模块的+15V输出端;4引脚接第一电源模块的-15V输出端;3引脚接第十三电容CF2及第六电阻RF1的一端;第六电阻RF1的另一端接地;第十三电容CF2的另一端接第十二电容CF1及第七电阻RF2的一端;第七电阻RF2的另一端接滤波芯片的2引脚及6引脚;第十二电容CF1的另一端作为滤波模块的信号输入端;滤波芯片的6引脚作为滤波模块的信号输出端。
5.根据权利要求1所述的64通道的电阻抗成像信息采集系统,其特征在于:所述的放大模块包括放大芯片;所述放大芯片的型号为AD8421;放大芯片的1引脚接第八电阻RA1的一端;4引脚接第八电阻RA1的另一端;2引脚接第九电阻RA2的一端;3引脚接第九电阻RA2的另一端;5引脚接第一电源模块的-15V输出端;6引脚接地;8引脚接第一电源模块的+15V输出端;7引脚作为放大模块的放大输出端;第k个放大模块内放大芯片的1引脚与第k个电极Ek相连,4引脚与第h个电极Eh相连,其中,k=1,2,…,64。
6.如权利要求3所述的64通道的电阻抗成像信息采集系统的信息采集方法,其特征在于:步骤一、将六十四个电极固定到被测物上,六十四个电极以电极E1至电极E64的顺序依次排列并环绕被测物一周;
给第i个电极Ei输入电流信号,第j个电极Ej输出电流信号,采集第k个电极Ek、第h个电极Eh之间的电压差的放大信号,其中,i≠j≠k≠h,1≤i≤64,1≤j≤64,1≤k≤64;若k+y≤64,则h=k+y,若k+y﹥64,则h=k+y-64;
步骤二、数据接收终端控制电流输入开关模块,使得第i个电极与信号源模块的电流信号输出端连通;数据接收终端控制电流输出开关模块内的开关芯片,使得第j个电极与信号源模块的电流信号接收端连通;数据接收终端控制信号接收开关模块内的开关芯片,使得放大模块组中的第k个放大模块的放大输出端与滤波模块的信号输入端连通;
步骤三、第k个放大模块将第k个电极与第h个电极之间的电压差分放大后输出至滤波模块;滤波模块将接收到的电压差进行滤波后输出至AD转换模块;AD转换模块将接收到的电压差转化为数字信号后,传输至数据接收终端;数据接收终端储存接收到的数字信号;
步骤四、若k不等于p,且小于64,则将k增大1,重复步骤二和三;若k不等于p,且等于64,则将1赋值给k,并重复步骤二和三;若k等于p,进入步骤五;其中,1≤p≤64;
步骤五、若i不等于e,i小于64且j小于64,则将i增大1,将j增大1,重复步骤二、三和四;若i不等于e且i等于64,则将1赋值给i,将j增大1,并重复步骤二、三和四;若i不等于e且j等于64,则将1赋值给j,将i增大1,并重复步骤二、三和四;若i等于e,则数据采集完成;其中,1≤e≤64。
7.根据权利要求6所述的64通道的电阻抗成像信息采集系统的信息采集方法,其特征在于:
使第i个电极与信号源模块的电流信号输出端连通的方法具体如下:若i在1~32的范围内,则将第一开关芯片的开关拨至连接第二开关芯片的引脚,再将第二开关芯片的开关拨至连接第i个电极的引脚;若i在33~64的范围内,则将第一开关芯片的开关拨至连接第三开关芯片的引脚,再将第三开关芯片的开关拨至连接第i个电极的引脚;
使第j个电极与信号源模块的电流信号接收端连通的方法具体如下:若j在1~32的范围内,因此需要将第四开关芯片的开关拨至连接第五开关芯片的引脚,再将第五开关芯片的开关拨至连接第j个电极的引脚;若j在33~64的范围内,则将第四开关芯片的开关拨至连接第六开关芯片的引脚,再将第六开关芯片的开关拨至连接第j个电极的引脚;
使第k个放大模块的放大输出端与滤波模块的信号输入端连通的方法具体如下:若k在1~32的范围内,则将第七开关芯片的开关拨至连接第八开关芯片的引脚,再将第八开关芯片的开关拨至连接第k个放大模块的引脚;若k在33~64的范围内,则将第七开关芯片的开关拨至连接第九开关芯片的引脚,再将第九开关芯片的开关拨至连接第k个放大模块的引脚;从而使得第k个电极与第h个电极之间的电压差经第k个放大模块放大后,输出到滤波模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810140139.4A CN108498095A (zh) | 2018-02-11 | 2018-02-11 | 64通道的电阻抗成像信息采集系统及其信息采集方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810140139.4A CN108498095A (zh) | 2018-02-11 | 2018-02-11 | 64通道的电阻抗成像信息采集系统及其信息采集方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108498095A true CN108498095A (zh) | 2018-09-07 |
Family
ID=63375030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810140139.4A Pending CN108498095A (zh) | 2018-02-11 | 2018-02-11 | 64通道的电阻抗成像信息采集系统及其信息采集方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108498095A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2153285C1 (ru) * | 1998-12-21 | 2000-07-27 | Корженевский Александр Владимирович | Электрический маммограф |
CN102551713A (zh) * | 2012-01-11 | 2012-07-11 | 中国人民解放军国防科学技术大学 | 一种多电极电阻抗断层成像采集装置 |
CN103169469A (zh) * | 2013-01-16 | 2013-06-26 | 常州博睿康科技有限公司 | 一种基于高频激励的实时脑电阻抗检测方法 |
CN104983422A (zh) * | 2015-07-17 | 2015-10-21 | 南京邮电大学 | 一种32电极电阻抗成像装置 |
-
2018
- 2018-02-11 CN CN201810140139.4A patent/CN108498095A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2153285C1 (ru) * | 1998-12-21 | 2000-07-27 | Корженевский Александр Владимирович | Электрический маммограф |
CN102551713A (zh) * | 2012-01-11 | 2012-07-11 | 中国人民解放军国防科学技术大学 | 一种多电极电阻抗断层成像采集装置 |
CN103169469A (zh) * | 2013-01-16 | 2013-06-26 | 常州博睿康科技有限公司 | 一种基于高频激励的实时脑电阻抗检测方法 |
CN104983422A (zh) * | 2015-07-17 | 2015-10-21 | 南京邮电大学 | 一种32电极电阻抗成像装置 |
Non-Patent Citations (1)
Title |
---|
祖静: "《新概念动态测试》", 30 September 2016, 国防工业出版社 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204425298U (zh) | 一种微弱交流信号幅值锁定放大器 | |
CN107184211A (zh) | 一种基于fpga的多频电阻抗成像装置 | |
CN109381185A (zh) | 一种表面肌电信号采集装置 | |
CN109459674A (zh) | 一种开关柜局部放电多节点监测系统同步化装置 | |
CN107666300A (zh) | 基于模数转换器的信号滤波处理比对系统 | |
CN113671296A (zh) | 一种台区识别仪 | |
CN204422645U (zh) | 一种微弱小信号幅值检测装置 | |
CN206193256U (zh) | 一种数字化的多通道脉冲幅度分析仪及重金属检测仪 | |
CN207399155U (zh) | 基于模数转换器的信号滤波处理比对系统 | |
CN108498095A (zh) | 64通道的电阻抗成像信息采集系统及其信息采集方法 | |
CN201145585Y (zh) | 电压信号调理电路 | |
CN208367996U (zh) | 一种用于将中低频带小信号分离的实验教学装置 | |
CN207946465U (zh) | 一种电子信号检测装置 | |
CN206932392U (zh) | 一种微问诊服务平台用音频处理系统 | |
CN202794285U (zh) | 一种交直流模拟小信号隔离处理电路 | |
CN106175759A (zh) | 肌电信号采集电路及可穿戴式设备 | |
CN206261586U (zh) | 肌电信号采集电路及可穿戴式设备 | |
CN205157638U (zh) | 一种电流采集电路 | |
CN211014450U (zh) | 一种配电设备的电气量采集装置 | |
CN208704651U (zh) | 一种抗干扰的桥梁应变采集装置 | |
CN103412186A (zh) | 一种环网柜电流采集装置 | |
CN204731328U (zh) | 一种电能信息采集装置 | |
CN203138491U (zh) | 带阻抗检测功能的脑电图仪 | |
CN109464145A (zh) | 一种肌电采集装置 | |
CN206074826U (zh) | 接地网腐蚀探测装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180907 |