CN108491169B - 配置独立冗余磁盘阵列raid条带的方法、装置、设备及介质 - Google Patents

配置独立冗余磁盘阵列raid条带的方法、装置、设备及介质 Download PDF

Info

Publication number
CN108491169B
CN108491169B CN201810279139.2A CN201810279139A CN108491169B CN 108491169 B CN108491169 B CN 108491169B CN 201810279139 A CN201810279139 A CN 201810279139A CN 108491169 B CN108491169 B CN 108491169B
Authority
CN
China
Prior art keywords
raid
storage
block
tlc
pages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810279139.2A
Other languages
English (en)
Other versions
CN108491169A (zh
Inventor
周光华
孙成昆
滕鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201810279139.2A priority Critical patent/CN108491169B/zh
Publication of CN108491169A publication Critical patent/CN108491169A/zh
Application granted granted Critical
Publication of CN108491169B publication Critical patent/CN108491169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)

Abstract

本发明实施例提供了一种配置独立冗余磁盘阵列RAID条带方法、装置、设备及介质。该方法包括：确定存储芯片的错误模型；根据所述存储芯片的错误模型，为所述存储芯片的不同区域配置不同数量的RAID条带。

Description

配置独立冗余磁盘阵列RAID条带的方法、装置、设备及介质
技术领域
本发明涉及存储技术领域，尤其涉及一种配置独立冗余磁盘阵列RAID条带的方法、装置、设备及介质。
背景技术
由于NAND特性，无论是2D NAND还是3D NAND，都存在RBER(初始比特出错率)的问题，并且随着PE(擦写)次数增加，RBER将逐渐变大，通常采用RAID来纠错。RAID是NAND控制器上用来做异或运算的硬件资源，是关系到NAND读写性能的关键因素。
发明内容
本发明实施例提供了一种配置独立冗余磁盘阵列RAID条带的方法、装置、设备及介质，以保证NAND的读写性能。
第一方面，本发明实施例提供了一种配置独立冗余磁盘阵列RAID条带的方法，其特征在于，所述方法包括：
确定存储芯片的错误模型；
根据所述存储芯片的错误模型，为所述存储芯片的不同区域配置不同数量的RAID条带。
可选地，根据所述存储芯片的错误模型，在所述存储芯片的不同区域配置不同数量的RAID条带，包括：
为所述存储芯片包括的3D TLC存储区块或者3D SLC存储区块配置24*n个RAID条带，n为大于等于1的整数。
可选地，根据所述存储芯片的错误模型，在所述存储芯片的不同区域配置不同数量的RAID条带，包括：
为所述存储芯片中用于存储预设数据的存储区块中每一横排存储页配置一个RAID条带，所述预设数据至少包括：元数据或映射表。
可选地，所述方法还包括：
针对所述存储芯片包括的3D TLC存储区块，将各个信道的TLC区块组建成一个RAID区块；
针对所述存储芯片包括的3D SLC存储区块，将各个信道的三个SLC区块组建成一个RAID区块；
针对所述存储芯片中用于存储预设数据的存储区块，将各个信道的SLC区块或TLC区块组建成一个RAID区块，所述预设数据至少包括：元数据或映射表。
第二方面，本发明实施例提供一种配置独立冗余磁盘阵列RAID条带的装置，所述装置包括：
确定模块，用于确定存储芯片的错误模型；
配置模块，用于根据所述存储芯片的错误模型，为所述存储芯片的不同区域配置不同数量的RAID条带。
可选地，所述配置模块包括：
第一配置子模块，用于为所述存储芯片包括的3D TLC存储区块或者3D SLC存储区块配置24*n个RAID条带，n为大于等于1的整数。
可选地，所述配置模块包括：
第二配置子模块，用于为所述存储芯片中用于存储预设数据的存储区块中每一横排存储页配置一个RAID条带，所述预设数据至少包括：元数据或映射表。
可选地，所述装置还包括：
第一组建模块，用于针对所述存储芯片包括的3D TLC存储区块，将各个信道的TLC区块一起组成一个RAID区块；
第二组建模块，用于针对所述存储芯片包括的3D SLC存储区块，将各个信道的三个SLC区块一起组成一个RAID区块；
第三组建模块，用于针对所述存储芯片中用于存储预设数据的存储区块，将各个信道的SLC区块或TLC区块一起组成一个RAID区块，所述预设数据至少包括：元数据或映射表。
第三方面，本发明实施例提供了一种配置独立冗余磁盘阵列RAID条带的设备，包括：至少一个处理器、至少一个存储器以及存储在存储器中的计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中第一方面的方法。
第四方面，本发明实施例提供了一种计算机可读存储介质，其上存储有计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中第一方面的方法。
本发明实施例提供的配置独立冗余磁盘阵列RAID条带的方法、装置、配置独立冗余磁盘阵列RAID条带的设备及介质，根据存储芯片的特性和出错模型，配置针对性的RAID条带，保证了NAND的读写性能，节省了NAND的存储空间。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的配置独立冗余磁盘阵列RAID条带的方法的流程图。
图2是本发明实施例中针对3D TLC block配置RAID条带的方法的示意图。
图3是本发明实施例中针对3D SLC block配置RAID条带的方法的示意图。
图4是本发明实施例中针对存储重要数据的3D TLC/SLC block配置RAID条带的方法的示意图。
图5是本发明实施例提供的配置独立冗余磁盘阵列RAID条带的装置的示意图。
图6是本发明实施例提供的配置独立冗余磁盘阵列RAID条带的设备的示意图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本发明实施例提出一种配置RAID条带的方法。图1是本发明实施例提供的配置独立冗余磁盘阵列RAID条带的方法的流程图。如图1所示，该方法包括以下步骤：
步骤S11：确定存储芯片的错误模型；
步骤S12：根据所述存储芯片的错误模型，为所述存储芯片的不同区域配置不同数量的RAID条带。
本发明实施例中，针对3D-TLC NAND的特性和出错模型，设计针对性的RAID方案。首先，对3D-TLC NAND的特性分析如下：
3D-TLC一个block一般有48/64/96/128个layer，每个layer包含4个wordline，每个wordline由三个page组成，每个layer包含3*4＝12个page。
接着，对对3D-TLC NAND的错误模型分析如下：
3D-TLC NAND的常见错误模型有2种，一种是layer内部发生shortcut，导致一个layer里的所有page读失败，一个layer里有3*4＝12个page；另一种是两个相邻layer之间发生shortcut，导致2个layer里的所有page读失败，两个layer里一共有2*3*4＝24个page。
因而，针对一个raid block，本发明实施例提出采用24或48个raid stripe，不同区域采用不同的RAID方案。
在一种实施方式中，步骤S12包括：
为所述存储芯片包括的3D TLC存储区块或者3D SLC存储区块配置24*n个RAID条带，n为大于等于1的整数。
在另一种实施方式中，步骤S12包括：
为所述存储芯片中用于存储预设数据的存储区块中每一横排存储页配置一个RAID条带，所述预设数据至少包括：元数据或映射表。
结合以上各实施方式，所述方法还包括：
针对所述存储芯片包括的3D TLC存储区块，将各个信道的TLC区块组建成一个RAID区块；
针对所述存储芯片包括的3D SLC存储区块，将各个信道的三个SLC区块组建成一个RAID区块；
针对所述存储芯片中用于存储预设数据的存储区块，将各个信道的SLC区块或TLC区块组建成一个RAID区块，所述预设数据至少包括：元数据或映射表。
本发明实施例中，针对3D TLC block，采用24个raid stripe。具体地，如图2所示，图2是本发明实施例中针对3D TLC block配置RAID条带的方法的示意图。每个TLC block768页，各个channel的TLC block一起组成一个raid block。每一组raid stripe使用一个RAID ID，RAID ID初始化0，每个raid stripe里的所有page和一个RAID ID做异或，结果保存在RAID ID。一个raid block一共分成24个raid stripe，每个page所在的raid stripe＝page/24，/代表整除。最后一共生成24个parity，保存在这个raid block的最后一个wordline。
可选地，也可以生成24*n(n>1)个raid stripe，比如page 0-383根据raid stripe＝page/24生成24个raid stripe，page 384-767根据raid stripe＝page/24生成24个raidstripe，一共48个raid stripe，48个raid parity保存在raid block里的最后一个wordline。
本发明实施例中，针对3D SLC block，采用24个raid stripe。具体地，如图3所示，图3是本发明实施例中针对3D SLC block配置RAID条带的方法的示意图。每个SLC block256页，每个LUN上的三个SLC block一共768页组成一组，各个channel的三个SLC block一起组成一个raid block。每一组raid stripe使用一个RAID ID，RAID ID初始化0，每个raidstripe里的所有page和一个RAID ID做异或，结果保存在RAID ID。一个raid block一共分成24个raid stripe，每个page所在的raid stripe＝page/24，/代表整除，假设第二个SLCblock page编号256-511，第三个SLC block page编号512-767。最后一共生成24个parity，保存在这个raid block的最后一个wordline。
可选地，也可以生成24*n个(n>1)raid stripe，比如page 0-383根据raid stripe＝page/24生成24个raid stripe，page 383-767根据raid stripe＝page/24生成24个raidstripe，一共48个raid stripe，48个raid parity保存在raid block里的最后一个wordline。
本发明实施例中，针对存储重要数据的3D TLC/SLC block，比如superblock，存储元数据(meta data)的block，或者存储mapping table数据的block，采用768/256个raidstripe。具体地，如图4所示，图4是本发明实施例中针对存储重要数据的3D TLC/SLC block配置RAID条带的方法的示意图。每个SLC block 256页，每个TLC block 768页，各个channel的TLC/SLC block一起组成一个raid block。每一组raid stripe使用一个RAIDID，RAID ID初始化0，每个raid stripe里的所有page和一个RAIDID做异或，结果保存在RAID ID。一个raid block一共分成768/256个raid stripe，每个page所在的raid stripe＝page，即每一横排page组成一个raid stripe，最后一个LUN(bank)存储parity。
基于同一发明构思，本发明实施例还提供一种配置独立冗余磁盘阵列RAID条带的装置。图5是本发明实施例提供的配置独立冗余磁盘阵列RAID条带的装置的示意图。如图5所示，该装置200包括：
确定模块201，用于确定存储芯片的错误模型；
配置模块202，用于根据所述存储芯片的错误模型，为所述存储芯片的不同区域配置不同数量的RAID条带。
可选地，所述配置模块包括：
第一配置子模块，用于为所述存储芯片包括的3D TLC存储区块或者3D SLC存储区块配置24*n个RAID条带，n为大于等于1的整数。
可选地，所述配置模块包括：
第二配置子模块，用于为所述存储芯片中用于存储预设数据的存储区块中每一横排存储页配置一个RAID条带，所述预设数据至少包括：元数据或映射表。
可选地，所述装置还包括：
第一组建模块，用于针对所述存储芯片包括的3D TLC存储区块，将各个信道的TLC区块一起组成一个RAID区块；
第二组建模块，用于针对所述存储芯片包括的3D SLC存储区块，将各个信道的三个SLC区块一起组成一个RAID区块；
第三组建模块，用于针对所述存储芯片中用于存储预设数据的存储区块，将各个信道的SLC区块或TLC区块一起组成一个RAID区块，所述预设数据至少包括：元数据或映射表。
本发明实施例提供了一种配置独立冗余磁盘阵列RAID条带的设备，包括：至少一个处理器、至少一个存储器以及存储在存储器中的计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中配置独立冗余磁盘阵列RAID条带的方法。
本发明实施例提供了一种计算机可读存储介质，其上存储有计算机程序指令，当计算机程序指令被处理器执行时实现如上述实施方式中的配置独立冗余磁盘阵列RAID条带的方法。
结合图1描述的本发明实施例的配置独立冗余磁盘阵列RAID条带的方法可以由配置独立冗余磁盘阵列RAID条带的设备来实现。图6示出了本发明实施例提供的配置独立冗余磁盘阵列RAID条带的设备的示意图。
配置独立冗余磁盘阵列RAID条带的设备可以包括处理器301以及存储有计算机程序指令的存储器302。
具体地，上述处理器301可以包括中央处理器(CPU)，或者特定集成电路(Application Specific Integrated Circuit，ASIC)，或者可以被配置成实施本发明实施例的一个或多个集成电路。
存储器302可以包括用于数据或指令的大容量存储器。举例来说而非限制，存储器302可包括硬盘驱动器(Hard Disk Drive，HDD)、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线(Universal Serial Bus，USB)驱动器或者两个或更多个以上这些的组合。在合适的情况下，存储器302可包括可移除或不可移除(或固定)的介质。在合适的情况下，存储器302可在数据处理装置的内部或外部。在特定实施例中，存储器302是非易失性固态存储器。在特定实施例中，存储器302包括只读存储器(ROM)。在合适的情况下，该ROM可以是掩模编程的ROM、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、电可改写ROM(EAROM)或闪存或者两个或更多个以上这些的组合。
处理器301通过读取并执行存储器302中存储的计算机程序指令，以实现上述实施例中的任意一种配置独立冗余磁盘阵列RAID条带的方法。
在一个示例中，配置独立冗余磁盘阵列RAID条带的设备还可包括通信接口303和总线310。其中，如图6所示，处理器301、存储器302、通信接口303通过总线310连接并完成相互间的通信。
通信接口303，主要用于实现本发明实施例中各模块、装置、单元和/或设备之间的通信。
总线310包括硬件、软件或两者，将配置独立冗余磁盘阵列RAID条带设备的部件彼此耦接在一起。举例来说而非限制，总线可包括加速图形端口(AGP)或其他图形总线、增强工业标准架构(EISA)总线、前端总线(FSB)、超传输(HT)互连、工业标准架构(ISA)总线、无限带宽互连、低引脚数(LPC)总线、存储器总线、微信道架构(MCA)总线、外围组件互连(PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(SATA)总线、视频电子标准协会局部(VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下，总线310可包括一个或多个总线。尽管本发明实施例描述和示出了特定的总线，但本发明考虑任何合适的总线或互连。
另外，结合上述实施例中的配置独立冗余磁盘阵列RAID条带方法，本发明实施例可提供一种计算机可读存储介质来实现。该计算机可读存储介质上存储有计算机程序指令；该计算机程序指令被处理器执行时实现上述实施例中的任意一种配置独立冗余磁盘阵列RAID条带方法。
需要明确的是，本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本发明的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本发明的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本发明的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
还需要说明的是，本发明中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本发明不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。
以上所述，仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种配置独立冗余磁盘阵列RAID条带的方法，其特征在于，所述方法包括：
确定存储芯片的错误模型；
根据所述存储芯片的错误模型，为所述存储芯片的不同区域配置不同数量的RAID条带；
根据所述存储芯片的错误模型，在所述存储芯片的不同区域配置不同数量的RAID条带，包括：
为所述存储芯片包括的3D TLC存储区块或者3D SLC存储区块配置24*n个RAID条带，n为大于等于1的整数；
根据所述存储芯片的错误模型，在所述存储芯片的不同区域配置不同数量的RAID条带，包括：
为所述存储芯片中用于存储预设数据的存储区块中每一横排存储页配置一个RAID条带，所述预设数据至少包括：元数据或映射表；
其中，针对3D-TLC NAND的特性和出错模型，设计针对性的RAID方案，首先，对3D-TLCNAND的特性分析如下：
3D-TLC一个block一般有48/64/96/128个layer，每个layer包含4个wordline，每个wordline由三个page组成，每个layer包含3*4＝12个page，接着，对3D-TLC NAND的错误模型分析如下：
3D-TLC NAND的常见错误模型有2种，一种是layer内部发生shortcut，导致一个layer里的所有page读失败，一个layer里有3*4＝12个page；另一种是两个相邻layer之间发生shortcut，导致2个layer里的所有page读失败，两个layer里一共有2*3*4＝24个page，针对一个raid block，提出采用24或48个raid stripe，不同区域采用不同的RAID方案。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
针对所述存储芯片包括的3D TLC存储区块，将各个信道的TLC区块组建成一个RAID区块；
针对所述存储芯片包括的3D SLC存储区块，将各个信道的三个SLC区块组建成一个RAID区块；
针对所述存储芯片中用于存储预设数据的存储区块，将各个信道的SLC区块或TLC区块组建成一个RAID区块，所述预设数据至少包括：元数据或映射表。
3.一种配置独立冗余磁盘阵列RAID条带的装置，其特征在于，所述装置包括：
确定模块，用于确定存储芯片的错误模型；
配置模块，用于根据所述存储芯片的错误模型，为所述存储芯片的不同区域配置不同数量的RAID条带；
所述配置模块包括：
第一配置子模块，用于为所述存储芯片包括的3D TLC存储区块或者3D SLC存储区块配置24*n个RAID条带，n为大于等于1的整数；
所述配置模块包括：
第二配置子模块，用于为所述存储芯片中用于存储预设数据的存储区块中每一横排存储页配置一个RAID条带，所述预设数据至少包括：元数据或映射表；
其中，针对3D-TLC NAND的特性和出错模型，设计针对性的RAID方案，首先，对3D-TLCNAND的特性分析如下：
3D-TLC一个block一般有48/64/96/128个layer，每个layer包含4个wordline，每个wordline由三个page组成，每个layer包含3*4＝12个page，接着，对3D-TLC NAND的错误模型分析如下：
3D-TLC NAND的常见错误模型有2种，一种是layer内部发生shortcut，导致一个layer里的所有page读失败，一个layer里有3*4＝12个page；另一种是两个相邻layer之间发生shortcut，导致2个layer里的所有page读失败，两个layer里一共有2*3*4＝24个page，针对一个raid block，提出采用24或48个raid stripe，不同区域采用不同的RAID方案。
4.根据权利要求3所述的装置，其特征在于，所述装置还包括：
第一组建模块，用于针对所述存储芯片包括的3D TLC存储区块，将各个信道的TLC区块一起组成一个RAID区块；
第二组建模块，用于针对所述存储芯片包括的3D SLC存储区块，将各个信道的三个SLC区块一起组成一个RAID区块；
第三组建模块，用于针对所述存储芯片中用于存储预设数据的存储区块，将各个信道的SLC区块或TLC区块一起组成一个RAID区块，所述预设数据至少包括：元数据或映射表。
5.一种配置独立冗余磁盘阵列RAID条带的设备，其特征在于，包括：至少一个处理器、至少一个存储器以及存储在所述存储器中的计算机程序指令，当所述计算机程序指令被所述处理器执行时实现如权利要求1-2中任一项所述的方法。
6.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，当所述计算机程序指令被处理器执行时实现如权利要求1-2中任一项所述的方法。
CN201810279139.2A 2018-03-31 2018-03-31 配置独立冗余磁盘阵列raid条带的方法、装置、设备及介质 Active CN108491169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810279139.2A CN108491169B (zh) 2018-03-31 2018-03-31 配置独立冗余磁盘阵列raid条带的方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810279139.2A CN108491169B (zh) 2018-03-31 2018-03-31 配置独立冗余磁盘阵列raid条带的方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN108491169A CN108491169A (zh) 2018-09-04
CN108491169B true CN108491169B (zh) 2020-12-29

Family

ID=63317356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810279139.2A Active CN108491169B (zh) 2018-03-31 2018-03-31 配置独立冗余磁盘阵列raid条带的方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN108491169B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110059062B (zh) * 2019-04-22 2020-05-29 苏州浪潮智能科技有限公司 一种文件系统的条带设置方法、系统及相关组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097524A1 (en) * 2001-11-14 2003-05-22 International Business Machines Corporation System, apparatus and method provding adaptive write policy for disk array controllers
CN101833424A (zh) * 2010-03-26 2010-09-15 中国科学院光电技术研究所 基于fpga的高速存储与传输装置
CN102185929A (zh) * 2011-06-02 2011-09-14 杭州华三通信技术有限公司 一种基于san资源的视频监控数据存储方法及其装置
CN106471461A (zh) * 2014-06-04 2017-03-01 纯存储公司 自动重新配置存储装置存储器拓扑

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097524A1 (en) * 2001-11-14 2003-05-22 International Business Machines Corporation System, apparatus and method provding adaptive write policy for disk array controllers
CN101833424A (zh) * 2010-03-26 2010-09-15 中国科学院光电技术研究所 基于fpga的高速存储与传输装置
CN102185929A (zh) * 2011-06-02 2011-09-14 杭州华三通信技术有限公司 一种基于san资源的视频监控数据存储方法及其装置
CN106471461A (zh) * 2014-06-04 2017-03-01 纯存储公司 自动重新配置存储装置存储器拓扑

Also Published As

Publication number Publication date
CN108491169A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN108733314B (zh) 用于独立冗余阵列(raid)重建的方法、设备和计算机可读存储介质
CN107743617B (zh) 存储器中的带区映射
US9195541B2 (en) Controlling nonvolatile memory device and nonvolatile memory system
CN109671465B (zh) 具有自适应读取阈值方案的存储器系统及其操作方法
CN104765693A (zh) 一种用于存储数据的方法、装置和系统
US10120585B2 (en) Memory system of optimal read reference voltage and operating method thereof
CN111104244A (zh) 用于在存储阵列组中重建数据的方法和设备
US9812224B2 (en) Data storage system, data storage device and RAID controller
US20140068208A1 (en) Separately stored redundancy
CN110413439B (zh) 用于检测数据的不完整写入的方法、设备和计算机可读介质
US20160283319A1 (en) Data storage device and encoding method thereof
US9733861B2 (en) Data temperature profiling by smart counter
US9979417B2 (en) Enhanced chip-kill schemes by using ECC syndrome pattern
CN107765994B (zh) 在智能存储器装置内部执行数据擦除的方法
US10565051B2 (en) Accommodating variable page sizes in solid-state drives using customized error correction
CN108491169B (zh) 配置独立冗余磁盘阵列raid条带的方法、装置、设备及介质
CN113168882B (zh) 一种编码方法、译码方法以及存储控制器
US11016689B2 (en) Data storage system
CN108572882B (zh) 一种数据存储的方法及存储设备
CN104778975B (zh) 译码方法、存储器存储装置、存储器控制电路单元
CN113424262B (zh) 一种存储校验方法及装置
CN110955916B (zh) 一种数据完整性保护方法、系统及相关设备
US9552252B2 (en) Methods and apparatuses utilizing check bit data generation
CN106155916B (zh) 数据储存装置以及数据读取方法
CN110941567B (zh) 存储器控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190812

Address after: 518067 Dongjiaotou Workshop D24/F-02, Houhai Avenue, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Yi Lian Information System Co., Ltd.

Address before: 100176 Beijing Daxing District Beijing Economic and Technological Development Zone No. 58 Jinghai Road, No. 5 Building No. 3, No. 305

Applicant before: Beijing legend core technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant