CN108445797B - 一种演化硬件无延迟控制方法 - Google Patents

一种演化硬件无延迟控制方法 Download PDF

Info

Publication number
CN108445797B
CN108445797B CN201810189803.4A CN201810189803A CN108445797B CN 108445797 B CN108445797 B CN 108445797B CN 201810189803 A CN201810189803 A CN 201810189803A CN 108445797 B CN108445797 B CN 108445797B
Authority
CN
China
Prior art keywords
module
programmable logic
logic unit
output
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810189803.4A
Other languages
English (en)
Other versions
CN108445797A (zh
Inventor
杨宪园
常玲玲
李志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University of Science and Technology
Original Assignee
Henan University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University of Science and Technology filed Critical Henan University of Science and Technology
Priority to CN201810189803.4A priority Critical patent/CN108445797B/zh
Publication of CN108445797A publication Critical patent/CN108445797A/zh
Application granted granted Critical
Publication of CN108445797B publication Critical patent/CN108445797B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种演化硬件无延迟控制方法，包括步骤有：S1、嵌入式模块运行演化算法，演化算法根据外界环境变化演化出新的最优解；S2、嵌入式模块根据新的最优解产生硬件配置参数和嵌入式系统输出；S3、嵌入式模块控制切换模块将可编程逻辑单元的输出切换为嵌入式系统输出；S4、嵌入式模块中的参数配置模块模拟可编程逻辑单元的配置时序，并将硬件配置参数配置到可编程逻辑单元中，在接收到可编程逻辑单元配置成功信号后，重启可编程逻辑单元，然后通知嵌入式模块；S5、嵌入式模块在得到可编程逻辑单元发来的启动完成信号后，控制切换模块将嵌入式系统输出切换回可编程逻辑单元的输出，嵌入式模块继续运行演化算法。本发明可以使得可编程器件的输出为非正常工作状态时切换为嵌入式模块的信号输出，提高系统稳定性，实现演化硬件的无延迟控制。

Description

一种演化硬件无延迟控制方法
技术领域
本发明属于演化硬件控制技术领域，具体涉及的是一种演化硬件无延迟控制方法。
背景技术
演化硬件(Evolvable Hardware)，简称EHW或E-Hard。它是一种硬件电路，其能够像生物一样根据环境的变化而改变自身的结构以适应其生存环境，具有自组织、自适应、自修复功能。目前演化硬件的实现方式主要有两种：一种是外部演化(Extrinsic EHW)，也称为离线(Off-line)演化；另一种是内部演化(Intrinsic EHW)，也称为在线(On-line)演化。外部演化是指通过硬件描述语言(HDL)建立电子器件的模型，将由遗传算法产生的染色体在模型上进行评估，当达到预期目标时，就将所对应的染色体下载到可编程逻辑器件中去。与外部演化不同，内部演化是将遗传算法每一代产生的每一条染色体都实际下载到可编程逻辑器件中，并对所生成的每种电路结构的输出直接进行评估。
如申请号为CN02809754.8的现有技术1公开了一种采用演化算法的硬件设计，图1显示EHW演化周期中的主要步骤。随机地或试探性地生成编码为染色体(chromosome)10的体系结构比特的初始种群。然后将它们下载12到 FPGA 14中，以进行适应度评估。为了削减成本和节省空间，某个EHW只有一组FPGA硬件，用于依次评估每个染色体的适应度。FPGA的适应度，通常等效于其染色体的适应度，对它的估计是通过FPGA与环境16的交互来进行的。然后将此适应度用于选择父代染色体18，以便进一步进行复制和遗传操作。交叉和变异20通常用于从父代生成后代的染色体22。然后这些后代根据某种替代策略来替代它们的父代。某些替代策略可能会保留父代，而抛弃其后代。在替代步骤之后，形成新一代的染色体。
申请号为CN201110148507.8的现有技术2公开了一种基于趋向型紧凑遗传算法的演化硬件实现方法,一种基于趋向型紧凑遗传算法的演化硬件实现方法，该方法包括：1)获取实际的可编程逻辑器件的配置参数；2)将实际的可编程逻辑器件的配置参数进行映射并形成染色体个体；3)计算当前染色体个体的适应度值fitness；4)根据适应度值fitness的情况对演化是否终止进行判断，详见附图2。
可编程器件一般是基于SRAM结构，由于SRAM的易失性，每次上电时必须重新把配置数据流(Bitstream)到可编程器件中。现有的演化硬件装置中，在更新完可编程器件的配置数据流后重新启动可编程器件之前，可编程器件的输出是处于非正常工作状态的，特别是在实时控制或者高速监测系统中，这种缺陷是不能容忍的。而且现有技术中通常采用计算机运行遗传算法或者产生数据流到可配置单元中，这样就限制了演化硬件系统的应用范围，不能在实际的控制系统中适用。
发明内容
因此，为了克服以上技术问题，本发明提供了一种演化硬件无延迟控制方法，该控制方法具备系统控制无延迟、适用领域广等优点，在自动控制、容错系统、模式识别与人工智能、机器人、航空探测等领域能够推广应用。
为实现上述目的，本发明提供如下技术方案：
一种用于演化硬件无延迟控制方法，所述的控制方法包括以下步骤：
S1、嵌入式模块运行演化算法，当系统的外界环境变化后，演化算法根据外界环境变化演化出新的最优解；
S2、嵌入式模块根据演化出的所述新的最优解产生硬件配置参数和嵌入式系统输出；
S3、嵌入式模块控制切换模块将原可编程逻辑单元的输出切换为所述嵌入式系统输出；
S4、嵌入式模块中的参数配置模块模拟可编程逻辑单元的配置时序，并将所述硬件配置参数配置到可编程逻辑单元中，在接收到可编程逻辑单元配置成功的信号后，重启可编程逻辑单元，在可编程逻辑单元启动完成后，通知嵌入式模块；
S5、嵌入式模块在得到可编程逻辑单元发来的启动完成信号后，控制切换模块将嵌入式系统输出切换回可编程逻辑单元的输出，嵌入式模块则继续运行演化算法。
优选的，所述演化算法可为标准遗传算法、趋向型紧凑遗传算法、协同进化遗传算法或者合作型协同进化遗传算法中的一种或几种。
优选的，所述可编程逻辑单元为FPGA，所述嵌入式模块为ARM系统模块。
所述的演化硬件无延迟控制方法采用一种演化硬件无延迟控制装置，所述的控制装置包括嵌入式模块、可编程逻辑单元以及切换模块；
所述嵌入式模块与可编程逻辑单元以及切换模块连接，所述可编程逻辑单元与切换模块连接；
嵌入式模块中具有演化算法模块、参数配置模块以及信号预输出模块，所述演化算法模块用于根据环境变化使得演化算法进化出硬件配置参数，所述参数配置模块用于根据所述硬件配置参数产生用于配置可编程单元的数据流；所述信号预输出模块根据演化算法模块中的演化算法进化出嵌入式系统输出，所述嵌入式系统输出与切换模块连接，可用于暂时替换所述可编程逻辑单元的输出；
所述切换模块用于切换嵌入式模块和可编程逻辑单元的输出。
优选的，所述嵌入式模块为ARM系统模块，可用于执行演化算法。
优选的，所述演化算法模块可运行标准遗传算法、趋向型紧凑遗传算法、协同进化遗传算法或者合作型协同进化遗传算法中的一种或几种。
优选的，所述可编程逻辑单元采用FPGA，所述FPGA采用Altera Cyclone 系列芯片。所述嵌入式模块中的参数配置模块用于模拟FPGA的配置时序配置 FPGA，FPGA器件配置成被动串行(PS)方式。
与现有技术相比，本发明的有益效果如下：
1、本发明通过使用嵌入式模块运行演化算法在配置可编程逻辑单元之前预先输出信号到输出，可以使得可编程器件的输出为非正常工作状态时切换为嵌入式模块的信号输出，提高系统稳定性，实现演化硬件的无延迟控制；
2、本发明使用嵌入式模块运行演化算法能够使得硬件演化装置使用范围更广。
附图说明
图1为现有技术1中EHW演化周期中的主要步骤图；
图2为现有技术2基于趋向型紧凑遗传算法的演化硬件实现流程图；
图3为实施例1中的演化硬件系统框图；
图4为实施例2中的演化硬件系统框图；
图5为实施例3中的演化硬件系统框图；
图6为FPGA的PS配置模式；
图7为演化硬件无延迟控制方法的流程框图。
在图3-7中：1嵌入式模块、2可编程逻辑单元、3切换模块、4演化算法模块、5参数配置模块、6信号预输出模块、7传感器模块
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
请参阅图7，一种用于演化硬件无延迟控制方法，所述的控制方法包括如下步骤：：
嵌入式模块1运行演化算法，当系统的外界环境变化后，演化算法根据外界环境变化演化出新的最优解；
嵌入式模块1根据演化出的所述新的最优解产生硬件配置参数和嵌入式系统输出；
嵌入式模块1控制切换模块3将原可编程逻辑单元2的输出切换为所述嵌入式系统输出；
嵌入式模块1中的参数配置模块5模拟可编程逻辑单元2的配置时序，并将所述硬件配置参数配置到可编程逻辑单元2中，在接收到可编程逻辑单元2配置成功的信号后，重启可编程逻辑单元2，在可编程逻辑单元2启动完成后，通知嵌入式模块1；
嵌入式模块1在得到可编程逻辑单元2发来的启动完成信号后，控制切换模块3将嵌入式系统输出切换回可编程逻辑单元2的输出，嵌入式模块1 则继续运行演化算法。
请参阅图3，所述的用于演化硬件无延迟控制方法采用一种演化硬件无延迟控制装置，所述的控制装置包括嵌入式模块1、可编程逻辑单元2以及切换模块3；
所述嵌入式模块1与可编程逻辑单元2以及切换模块3连接，所述可编程逻辑单元2与切换模块3连接；
嵌入式模块1中具有演化算法模块4、参数配置模块5以及信号预输出模块6，所述演化算法模块4用于根据环境变化使得演化算法进化出硬件配置参数，所述参数配置模块5用于根据所述硬件配置参数产生用于配置可编程单元的数据流；所述信号预输出模块6根据演化算法模块4中的演化算法进化出嵌入式系统输出，所述嵌入式系统输出与切换模块3连接，可用于暂时替换所述可编程逻辑单元2的输出；
所述切换模块3用于切换嵌入式模块1和可编程逻辑单元2的输出。所述嵌入式模块1为ARM系统模块，可用于执行演化算法。所述演化算法模块4 可运行标准遗传算法、趋向型紧凑遗传算法、协同进化遗传算法或者合作型协同进化遗传算法中的一种或几种。
所述可编程逻辑单元2采用FPGA，所述FPGA采用Altera Cyclone系列芯片。所述嵌入式模块1中的参数配置模块5用于模拟FPGA的配置时序配置 FPGA，FPGA器件配置成被动串行(PS)模式，如图6所示，为常见的被配置成PS方式的接口电路。
实施例2
请参阅图7，一种用于演化硬件无延迟控制方法，所述的控制方法包括如下步骤：：
嵌入式模块1运行演化算法，当系统的外界环境变化后，演化算法根据外界环境变化演化出新的最优解；
嵌入式模块1根据演化出的所述新的最优解产生硬件配置参数和嵌入式系统输出；
嵌入式模块1控制切换模块3将原可编程逻辑单元2的输出切换为所述嵌入式系统输出；
嵌入式模块1中的参数配置模块5模拟可编程逻辑单元2的配置时序，并将所述硬件配置参数配置到可编程逻辑单元2中，在接收到可编程逻辑单元2配置成功的信号后，重启可编程逻辑单元2，在可编程逻辑单元2启动完成后，通知嵌入式模块1；
嵌入式模块1在得到可编程逻辑单元2发来的启动完成信号后，控制切换模块3将嵌入式系统输出切换回可编程逻辑单元2的输出，嵌入式模块1 则继续运行演化算法。
请参阅图3，所述的用于演化硬件无延迟控制方法采用一种演化硬件无延迟控制装置，所述的控制装置包括嵌入式模块1、可编程逻辑单元2以及切换模块3；
所述嵌入式模块1与可编程逻辑单元2以及切换模块3连接，所述可编程逻辑单元2与切换模块3连接；所述嵌入式模块1还与传感器模块7连接，所述传感器模块7用于采集外界环境参数，所述演化算法模块4中运行的演化算法根据所述外界环境参数以及控制输出反馈回来的信号进行演化；
嵌入式模块1中具有演化算法模块4、参数配置模块5以及信号预输出模块6，所述演化算法模块4用于根据环境变化使得演化算法进化出硬件配置参数，所述参数配置模块5用于根据所述硬件配置参数产生用于配置可编程单元的数据流；所述信号预输出模块6根据演化算法模块4中的演化算法进化出嵌入式系统输出，所述嵌入式系统输出与切换模块3连接，可用于暂时替换所述可编程逻辑单元2的输出；
所述切换模块3用于切换嵌入式模块1和可编程逻辑单元2的输出。所述嵌入式模块1为ARM系统模块，可用于执行演化算法。所述演化算法模块4 可运行标准遗传算法、趋向型紧凑遗传算法、协同进化遗传算法或者合作型协同进化遗传算法中的一种或几种。
所述可编程逻辑单元2采用FPGA，所述FPGA采用Altera Cyclone系列芯片。所述嵌入式模块1中的参数配置模块5用于模拟FPGA的配置时序配置 FPGA，FPGA器件配置成被动串行(PS)方式。
本发明还公开了一种用于演化硬件无延迟控制方法，结合上述装置可以完成系统输出的无延迟控制，具体入下：
嵌入式模块1运行演化算法，当系统采集到的外界环境变化后，演化算法根据外界环境变化以及系统控制输出反馈回来的信号演化出新的最优解；
嵌入式模块1根据演化出的所述新的最优解产生硬件配置参数和嵌入式系统输出；
嵌入式模块1控制切换模块3将原可编程逻辑单元2的输出切换为所述嵌入式系统输出；
嵌入式模块1中的参数配置模块5模拟可编程逻辑单元2的配置时序，并将所述硬件配置参数配置到可编程逻辑单元2中，在接收到可编程逻辑单元2配置成功的信号后，重启可编程逻辑单元2，在可编程逻辑单元2启动完成后，通知嵌入式模块1；
嵌入式模块1在得到可编程逻辑单元2发来的启动完成信号后，控制切换模块3将嵌入式系统输出切换回可编程逻辑单元2的输出，嵌入式模块1 则继续运行演化算法。
实施例3
请参阅图7，一种用于演化硬件无延迟控制方法，所述的控制方法包括如下步骤：：
嵌入式模块1运行演化算法，当系统的外界环境变化后，演化算法根据外界环境变化演化出新的最优解；
嵌入式模块1根据演化出的所述新的最优解产生硬件配置参数和嵌入式系统输出；
嵌入式模块1控制切换模块3将原可编程逻辑单元2的输出切换为所述嵌入式系统输出；
嵌入式模块1中的参数配置模块5模拟可编程逻辑单元2的配置时序，并将所述硬件配置参数配置到可编程逻辑单元2中，在接收到可编程逻辑单元2配置成功的信号后，重启可编程逻辑单元2，在可编程逻辑单元2启动完成后，通知嵌入式模块1；
嵌入式模块1在得到可编程逻辑单元2发来的启动完成信号后，控制切换模块3将嵌入式系统输出切换回可编程逻辑单元2的输出，嵌入式模块1 则继续运行演化算法。
请参阅图5，所述的用于演化硬件无延迟控制方法采用一种演化硬件无延迟控制装置，所述的控制装置包括嵌入式模块1、可编程逻辑单元2、切换模块3以及信号预输出模块6；
所述嵌入式模块1与可编程逻辑单元2以及切换模块3连接，所述可编程逻辑单元2与切换模块3连接，所述信号预输出模块6位于切换模块3与嵌入式模块1之间并与其分别连接；所述嵌入式模块1还与传感器模块7连接，所述传感器模块7用于采集外界环境参数，所述演化算法模块4中运行的演化算法根据所述外界环境参数以及控制输出反馈回来的信号进行演化；
嵌入式模块1中具有演化算法模块4、参数配置模块5，所述演化算法模块4用于根据环境变化使得演化算法进化出硬件配置参数，所述参数配置模块5用于根据所述硬件配置参数产生用于配置可编程单元的数据流；所述信号预输出模块6根据演化算法模块4中的演化算法进化出嵌入式系统输出，所述嵌入式系统输出与切换模块3连接，可用于暂时替换所述可编程逻辑单元2的输出；
所述切换模块3用于切换嵌入式模块1和可编程逻辑单元2的输出。所述嵌入式模块1为ARM系统模块，可用于执行演化算法。所述演化算法模块4 可运行标准遗传算法、趋向型紧凑遗传算法、协同进化遗传算法或者合作型协同进化遗传算法中的一种或几种。
所述可编程逻辑单元2采用FPGA，所述FPGA采用Altera Cyclone系列芯片。所述嵌入式模块1中的参数配置模块5用于模拟FPGA的配置时序配置 FPGA，FPGA器件配置成被动串行(PS)方式。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种演化硬件无延迟控制方法，其特征在于：所述的控制方法包括如下步骤：
S1、嵌入式模块（1）运行演化算法，当系统的外界环境变化后，演化算法根据外界环境变化演化出新的最优解；
S2、所述嵌入式模块（1）根据演化出的所述新的最优解产生硬件配置参数和嵌入式模块输出；
S3、所述嵌入式模块（1）控制切换模块（3）将可编程逻辑单元（2）的输出切换为所述嵌入式模块输出；
S4、所述嵌入式模块（1）中的参数配置模块（5）模拟可编程逻辑单元（2）的配置时序，并将所述硬件配置参数配置到可编程逻辑单元（2）中，在接收到可编程逻辑单元（2）配置成功的信号后，重启可编程逻辑单元（2），在可编程逻辑单元（2）启动完成后，通知嵌入式模块（1）；
S5、嵌入式模块（1）在得到可编程逻辑单元（2）发来的启动完成信号后，控制切换模块（3）将嵌入式模块输出切换回可编程逻辑单元（2）的输出，嵌入式模块（1）则继续运行演化算法。
2.根据权利要求1所述的一种演化硬件无延迟控制方法，其特征在于：所有的控制方法采用一种演化硬件无延迟控制装置，所述的控制装置包括嵌入式模块（1）、可编程逻辑单元（2），还包括切换模块（3），所述嵌入式模块（1）与可编程逻辑单元（2）以及切换模块（3）连接，所述可编程逻辑单元（2）与切换模块（3）连接，切换模块（3）用于切换嵌入式模块（1）和可编程逻辑单元（2）的输出。
3.根据权利要求2所述的一种演化硬件无延迟控制方法，其特征在于：所述的嵌入式模块（1）中具有演化算法模块（4）、参数配置模块（5）以及信号预输出模块（6），所述演化算法模块（4）用于根据环境变化使得演化算法进化出硬件配置参数，所述参数配置模块（5）用于根据所述硬件配置参数产生用于配置可编程逻辑单元（2）的数据流；所述信号预输出模块（6）根据演化算法模块（4）中的演化算法进化出嵌入式模块输出，所述嵌入式模块输出与切换模块（3）连接，可用于暂时替换所述可编程逻辑单元（2）的输出。
4.根据权利要求2或3所述的一种演化硬件无延迟控制方法，其特征在于：所述演化算法为标准遗传算法、 趋向型紧凑遗传算法、协同进化遗传算法中的一种或几种。
5.根据权利要求2-3任一项所述的一种演化硬件无延迟控制方法，其特征在于：所述可编程逻辑单元（2）采用FPGA。
CN201810189803.4A 2018-03-08 2018-03-08 一种演化硬件无延迟控制方法 Expired - Fee Related CN108445797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810189803.4A CN108445797B (zh) 2018-03-08 2018-03-08 一种演化硬件无延迟控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810189803.4A CN108445797B (zh) 2018-03-08 2018-03-08 一种演化硬件无延迟控制方法

Publications (2)

Publication Number Publication Date
CN108445797A CN108445797A (zh) 2018-08-24
CN108445797B true CN108445797B (zh) 2020-06-02

Family

ID=63193758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810189803.4A Expired - Fee Related CN108445797B (zh) 2018-03-08 2018-03-08 一种演化硬件无延迟控制方法

Country Status (1)

Country Link
CN (1) CN108445797B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609443A (zh) * 2009-07-31 2009-12-23 中国人民解放军总参谋部第六十一研究所 演化硬件控制器及其控制方法
CN102135928A (zh) * 2011-03-30 2011-07-27 武汉大学 基于lut级演化硬件的三模异构冗余容错方法
US7991712B1 (en) * 2003-08-20 2011-08-02 Xilinx, Inc. Consensus as an evaluation function for evolvable hardware
CN102156408A (zh) * 2011-04-13 2011-08-17 武汉大学 一种动态自适应演化最大功率点跟踪控制系统及方法
CN102567585A (zh) * 2011-12-31 2012-07-11 重庆邮电大学 基于多核虚拟可重构结构的内部演化硬件系统与方法
CN107145944A (zh) * 2017-03-29 2017-09-08 浙江大学 基于fpga高效训练的遗传算法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8041654B2 (en) * 2007-06-01 2011-10-18 Neal Solomon System for hybridized efficient genetic algorithms to solve bi-objective optimization problems with application to network computing
US9305257B2 (en) * 2013-05-20 2016-04-05 International Business Machines Corporation Adaptive cataclysms in genetic algorithms

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7991712B1 (en) * 2003-08-20 2011-08-02 Xilinx, Inc. Consensus as an evaluation function for evolvable hardware
CN101609443A (zh) * 2009-07-31 2009-12-23 中国人民解放军总参谋部第六十一研究所 演化硬件控制器及其控制方法
CN102135928A (zh) * 2011-03-30 2011-07-27 武汉大学 基于lut级演化硬件的三模异构冗余容错方法
CN102156408A (zh) * 2011-04-13 2011-08-17 武汉大学 一种动态自适应演化最大功率点跟踪控制系统及方法
CN102567585A (zh) * 2011-12-31 2012-07-11 重庆邮电大学 基于多核虚拟可重构结构的内部演化硬件系统与方法
CN107145944A (zh) * 2017-03-29 2017-09-08 浙江大学 基于fpga高效训练的遗传算法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
动态可重构计算及演化硬件的研究与应用;魏云龙;《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》;20050615(第2期);全文 *
自适应演化硬件及其容错技术研究;朱继祥;《中国博士学位论文全文数据库（电子期刊）信息科技辑》;20150515(第5期);全文 *

Also Published As

Publication number Publication date
CN108445797A (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
CN105955179B (zh) 一种一体式小型plc及其扩展io模块的自动识别方法
CN109932891A (zh) 一种异构冗余的拟态mcu
EP2580659A2 (en) Analyzing data using a hierarchical structure
CN105426986A (zh) 多机器人系统中的高可靠性控制方法及系统
CN104618141B (zh) 基于fpga的双网切换装置及其双网切换方法
CN101976286A (zh) 终端设备及终端设备中模拟电路的实现方法
CN108445797B (zh) 一种演化硬件无延迟控制方法
CN108345250B (zh) 一种演化硬件无延迟控制装置
CN210129215U (zh) 一种双余度机电管理计算机架构
US10886773B2 (en) Information processing system, battery module, control method, and program
CN108880909B (zh) 一种基于强化学习的网络节能方法及装置
CN110266735A (zh) 基于时序的工业通讯协议白名单访问控制
CN105739464B (zh) 智能家电设备中主控通信方法
CN110278632A (zh) 低耗电的级联式发光二极管灯串
CN112713938B (zh) 光模块控制方法、装置和设备
CN111769545B (zh) 一种在相继的多重开断场景下潮流评估方法及装置
CN110561418B (zh) 机器人控制方法、装置、存储介质、控制器及控制系统
CN114115053B (zh) 拟态工业控制器中裁决模块间主备模式确认及切换方法
US6745232B1 (en) Strobed synchronization providing diagnostics in a distributed system
CN109862530A (zh) 一种传感器节点自动检修方法以及装置
CN109038778A (zh) 直流电源模块定时过载的控制系统及其方法
CN104656478B (zh) 一种多电源模块的控制电路及控制方法
CN106293796B (zh) 一种信息处理方法及电子设备
CN110196678A (zh) 资料储存决定装置
Gao et al. Power-aware traffic engineering for data center networks via deep reinforcement learning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Yang Xianyuan

Inventor after: Chang Lingling

Inventor after: Li Zhigang

Inventor before: Chang Lingling

Inventor before: Li Zhigang

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20200512

Address after: 471000 No. 263 Kaiyuan Road, Luolong District, Henan, Luoyang

Applicant after: HENAN UNIVERSITY OF SCIENCE AND TECHNOLOGY

Address before: 300300 603, 1 / F, Tsing Hsin garden, Jin Han Road, Huaming street, Dongli District, Tianjin.

Applicant before: Chang Lingling

TA01 Transfer of patent application right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200602

Termination date: 20210308

CF01 Termination of patent right due to non-payment of annual fee