CN108427576B - 一种免受Spectre攻击的高性能推测执行算法 - Google Patents
一种免受Spectre攻击的高性能推测执行算法 Download PDFInfo
- Publication number
- CN108427576B CN108427576B CN201810144875.7A CN201810144875A CN108427576B CN 108427576 B CN108427576 B CN 108427576B CN 201810144875 A CN201810144875 A CN 201810144875A CN 108427576 B CN108427576 B CN 108427576B
- Authority
- CN
- China
- Prior art keywords
- instruction
- speculative execution
- branch
- access
- attack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000001228 spectrum Methods 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000001419 dependent effect Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000013461 design Methods 0.000 claims description 8
- 230000009471 action Effects 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 230000007246 mechanism Effects 0.000 abstract description 5
- 230000008439 repair process Effects 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 abstract description 3
- 230000036039 immunity Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 3
- 238000004040 coloring Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Advance Control (AREA)
Abstract
本发明公开了CPU安全技术领域的一种免受Spectre攻击的高性能推测执行算法,该免受Spectre攻击的高性能推测执行算法的具体步骤如下:S1:译码、派遣阶段;S2:重命名阶段;S3:访存请求发送阶段;S4:下级缓存请求发送阶段,本方案综合考虑了修复硬件成本和安全性,保证推测执行在安全的检测隔离环境中发挥原有的性能优势,相比原有推测执行算法,本发明重点解决了Spectre多种攻击变体的攻击免疫问题,从根本上保障了推测执行不会引发用户信息泄露,相比原来,本方案会消耗额外硬件增加检测隔离机制,对威胁性的访存序列,采取安全保守的执行机制,从而可能在少数场景有性能损失。
Description
技术领域
本发明涉及CPU安全技术领域,具体为一种免受Spectre攻击的高性能推测执行算法。
背景技术
近期暴露的CPU底层硬件设计缺陷包括Meltdown和Spectre,破坏用户级别和特权级别隔离机制,并提供不同用户进程之间的非法访问通道以及云端信息窃取途径。Spectre缺陷利用推测执行的副作用,诱使CPU执行不该执行的程序路径,从而在数据缓存中留下操作痕迹,最后利用侧信道攻击恢复机密数据。各大主流操作系统厂商和通用软件提供商,发布了修复性的patch,并完成了自底向上适配,以显著性的性能牺牲换取用户信息安全。现有技术的缺陷和不足:
基于Spectre缺陷的攻击由于利用了绝大多数现代处理器都会使用的推测执行技术,因此影响到所有主流处理器,现有硬件设计无法通过简单的配置或是控制避免推测执行,而关闭推测执行会使CPU性能下滑严重,因此只能依靠操作系统的修复来避免被攻击,但是依然会在特定应用领域或场景下带来可观的性能损失。此外软件修复可能无法适应灵活多变的攻击变体,不能从根本上完全杜绝此类问题。
发明内容
本发明的目的在于提供一种免受Spectre攻击的高性能推测执行算法,以解决上述背景技术中提出的现有硬件设计无法通过简单的配置或是控制避免推测执行,而关闭推测执行会使CPU性能下滑严重,因此只能依靠操作系统的修复来避免被攻击,但是依然会在特定应用领域或场景下带来可观的性能损失。此外软件修复可能无法适应灵活多变的攻击变体,不能从根本上完全杜绝此类问题。
为实现上述目的,本发明提供如下技术方案:一种免受Spectre攻击的高性能推测执行算法,该免受Spectre攻击的高性能推测执行算法的具体步骤如下:
S1:译码、派遣阶段:
通过分支预测之后的分支指令会被标记是否被预测执行,这个状态会被传递到派遣单元,Recorder结构会记录下来最近被预测执行的一笔分支指令,并把自身状态设置为busy,如果这笔最近被预测的分支指令被提交,那么recorder会切换到idle的状态,表明没有预测的分支指令在乱序执行过程中。通过这一结构,所有到达派遣单元的指令都会知道自己是否处在推测执行的状态下,从而为进一步的攻击特征提取提供最初的选定范围。
S2:重命名阶段:
传统意义的重命名阶段,负责解决数据冲突问题,为指令建立关联性,其内部主体包含一个寄存器别名表,记录逻辑寄存器与物理寄存器的映射关系。Spectre的攻击程序特征是在推测执行的路径上存在一个间址寻址的指令。
从派遣阶段出来以后,所有加载指令都会被标识是否处于推测执行的状态中,以及到底依赖于最近的哪一笔分支指令,这两个信息会在目标寄存器更新寄存器别名表的同时,顺便被记录在别名表里,此外如果当前指令的源寄存器在访问寄存器别名表时,发现依赖于早前的一笔推测执行的加载指令时,会把这个推测状态同样记录在自己目的寄存器在寄存器别名表对应的表项里,这样就完成了推测执行状态和依赖分支指令的传递过程,我们称之为“着色”。
S3:访存请求发送阶段:
从重命名阶段出来以后每条加载指令会携带是否为推测执行的间址访存指令的指示位以及依赖的分支指令,这时候考虑到设计的复杂程度和访存的保守程度,分为几种不同做法:
(1)只要当前加载指令为推测执行的间址访存指令,把他设置为in-order执行,即当提交指针等于当前指令ID的时候才可以被发射,这就保证了之前没有任何speculation的成分。
(2)只要当前加载指令为推测执行的间址访存指令,把他依赖的分支指令以ID的形式存在发射Queue中,monitor提交指针,当提交指针等于当前保存的分支指令ID的时候才可以被发射,这就保证了之前依赖的分支指令已经被执行而且预测结果也被得到认证。如果分支预测错误,发生flush,清空当前的加载指令,否则可以被发射出去。
(3)只要当前加载指令为推测执行的间址访存指令,把他依赖的分支指令ID随着加载指令本身一同被发射到数据缓存中,如果返回命中,正常返回执行结果和状态,否则进行特殊处理,这就使得访存命中时候的性能不受任何损失。其深层次原理在于,Spectre攻击的最后需要侧信道攻击,侧信道攻击需要把目标地址从cache中先清除,这样才能在重加载的时候通过判断延迟来决定目标地址是否已经在缓存中,因此攻击过程中目标地址的访问一定不会是命中状态,所以只关心带有危险特征访存序列在不命中情况下的隔离问题。
S4:下级缓存请求发送阶段:
发生不命中的推测执行的间址访存指令会被压到不命中的FIFO结构中,因此可以压制此类对下级缓存的访问请求,与此同时从访存请求发送阶段传送过来的分支指令ID也被存在于FIFO中,用来监测提交指针,当这条所依赖的分支指令被提交时,此条间址访存指令会采取动作,或是因分支预测错误被清除,或是继续向下级缓存发送请求。
优选的,所述步骤S4中此条间址可采取直接把间址访存请求标成in-order的方式来简化设计。
与现有技术相比,本发明的有益效果是:本方案综合考虑了修复硬件成本和安全性,保证推测执行在安全的检测隔离环境中发挥原有的性能优势,相比原有推测执行算法,本发明重点解决了Spectre多种攻击变体的攻击免疫问题,从根本上保障了推测执行不会引发用户信息泄露,相比原来,本方案会消耗额外硬件增加检测隔离机制,对威胁性的访存序列,采取安全保守的执行机制,从而可能在少数场景有性能损失。
附图说明
图1为本发明重命名阶段的控制流程图;
图2为本发明访存请求发送阶段的控制流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种技术方案:一种免受Spectre攻击的高性能推测执行算法,该免受Spectre攻击的高性能推测执行算法的具体步骤如下:
S1:译码、派遣阶段:
通过分支预测之后的分支指令会被标记是否被预测执行,这个状态会被传递到派遣单元,Recorder结构会记录下来最近被预测执行的一笔分支指令,并把自身状态设置为busy,如果这笔最近被预测的分支指令被提交,那么recorder会切换到idle的状态,表明没有预测的分支指令在乱序执行过程中。通过这一结构,所有到达派遣单元的指令都会知道自己是否处在推测执行的状态下,从而为进一步的攻击特征提取提供最初的选定范围。
S2:重命名阶段:
传统意义的重命名阶段,负责解决数据冲突问题,为指令建立关联性,其内部主体包含一个寄存器别名表,记录逻辑寄存器与物理寄存器的映射关系。Spectre的攻击程序特征是在推测执行的路径上存在一个间址寻址的指令,例如
Instr1 mov al,[rbx]//the secret locates at[rbx]
Instr2 and al,0x1
Instr3 mov rax,[al+0x200]//the indirect speculative laod
攻击者首先把0x200和0x300这两个地址从数据缓存中清除,当上面指令序列推测执行结束,攻击者会检测这加载两个地址,根据他们的延迟时间,来间接确认从[rbx]加载出来的机密信息。通过循环多次可以还原完整的地址空间信息。
综上所述,我们要检测的就是推测执行路径上的间址寻址指令。
从派遣阶段出来以后,所有加载指令都会被标识是否处于推测执行的状态中,以及到底依赖于最近的哪一笔分支指令,这两个信息会在目标寄存器更新寄存器别名表的同时,顺便被记录在别名表里,此外如果当前指令的源寄存器在访问寄存器别名表时,发现依赖于早前的一笔推测执行的加载指令时,会把这个推测状态同样记录在自己目的寄存器在寄存器别名表对应的表项里,这样就完成了推测执行状态和依赖分支指令的传递过程,我们称之为“着色”。
S3:访存请求发送阶段:
从重命名阶段出来以后每条加载指令会携带是否为推测执行的间址访存指令的指示位以及依赖的分支指令,这时候考虑到设计的复杂程度和访存的保守程度,分为几种不同做法:
(1)只要当前加载指令为推测执行的间址访存指令,把他设置为in-order执行,即当提交指针等于当前指令ID的时候才可以被发射,这就保证了之前没有任何speculation的成分。这是非常简单的控制和判断,但是会严重影响性能。
(2)只要当前加载指令为推测执行的间址访存指令,把他依赖的分支指令以ID的形式存在发射Queue中,monitor提交指针,当提交指针等于当前保存的分支指令ID的时候才可以被发射,这就保证了之前依赖的分支指令已经被执行而且预测结果也被得到认证。如果分支预测错误,发生flush,清空当前的加载指令,否则可以被发射出去。这种做法比上一种有更好的性能,但是需要牺牲面积来存储依赖的分支指令ID。
(3)只要当前加载指令为推测执行的间址访存指令,把他依赖的分支指令ID随着加载指令本身一同被发射到数据缓存中,如果返回命中,正常返回执行结果和状态,否则进行特殊处理,这就使得访存命中时候的性能不受任何损失。其深层次原理在于,Spectre攻击的最后需要侧信道攻击,侧信道攻击需要把目标地址从cache中先清除,这样才能在重加载的时候通过判断延迟来决定目标地址是否已经在缓存中,因此攻击过程中目标地址的访问一定不会是命中状态,所以只关心带有危险特征访存序列在不命中情况下的隔离问题。
S4:下级缓存请求发送阶段:
发生不命中的推测执行的间址访存指令会被压到不命中的FIFO结构中,因此可以压制此类对下级缓存的访问请求,与此同时从访存请求发送阶段传送过来的分支指令ID也被存在于FIFO中,用来监测提交指针,当这条所依赖的分支指令被提交时,此条间址访存指令会采取动作,或是因分支预测错误被清除,或是继续向下级缓存发送请求。当然,依然可以采取直接把间址访存请求标成in-order的方式来简化设计。
以上完成了本次发明涉及到的所有流水线的改动,我们注意到有些场景的执行本身就免于Spectre攻击,为了使这一保护隔离机制的使用更加灵活,我们有专门的体系结构控制寄存器位来选择开启或关闭这一机制。同时我们自主设计的指令集支持快速进行控制寄存器的更新。
实施例
S1:译码、派遣阶段:
需要判断哪些分支指令被预测过,包括两种形式的预测:方向预测,地址预测。方向预测很常见,因为分支指令只存在顺序执行和跳转执行两种不同的执行方向,因此即便分支预测器因设计复杂度而精度各异,总会有默认的执行方向,而地址预测由于分支地址缓存空间有限,可能产生不命中。因此被预测的分支指令的译码逻辑包括:绝对跳转指令且地址被预测,分支跳转指令且地址、方向被同时预测。
接下来需要一个Recorder来记录最新的被预测的分支指令,因为在CPU乱序流水线中,通常用重定序缓存ID作为唯一指令标识,因此Recorder需要记录这一ID。此外一个单独的bit用于标识当前Recorder的状态,如果当前执行有推测执行的成分,那么这个bit会被置位,如果发生流水线cancel或者推测执行被确认(被预测的分支指令全部被提交),那么这个bit会被清零。所有经过这一阶段的访存加载类指令都需要携带两个信息到后面的流水线:当前是否有speculation成分,最近被预测的分支指令的ID。
S2:重命名阶段:
每个逻辑寄存器的映射关系新增加两个新的域:推测有效位,分支指令ID。如果当前访存类加载指令存在推测执行成分,把目标寄存器对应表项的推测有效位置位,并且把携带的分支ID记录在分支指令ID的位置。此外如果当前指令是普通的拥有目标寄存器的运算类指令,如果源寄存器访问的表项的推测有效位被置位,传递到目标寄存器对应的表项,如果多个源寄存器对应的表项有不同的分支指令ID,选取最新的ID(指令顺序上最新)记录在目标寄存器对应的表项。如果提交阶段返回的分支指令ID和某一表项的index匹配,那么清除出对应的推测有效位,具体控制流程如图1。
S3:访存请求发送阶段:
从重命名阶段传递过来的两个信号分别表示:当前是否是推测执行的间址访存指令,依赖的分支指令ID。当访存请求被发送给缓存,如果命中,不需要做任何处理,完成执行,如果不命中,对于下级缓存的访问请求会被压到FIFO中,此时如果判断为推测执行的间址访存指令,该请求会被block在FIFO中,来防止更改缓存状态,达到切断侧信道攻击源头的目的。
此外如果推测执行的间址访存指令是存储指令,依然需要被block在FIFO中,事实上对于下级缓存,一笔不命中的存储指令和加载指令是一样的行为。
FIFO的每项都会记录分支指令ID,检测分支指令是否被提交,来进行下一步操作:被清除或者向下级缓存取数,具体控制流程如图2。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。
Claims (2)
1.一种免受Spectre攻击的高性能推测执行算法,其特征在于:该免受Spectre攻击的高性能推测执行算法的具体步骤如下:
S1:译码、派遣阶段:
通过分支预测之后的分支指令会被标记是否被预测执行,这个状态会被传递到派遣单元,Recorder结构会记录下来最近被预测执行的一笔分支指令,并把自身状态设置为busy,如果这笔最近被预测的分支指令被提交,那么recorder会切换到idle的状态,表明没有预测的分支指令在乱序执行过程中,通过这一结构,所有到达派遣单元的指令都会知道自己是否处在推测执行的状态下,从而为进一步的攻击特征提取提供最初的选定范围;
S2:重命名阶段:
从派遣阶段出来以后,所有加载指令都会被标识是否处于推测执行的状态中,以及到底依赖于最近的哪一笔分支指令,这两个信息会在目标寄存器更新寄存器别名表的同时,顺便被记录在别名表里,此外如果当前指令的源寄存器在访问寄存器别名表时,发现依赖于早前的一笔推测执行的加载指令时,会把这个推测状态同样记录在自己目的寄存器在寄存器别名表对应的表项里,这样就完成了推测执行状态和依赖分支指令的传递过程;
S3:访存请求发送阶段:
从重命名阶段出来以后每条加载指令会携带是否为推测执行的间址访存指令的指示位以及依赖的分支指令,这时候考虑到设计的复杂程度和访存的保守程度,分为几种不同做法:
(1)只要当前加载指令为推测执行的间址访存指令,把他设置为in-order执行,即当提交指针等于当前指令ID的时候才可以被发射,这就保证了之前没有任何speculation的成分;
(2)只要当前加载指令为推测执行的间址访存指令,把他依赖的分支指令以ID的形式存在发射Queue中,monitor提交指针,当提交指针等于当前保存的分支指令ID的时候才可以被发射,这就保证了之前依赖的分支指令已经被执行而且预测结果也被得到认证,如果分支预测错误,发生flush,清空当前的加载指令,否则可以被发射出去;
(3)只要当前加载指令为推测执行的间址访存指令,把他依赖的分支指令ID随着加载指令本身一同被发射到数据缓存中,如果返回命中,正常返回执行结果和状态,否则进行特殊处理,这就使得访存命中时候的性能不受任何损失,其深层次原理在于,Spectre攻击的最后需要侧信道攻击,侧信道攻击需要把目标地址从cache中先清除,这样才能在重加载的时候通过判断延迟来决定目标地址是否已经在缓存中,因此攻击过程中目标地址的访问一定不会是命中状态,所以只关心带有危险特征访存序列在不命中情况下的隔离问题;
S4:下级缓存请求发送阶段:
发生不命中的推测执行的间址访存指令会被压到不命中的FIFO结构中,因此可以压制此类对下级缓存的访问请求,与此同时从访存请求发送阶段传送过来的分支指令ID也被存在于FIFO中,用来监测提交指针,当这条所依赖的分支指令被提交时,此条间址访存指令会采取动作,或是因分支预测错误被清除,或是继续向下级缓存发送请求。
2.根据权利要求1所述的一种免受Spectre攻击的高性能推测执行算法,其特征在于:所述步骤S4中此条间址可采取直接把间址访存请求标成in-order的方式来简化设计。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810144875.7A CN108427576B (zh) | 2018-02-12 | 2018-02-12 | 一种免受Spectre攻击的高性能推测执行算法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810144875.7A CN108427576B (zh) | 2018-02-12 | 2018-02-12 | 一种免受Spectre攻击的高性能推测执行算法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108427576A CN108427576A (zh) | 2018-08-21 |
CN108427576B true CN108427576B (zh) | 2022-04-01 |
Family
ID=63156986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810144875.7A Active CN108427576B (zh) | 2018-02-12 | 2018-02-12 | 一种免受Spectre攻击的高性能推测执行算法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108427576B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109190382B (zh) * | 2018-09-11 | 2020-04-07 | 网御安全技术(深圳)有限公司 | 一种cpu信道检测方法、智能终端及存储介质 |
CN111444509B (zh) * | 2018-12-27 | 2024-05-14 | 北京奇虎科技有限公司 | 基于虚拟机实现的cpu漏洞检测方法及系统 |
CN111857815A (zh) * | 2019-04-24 | 2020-10-30 | 华为技术有限公司 | 指令处理的方法及装置 |
CN111274573B (zh) * | 2019-09-19 | 2022-09-09 | 中国科学院信息工程研究所 | 一种基于访存请求序列的处理器芯片假安全依赖冲突的识别方法 |
CN111241599B (zh) * | 2019-09-19 | 2022-08-23 | 中国科学院信息工程研究所 | 一种处理器芯片安全依赖的动态识别及维护方法 |
CN111241551B (zh) * | 2019-09-19 | 2022-01-25 | 中国科学院信息工程研究所 | 基于缓存命中状态的处理器芯片假安全依赖冲突的识别方法 |
CN111061512B (zh) * | 2019-12-06 | 2022-11-15 | 湖北文理学院 | 分支指令的处理方法、装置、设备和存储介质 |
CN111274584B (zh) * | 2020-01-17 | 2022-07-15 | 中国科学院计算技术研究所 | 一种基于缓存回滚以防御处理器瞬态攻击的装置 |
CN111274198B (zh) * | 2020-01-17 | 2021-11-19 | 中国科学院计算技术研究所 | 一种微架构 |
CN112256332A (zh) * | 2020-06-01 | 2021-01-22 | 中国科学院信息工程研究所 | 一种处理器芯片假安全依赖冲突的识别方法及系统 |
US11783050B2 (en) | 2020-11-13 | 2023-10-10 | Centaur Technology, Inc. | Spectre fixes with predictor mode tag |
US11500643B2 (en) | 2020-11-13 | 2022-11-15 | Centaur Technology, Inc. | Spectre fixes with indirect valid table |
CN113127880A (zh) * | 2021-03-25 | 2021-07-16 | 华东师范大学 | 一种一级数据缓存中推测执行侧信道漏洞检测方法 |
CN113392407B (zh) * | 2021-07-13 | 2022-11-01 | 东南大学 | 一种面向高性能处理器的防Spectre攻击的架构优化方法 |
CN117077152B (zh) * | 2023-10-18 | 2024-01-23 | 中电科申泰信息科技有限公司 | 扰乱超标量处理器推测执行Spectre攻击的方法 |
CN117270972B (zh) * | 2023-11-21 | 2024-03-15 | 芯来智融半导体科技(上海)有限公司 | 指令处理方法、装置、设备和介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106133705A (zh) * | 2014-03-14 | 2016-11-16 | 国际商业机器公司 | 指示事务状态的一致性协议增强 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9569612B2 (en) * | 2013-03-14 | 2017-02-14 | Daniel Shawcross Wilkerson | Hard object: lightweight hardware enforcement of encapsulation, unforgeability, and transactionality |
-
2018
- 2018-02-12 CN CN201810144875.7A patent/CN108427576B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106133705A (zh) * | 2014-03-14 | 2016-11-16 | 国际商业机器公司 | 指示事务状态的一致性协议增强 |
Non-Patent Citations (1)
Title |
---|
spectre漏端代码分析;studyskill;《https://www.cnblogs.com/studyskill/p/8276222.html》;20180112;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN108427576A (zh) | 2018-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108427576B (zh) | 一种免受Spectre攻击的高性能推测执行算法 | |
EP3699795B1 (en) | Restricted speculative execution | |
US10248570B2 (en) | Methods, systems and apparatus for predicting the way of a set associative cache | |
US7478228B2 (en) | Apparatus for generating return address predictions for implicit and explicit subroutine calls | |
JP5734945B2 (ja) | スライドウィンドウブロックベースの分岐ターゲットアドレスキャッシュ | |
US11163576B2 (en) | Systems and methods for invisible speculative execution | |
KR102554799B1 (ko) | 분기 명령어의 유형에 기초한 사전 분기 예측의 선택적 수행 | |
US11989286B2 (en) | Conditioning store-to-load forwarding (STLF) on past observations of STLF propriety | |
US11989285B2 (en) | Thwarting store-to-load forwarding side channel attacks by pre-forwarding matching of physical address proxies and/or permission checking | |
US11099849B2 (en) | Method for reducing fetch cycles for return-type instructions | |
WO2007099598A1 (ja) | プリフェッチ機能を有するプロセッサ | |
CN110968349B (zh) | 一种抵御投机执行侧信道攻击的处理器缓存技术方案 | |
US20190205142A1 (en) | Systems and methods for secure processor | |
CN113448625A (zh) | 状态转变指令后的推测性执行 | |
JP2021089727A (ja) | 命令の機密としての動的な指定 | |
US20190369999A1 (en) | Storing incidental branch predictions to reduce latency of misprediction recovery | |
US11340901B2 (en) | Apparatus and method for controlling allocation of instructions into an instruction cache storage | |
MX2009001747A (es) | Metodos y aparatos para reducir las busquedas en una memoria cache de direccion destino de saltos. | |
US7555634B1 (en) | Multiple data hazards detection and resolution unit | |
JP2001236224A (ja) | 分岐予測テーブル汚染の低減方法 | |
CN110889147B (zh) | 一种利用填充缓存抵御Cache边信道攻击的方法 | |
US10768937B2 (en) | Using return address predictor to speed up control stack return address verification | |
US11822923B1 (en) | Performing store-to-load forwarding of a return address for a return instruction | |
CN111045731B (zh) | 用于执行在推测屏障指令之后的分支指令的方法及装置 | |
US20240086526A1 (en) | Mitigating pointer authentication code (pac) attacks in processor-based devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |