CN108335990B - 一种定位工艺缺陷的方法及装置 - Google Patents
一种定位工艺缺陷的方法及装置 Download PDFInfo
- Publication number
- CN108335990B CN108335990B CN201810096181.0A CN201810096181A CN108335990B CN 108335990 B CN108335990 B CN 108335990B CN 201810096181 A CN201810096181 A CN 201810096181A CN 108335990 B CN108335990 B CN 108335990B
- Authority
- CN
- China
- Prior art keywords
- correlation coefficient
- boundary
- pattern
- range
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007547 defect Effects 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 98
- 230000008569 process Effects 0.000 title claims abstract description 58
- 238000009826 distribution Methods 0.000 claims abstract description 118
- 238000001000 micrograph Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000002408 directed self-assembly Methods 0.000 claims description 3
- 239000003086 colorant Substances 0.000 claims description 2
- 238000004626 scanning electron microscopy Methods 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 abstract description 11
- 238000001878 scanning electron micrograph Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012369 In process control Methods 0.000 description 3
- 238000010965 in-process control Methods 0.000 description 3
- 230000004807 localization Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
Abstract
本发明提供一种定位工艺缺陷的方法，通过确定边界范围，并计算边界范围内各位置点与理想像素分布之间的像素值的相关性数值，相关系数体现了各点实际像素值与理想像素值之间的相关性，相关性越大则与理想像素分布差异越小，相关性越小则与理想像素分布差异越大，出现边缘缺陷的概率则越大，这样，通过相关性的计算就可以确定出边缘缺陷，计算精度高，且相较于现有技术通过图形缺陷的对比的识别方法，单纯的计算具有更快速度，实现缺陷快速及精确的定位。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种定位工艺缺陷的方法及装置。
背景技术
半导体制造技术在微电子、光电子、MEMS(微机电系统，Micro-Electro-Mechanical System)等领域得到了广泛的应用，在利用半导体技术进行产品制造过程中，在不同的工艺工序之后，定位所形成图形结构的工艺缺陷是工艺控制中非常重要部分，对提高工艺质量和产品良率具有十分重要的意义。
目前，主要通过切片定位或专用缺陷检测设备进行图形结构工艺缺陷的定位，其中，切片定位是对晶圆进行切片，通过观察形成的图形结构的剖面结构及形貌，判断形成该图形结构的工艺是否存在缺陷，适用于工艺缺陷的局部精确定位。专用缺陷检测设备是通过大范围的缺陷扫描，并通过大范围的缺陷对比后，识别出缺陷，这种方法具有精度高的优势，但检测时间长，时间成本高。
发明内容
有鉴于此，本发明的目的在于提供一种定位工艺缺陷的方法，定位速度快且精度高。
为实现上述目的，本发明有如下技术方案：
一种定位工艺缺陷的方法，包括：
获得晶圆的扫描电子显微图像，所述电子显微图像具有待测结构图案；
获得所述待测结构图案的边界范围；
获得所述边界范围的相关系数分布，所述相关系数为所述边界范围内各位置点处待测结构图案的像素分布与理想像素分布之间像素值的相关性数值；
根据所述相关系数分布，确定所述待测结构图案的边缘缺陷。
可选地，所述扫描电子显微图像在晶圆上形成待测结构之后进行，形成所述待测结构的工艺为光刻工艺、刻蚀工艺、侧墙沉积工艺、纳米压印工艺、极紫外工艺或定向自组装工艺。
可选地，所述待测结构图案为线条结构、T型结构、拐角结构、线端结构或孔洞结构的图案。
可选地，所述获得所述待测结构图案的边界范围，包括：
获得所述待测结构图案的平均像素分布；
根据所述平均像素分布，获得所述待测结构图案的边界范围。
可选地，所述待测结构图案为线形图案，所述根据所述平均像素分布，获得待测结构图案的边界范围，包括：
获得所述待测结构图案沿线条宽度方向的平均像素分布；
在所述平均像素分布中选择相邻的像素波谷点所在位置作为沿所述线条方向的边界线所在位置，相邻边界线之间构成边界范围。
可选地，所述根据所述相关系数分布，确定所述待测结构图案的边缘缺陷，包括：
将所述相关系数分布上处于缺陷阈值范围内的相关系数进行标识，以突出显示缺陷所在位置。
可选地，所述将所述相关系数分布上处于缺陷阈值范围内的相关系数进行标识，包括：
确定可能相关系数阈值范围，并将所述相关系数分布中处于所述可能相关系数阈值范围之外的相关系数设置为背景；
在所述相关系数阈值范围内确定边界相关系数阈值，将小于所述边界相关系数阈值的相关系数所在位置处进行标识。
一种定位工艺缺陷的装置，包括：
图像获取单元，用于获得晶圆的扫描电子显微图像，所述电子显微图像具有待测结构图案；
边界范围确定单元，用于获得所述待测结构图案的边界范围；
相关系数分布获取单元，用于获得所述边界范围的相关系数分布，所述相关系数为所述边界范围内各位置点处待测结构图案的像素分布与理想像素分布之间像素值的相关性数值；
缺陷确定单元，用于根据所述相关系数分布，确定所述待测结构图案的边缘缺陷。
可选地，所述边界范围确定单元中，所述获得所述待测结构图案的边界范围，包括：
获得所述待测结构图案的平均像素分布；
根据所述平均像素分布，获得所述待测结构图案的边界范围。
可选地，所述缺陷确定单元中，所述根据所述相关系数分布，确定所述待测结构图案的边缘缺陷，包括：
将所述相关系数分布上处于缺陷阈值范围内的相关系数进行标识，以突出显示缺陷所在位置。
本发明实施例提供的定位工艺缺陷的方法及装置，在获得晶圆的扫描电子显微图像之后，通过平均像素分布，获得待测结构图案的边界范围，而后，获得边界范围的相关系数分布，相关系数为边界范围内各位置点处的像素分布与理想像素分布之间像素值的相关性数值，通过该相关系数分布，来确定出待测结构图案的边缘缺陷。该方法中，通过确定边界范围，并计算边界范围内各位置点与理想像素分布之间的像素值的相关性数值，相关系数体现了各点实际像素值与理想像素值之间的相关性，相关性越大则与理想像素分布差异越小，相关性越小则与理想像素分布差异越大，出现边缘缺陷的概率则越大，这样，通过相关性的计算就可以确定出边缘缺陷，计算精度高，且相较于现有技术通过图形缺陷的对比的识别方法，单纯的计算具有更快速度，实现缺陷快速及精确的定位。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例的线条粗糙度的测量方法的流程图；
图2示出进行SEM扫描之后的原始SEM图像；
图3为图2中待测结构图案的像素分布的示意图；
图4为根据本发明实施例的定位工艺缺陷的方法获得图2中待测结构图案的边界范围的示意图；
图5为根据本发明实施例的定位工艺缺陷的方法获得图4中边界范围的相关系数分布的示意图；
图6(A)和图6(B)为根据本发明实施例的定位工艺缺陷的方法获得图2中待测结构图案的边缘缺陷的示意图；
图7为根据本发明实施例的定位工艺缺陷的装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术中的描述，在利用半导体技术进行产品制造过程中，不同的工艺工序之后，定位所形成图形结构的工艺缺陷是工艺控制中非常重要部分，对提高工艺质量和产品良率具有十分重要的意义。而目前，主要通过切片定位或专用缺陷检测设备进行图形结构工艺缺陷的定位，其中，切片定位是对晶圆进行切片，通过观察形成的图形结构的剖面结构及形貌，判断形成该图形结构的工艺是否存在缺陷，适用于工艺缺陷的局部精确定位。专用缺陷检测设备是通过大范围的缺陷扫描，并通过大范围的缺陷对比后，识别出缺陷，这种方法具有精度高的优势，但检测时间长，时间成本高。
本发明提供了一种定位工艺缺陷的方法，在获得晶圆的扫描电子显微图像之后，通过平均像素分布，获得待测结构图案的边界范围，而后，获得边界范围的相关系数分布，相关系数为边界范围内各位置点处的像素分布与理想像素分布之间像素值的相关性数值，通过该相关系数分布，来确定出待测结构图案的边缘缺陷。该方法中，通过确定边界范围，并计算边界范围内各位置点与理想像素分布之间的像素值的相关性数值，相关系数体现了各点实际像素值与理想像素值之间的相关性，相关性越大则与理想像素分布差异越小，相关性越小则与理想像素分布差异越大，出现边缘缺陷的概率则越大，这样，通过相关性的计算就可以确定出边缘缺陷，计算精度高，且相较于现有技术通过图形缺陷的对比的识别方法，单纯的计算具有更快速度，实现缺陷快速及精确的定位。
为了更好地理解本发明的技术方案和技术效果，以下将结合流程图图1对具体的实施例进行详细的描述。
在步骤S01，获得晶圆的扫描电子显微图像，所述电子显微图像具有待测结构图案。
本发明提供的定位工艺缺陷的方法，可以应用利用半导体工艺进行产品制造的过程中，在制造过程中，在任一工艺工序之后，在晶圆上形成了具有图案的结构，均可以采用该方法对形成的结构进行缺陷定位，为了便于描述，将进行加工工艺之后，形成的具有图案的结构记作待测结构。形成待测结构的工艺可以是任一能够形成具有图案结构的工艺，例如可以包括：光刻工艺、刻蚀工艺、侧墙沉积工艺、纳米压印工艺、极紫外工艺或定向自组装工艺等。待测结构的形状可以为任意所需的形状，例如可以为线条结构、T型结构、拐角结构、线端结构或孔洞结构等。
在形成待测结构之后，获得晶圆的扫描电子显微(SEM，scanningelectronmicroscope)图像，这样，在SEM图像中，就可以显示出待测结构图案。采用SEM设备，对形成有待测结构的晶圆表面进行扫描，通过二次电子信号成像，从而获得晶圆的SEM图像，该SEM图像为像素图像，也就是灰度图像。
在一个具体的示例中，在沉积光刻胶并进行光刻工艺之后，形成一维线条图案的结构，参考图2所示，为对形成该线条图案的结构后进行SEM扫描，所获得的SEM图像中的一维线条20为待测结构图案，待测结构图案的边缘存在一些缺陷，这些缺陷例如为边缘形貌异常、高度损耗、底部粘连等，快速定位这些边缘缺陷对于工艺控制以及产品良率提高起到重要的作用。
类似的，在光刻工艺之后，采用刻蚀工艺，刻蚀工艺可以为湿法刻蚀或干法刻蚀，对待刻蚀层进行刻蚀形成一维线条图案的结构，或采用侧墙沉积和刻蚀工艺之后形成一维线条图案的结构，也可以作为目标待测结构。
可以理解的是，本步骤中扫描电子显微图像可以是通过SEM扫描设备直接获得的原始SEM图像，也可以为对SEM扫描设备获得的原始SEM图像进行进一步处理之后的SEM图像，所进行的进一步处理可以为降噪、剪切、旋转或去干扰等中的一种或多种。
在一些实施例中，在SEM扫描设备扫描之后，获得SEM图像，在图像上除了待测结构图案之外，还包含有尺度标识、辅助像素值曲线，同时，图像本身还存在较强的背景噪声。在该具体的实施例中，首先，获得原始的SEM图像；而后，对原始的SEM图像进行处理，获得具有待测结构图案的SEM图像。具体的，可以通过拟合函数或模糊处理技术，将尺度标识、辅助像素值曲线等干扰信息去除，并进一步进行降噪处理，去除图像中的噪声。
在其他一些实施例中，若原始的SEM图像中包含了不同类型的图案，不同类型的图案可以是形状不同、尺寸不同或方向不同等，例如原始的SEM图像中包含有条形图案以及T型图案，或不同尺寸的图形图案，则可以进一步对原始的SEM图像进行分类处理，根据图形的边界轮廓特征、尺寸或方向等特征对图形进行分类，某一类型的图案划分在同一区域中，以便于后续缺陷定位时针对某一区域或依次对不同的区域进行缺陷定位，对于一个区域内的图案，可以采用如下的方式进行工艺缺陷的定位。
在步骤S02，获得所述待测结构图案的边界范围。
在扫描电子显微图像中，待测结构图案为像素图像，根据待测结构图案的像素特征，可以得到待测结构图案的边界范围，待测结构图案的边界范围是指，待测结构图案的边缘位置所在的范围，该范围将图案的边缘包含在其中。参考图2所示，对于线条结构图案，每一条线条都具有两条边缘，每一条边缘可以确定出该边缘所在的边界范围，通过不同图案边缘像素特征，可以确定出边界范围。
参考图3所示，为图2中线条结构图案在某一位置点处沿宽度方向的像素分布，其中，X方向为线条图案宽度方向，Y方向为线条图案长度延伸方向，Z方向为线条图案的深度方向(即SEM像素值方向)，可以看到像素分布呈周期变化，每一条周期代表一条线条的像素分布，线条图案的边缘可以通过像素的极值点来确定，为了更好地涵盖边缘的范围，可以以像素值波谷点所在位置确定线条图案的边界范围。此外，为了降低图像噪声，提高边界范围确定的准确性，在利用像素分布确定边界范围时，可以采用平均像素分布，在确定该平均像素分布时，可以沿线条的长度方向取多个位置点，分别获得多个位置点的像素分布后，通过多个位置点的像素分布得到平均像素分布，进而通过平均像素分布，确定出边界范围。此处以线条图案的像素分布特征为例进行了说明，对于其他线型的图案，可以具有其他的像素分布特征，同样可以依据像素分布特征确定出边界范围。
在优选的实施例中，具体的，待测结构图案的边界范围的确定方法，包括：获得所述待测结构图案的平均像素分布；根据所述平均像素分布，获得所述待测结构图案的边界范围。
更优地，当待测结构图案为线形图案时，该线形图案可以仅包括单一方向的线条，也可以包括多个方向的线条，在包括多个方向的线条时，逐一确定每个方向上待测结构图案的边界范围，其中，确定一个方向上待测结构图案的边界范围包括：确定待测结构图案沿宽度的平均像素分布；而后，根据所述平均像素分布，在所述平均像素分布中选择相邻的像素值波谷点所在位置为待测结构图案长度方向的边界线所在位置，相邻边界线之间构成边界范围。参考图4所示，为通过相邻的像素值波谷点所在位置确定出了一维线条图案的边界线40，相邻的两条边界线40则构成了边界范围，在线条图案为多维时，如T型结构，则可以分别按照上述方法确定出两个方向上线条的边界范围。
具体的，在确定像素值的波谷点时，可以通过像素值的大小来确定，也可以根据评价像素分布曲线的斜率来确定。
在其他实施例中，可以通过像素分布选取出边界位置，而后，在边界位置的基础上进行适当外扩，从而确定出边界范围。
在步骤S03，获得所述边界范围的相关系数分布，所述相关系数为所述边界范围内各位置点处的像素分布与待测结构图案边缘的理想像素分布之间像素值的相关性数值。
待测结构图案边缘的理想像素分布的获取方式可以有多种，可以是根据经验值确定的像素分布，也可以是从待测结构的SEM图像中，选择待测结构连续稳定分布的线条图案，以该图案的边缘作为理想像素分布，还可以是以待测结构图案沿线条方向上边缘的平均像素分布作为理想像素分布。
通过将边界范围内的各位置点处的像素分布分别与理想像素分布进行相关性计算，得到各位置点处的像素分布与理想像素分布之间像素值的相关性数值，即相关系数，相关系数的数值越大，则表明该位置点处的像素值越接近于理想像素分布，存在缺陷的可能性越小，相反地，相关系数的数值越小，则表明该位置点处的像素值与理想像素分布的差距越大，存在缺陷的可能性越大。通过在边界范围内选择多个位置点，分别获得各位置点的相关系数，则可以获得边界范围内的相关系数分布，在选择位置点时，可以根据需要选择所需数量的采样点，具体的，可以在边界范围内沿宽度方向以及图案延伸方向均匀选取采样点，当然也可以按照其他方式选择位置点，以进行边界范围内采样点所在位置点的相关系数计算，进而获得边界范围的相关系数分布。
以一方向上的线条结构图案为例，参考图4所示，相关系数R的计算公式具体可以为：
其中，ri和ti分别表示理想像素分布和边界范围内一位置点的像素分布离散向量，
和
分别表示理想像素分布和边界范围内一位置点的像素分布的平均值，R表示两者相关系数值。
在步骤S04，根据所述相关系数分布，确定所述待测结构图案的边缘缺陷。
通过相关系数计算之后，可以获得边界范围内各位置点处相关系数的数值分布，相关系数的数值通常为-1～+1之间的数值，越接近1表明两者一致性越好，参考图5所示，为图4边界范围的相关系数分布的示意图，对于多方向的线条图案，可以通过相同的方法，分别获得各方向上的相关系数分布。如图5所示，在具体的应用中，可以先将小于0的相关系数设置为0，将边界范围内按照不同的数值以不同的颜色显示，可以提取边缘轮廓情况，确定出待测结构图案的边缘缺陷。在具体应用时，一般地，可以在计算相关系数时，将边界范围之外的区域进行标0设置，在该步骤中，将相关系数为0的设置为背景色。
具体地，为了使得缺陷的显示更加明显，可以在上述的相关系数分布的基础上，进一步突出显示出缺陷相关系数的所在位置，可以预先设置缺陷相关系数的缺陷阈值范围，并将该缺陷阈值范围内的相关系数所在位置进行标记，从而突出显示出缺陷区域，便于快速识别出缺陷所在。
在具体的实施例中，先确定可能相关系数阈值范围，在该阈值范围内的相关系数被认为是边界允许的相关系数，在一个具体的示例中，该可能相关系数阈值范围为0.3-0.95，过小或过大的相关系数可能是噪声或非边界数值，将该可能相关系数阈值范围之外的区域设置为背景色；而后，在该可能相关系数阈值范围内，选择一个边界相关系数阈值作为缺陷边界阈值，当相关系数小于该边界相关系数阈值时，将该相关系数所在位置处特别标识出来。可以理解的是，该可能相关系数阈值范围仅为示例，根据不同的需要和设置，该范围还可以为其他数值范围，此处仅为示例，本发明并不限于此。
在一个具体的示例中，参考图6(A)所示，在该示例中，将边界相关系数阈值设置为0.8，则小于0.8的相关系数所在边界位置认为是缺陷，将该位置处以短横线标识出来。在另一个具体的示例中，参考图6(B)所示，将边界值设置为0.9，则小于0.9的相关系数所在边界位置认为是缺陷，将该位置处以短横线标识出来。从图6(A)和图6(B)中，可以明显且清晰的显示出缺陷所在位置，将图2中的缺陷标识出来的同时，还将图2中并不明显的缺陷也一并标识出来，有效提高了缺陷的可识别性。
在具体的应用中，可以根据具体的需求，可以通过调整边界值的数值，观察缺陷数量的变化，来确定合适的边界值，以消除SEM扫描误差。
以上对本发明实施例的定位缺陷的方法进行了详细的描述，以上方法不仅适用于硅基集成电路制造中的缺陷测量与定位，也适用于光电子器件、硅锗集成电路、三五族集成结构或微机电系统结构中的任意工艺过程中所形成的线条结构的缺陷测量与定位。以上实施例中，仅对一维待测结构的图案边缘缺陷的定位进行了详细的描述，其他二维或多维的待测结构也可以采用本发明实施例所提供的方法及其延伸方法进行分析和处理。
此外，本发明还提供了实现上述方法的定位工艺缺陷的装置，参考图7所示，包括：
图像获取单元70，用于获得晶圆的扫描电子显微图像，所述电子显微图像具有待测结构图案；
边界范围确定单元72，用于获得所述待测结构图案的边界范围；
相关系数分布获取单元74，用于获得所述边界范围的相关系数分布，所述相关系数为所述边界范围内各位置点处待测结构图案的像素分布与理想像素分布之间像素值的相关性数值；
缺陷确定单元76，用于根据所述相关系数分布，确定所述待测结构图案的边缘缺陷。
进一步地，所述边界范围确定单元中72，所述获得所述待测结构图案的边界范围，包括：
获得所述待测结构图案的平均像素分布；
根据所述平均像素分布，获得所述待测结构图案的边界范围。
进一步地，所述待测结构图案为线形图案，所述根据所述平均像素分布，获得待测结构图案的边界范围，包括：
获得所述待测结构图案沿线条宽度方向的平均像素分布；
在所述平均像素分布中选择相邻的像素波谷点所在位置作为沿所述线条方向的边界线所在位置，相邻边界线之间构成边界范围。
进一步地，所述缺陷确定单元76中，所述根据所述相关系数分布，确定所述待测结构图案的边缘缺陷，包括：
将所述相关系数分布上处于缺陷阈值范围内的相关系数进行标识，以突出显示缺陷所在位置。
进一步地，所述将所述相关系数分布上处于缺陷阈值范围内的相关系数进行标识，包括：
确定可能相关系数阈值范围，并将所述相关系数分布中处于所述可能相关系数阈值范围之外的相关系数设置为背景；
在所述相关系数阈值范围内确定缺陷边界值，将小于所述缺陷边界值的相关系数所在位置处进行标识。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种定位工艺缺陷的方法，其特征在于，包括：
获得晶圆的扫描电子显微图像，所述电子显微图像具有待测结构图案；
获得所述待测结构图案的边界范围；
获得所述边界范围的相关系数分布，所述相关系数为所述边界范围内各位置点处待测结构图案的像素分布与理想像素分布之间像素值的相关性数值；
确定可能相关系数阈值范围，并将所述相关系数分布中处于所述可能相关系数阈值范围之外的相关系数设置为背景色；
在所述相关系数阈值范围内确定边界相关系数阈值，将小于所述边界相关系数阈值的相关系数所在位置处进行标识，以突出显示缺陷所在位置。
2.根据权利要求1所述的方法，其特征在于，所述扫描电子显微图像在晶圆上形成待测结构之后进行，形成所述待测结构的工艺为光刻工艺、刻蚀工艺、侧墙沉积工艺、纳米压印工艺、极紫外工艺或定向自组装工艺。
3.根据权利要求1所述的方法，其特征在于，所述待测结构图案为线条结构、T型结构、拐角结构、线端结构或孔洞结构的图案。
4.根据权利要求1所述的方法，其特征在于，所述获得所述待测结构图案的边界范围，包括：
获得所述待测结构图案的平均像素分布；
根据所述平均像素分布，获得所述待测结构图案的边界范围。
5.根据权利要求4所述的方法，其特征在于，所述待测结构图案为线形图案，所述根据所述平均像素分布，获得待测结构图案的边界范围，包括：
获得所述待测结构图案沿线条宽度方向的平均像素分布；
在所述平均像素分布中选择相邻的像素波谷点所在位置作为沿所述线条方向的边界线所在位置，相邻边界线之间构成边界范围。
6.一种定位工艺缺陷的装置，其特征在于，包括：
图像获取单元，用于获得晶圆的扫描电子显微图像，所述电子显微图像具有待测结构图案；
边界范围确定单元，用于获得所述待测结构图案的边界范围；
相关系数分布获取单元，用于获得所述边界范围的相关系数分布，所述相关系数为所述边界范围内各位置点处待测结构图案的像素分布与理想像素分布之间像素值的相关性数值；
缺陷确定单元，用于确定可能相关系数阈值范围，并将所述相关系数分布中处于所述可能相关系数阈值范围之外的相关系数设置为背景色；在所述相关系数阈值范围内确定边界相关系数阈值，将小于所述边界相关系数阈值的相关系数所在位置处进行标识，以突出显示缺陷所在位置。
7.根据权利要求6所述的装置，其特征在于，所述边界范围确定单元中，所述获得所述待测结构图案的边界范围，包括：
获得所述待测结构图案的平均像素分布；
根据所述平均像素分布，获得所述待测结构图案的边界范围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810096181.0A CN108335990B (zh) | 2018-01-31 | 2018-01-31 | 一种定位工艺缺陷的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810096181.0A CN108335990B (zh) | 2018-01-31 | 2018-01-31 | 一种定位工艺缺陷的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108335990A CN108335990A (zh) | 2018-07-27 |
| CN108335990B true CN108335990B (zh) | 2021-07-27 |
Family
ID=62927659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810096181.0A Active CN108335990B (zh) | 2018-01-31 | 2018-01-31 | 一种定位工艺缺陷的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108335990B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112889140B (zh) * | 2018-11-12 | 2023-06-02 | 株式会社日立高新技术 | 推定缺陷的发生的系统以及计算机可读介质 |
| CN110189300B (zh) * | 2019-04-22 | 2021-03-09 | 中国科学院微电子研究所 | 孔型结构工艺质量的检测方法、检测装置、存储介质和处理器 |
| CN116974788B (zh) * | 2023-07-28 | 2024-07-05 | 江苏道达智能科技有限公司 | 一种实时分析晶圆缺陷的数据处理方法 |
| CN116779465B (zh) * | 2023-08-25 | 2023-10-31 | 青岛天仁微纳科技有限责任公司 | 一种纳米压印晶圆缺陷检测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808735A (en) * | 1993-06-17 | 1998-09-15 | Ultrapointe Corporation | Method for characterizing defects on semiconductor wafers |
| CN103018265A (zh) * | 2012-11-28 | 2013-04-03 | 上海华力微电子有限公司 | 半导体缺陷定位的方法 |
| CN106575594A (zh) * | 2014-08-29 | 2017-04-19 | 科磊股份有限公司 | 扫描式电子显微镜及检验及复检样本的方法 |
| CN107144210A (zh) * | 2017-04-25 | 2017-09-08 | 中国科学院微电子研究所 | 一种电子显微图像线条宽度和粗糙度的测量方法 |
-
2018
- 2018-01-31 CN CN201810096181.0A patent/CN108335990B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808735A (en) * | 1993-06-17 | 1998-09-15 | Ultrapointe Corporation | Method for characterizing defects on semiconductor wafers |
| CN103018265A (zh) * | 2012-11-28 | 2013-04-03 | 上海华力微电子有限公司 | 半导体缺陷定位的方法 |
| CN106575594A (zh) * | 2014-08-29 | 2017-04-19 | 科磊股份有限公司 | 扫描式电子显微镜及检验及复检样本的方法 |
| CN107144210A (zh) * | 2017-04-25 | 2017-09-08 | 中国科学院微电子研究所 | 一种电子显微图像线条宽度和粗糙度的测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108335990A (zh) | 2018-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108335990B (zh) | 一种定位工艺缺陷的方法及装置 | |
| US8139868B2 (en) | Image processing method for determining matching position between template and search image | |
| JP4262690B2 (ja) | 形状測定装置および形状測定方法 | |
| JP5635987B2 (ja) | 基板の表面の計測特性を評価するシステムおよび方法 | |
| US7173268B2 (en) | Method of measuring pattern dimension and method of controlling semiconductor device process | |
| CN106352820B (zh) | 一种线条粗糙度的测量方法及系统 | |
| US11663713B2 (en) | Image generation system | |
| US20220139788A1 (en) | Dimension measurement apparatus, dimension measurement program, and semiconductor manufacturing system | |
| JP5094033B2 (ja) | パターンマッチング方法、及びパターンマッチングを行うためのコンピュータープログラム | |
| US20030108235A1 (en) | Method and system for quantifying the step profile characteristics semiconductor features using surface analysis data | |
| Hua et al. | New three-dimensional AFM for CD measurement and sidewall characterization | |
| CN116740053B (zh) | 一种锻造加工智能生产线的管理系统 | |
| TWI758592B (zh) | 度量衡方法及相關聯裝置 | |
| CN117115194A (zh) | 基于电子显微镜图像的轮廓提取方法、装置、设备及介质 | |
| CN112833815B (zh) | 一种基于激光的房屋测量和墙面平整度检测方法 | |
| US11455715B2 (en) | Epitaxy metrology in fin field effect transistors | |
| CN114295081A (zh) | 关于线的关键尺寸的测量方法及带电粒子束设备 | |
| JP5817383B2 (ja) | パターン測定方法 | |
| CN117389120B (zh) | 一种坡度角检测方法、装置、设备及介质 | |
| US20230196581A1 (en) | System and method for image segmentation from sparse particle impingement data | |
| Ding et al. | Double U-Net based Virtual Metrology on Plasma-Etch CD-SEM Images: AM: Advanced Metrology | |
| US11145049B2 (en) | Method for analyzing polymer membrane | |
| Adiga et al. | Metrology of 3D-NAND structures using machine learning assisted fast marching level-sets algorithm | |
| CN115641350A (zh) | Sem图形轮廓点分析方法、装置、计算机设备和程序产品 | |
| CN110672645A (zh) | 半导体结构的边界特征提取方法及其装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |