CN108292262B - 计算机存储器管理方法和系统 - Google Patents
计算机存储器管理方法和系统 Download PDFInfo
- Publication number
- CN108292262B CN108292262B CN201680069930.XA CN201680069930A CN108292262B CN 108292262 B CN108292262 B CN 108292262B CN 201680069930 A CN201680069930 A CN 201680069930A CN 108292262 B CN108292262 B CN 108292262B
- Authority
- CN
- China
- Prior art keywords
- copy
- group
- data structure
- memory
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
计算机可包含存储器系统,所述存储器系统具有可由处理单元读取和写入的多个存储器单元,且包含相同速度级的存储器单元的至少第一群组。多个复制区域各自具有所述第一群组中的所述存储器单元的对应部分以及复制单元和复制因数的不同组合,所述复制单元对应于特定数量的存储器单元。所述处理单元可用于:获得复制存储于所述存储器系统中的数据结构的指示;基于对应的复制单元和复制因数的组合,使所述数据结构与所述复制区域中的一个相关联;将所述数据结构复制数个复制本到相关联的复制区域,所述复制本的数量等于对应的复制因数;以及连续访问所述数据结构的所述复制本中的不同复制本。
Description
相关申请的交叉参考
本专利申请主张2015年12月3日提交的名称为“计算机存储器管理方法和系统(COMPUTER MEMORY MANAGEMENT METHOD AND SYSTEM)”的第14/957,799号美国专利申请书的优先权,所述申请书由此以引用的方式并入本文中,好像全文复制一样。
技术领域
本发明的改进大体上和计算机存储器系统的领域相关,且更具体来说,和相同速度级的存储器单元群组内的数据的计算机管理相关。
背景技术
存在各种形式的计算机存储器。在提交本说明书时,表达“存储器”在本领域中通常用于指代处理器可快速访问的存储器。存储器可包含高速缓存,所述高速缓存常常呈静态随机存取存储器形式(static random-access memory,SRAM)。静态随机存取存储器通常是指并入到相关联的处理器的芯片中的存储器。存储器还可包含片外存储器,所述片外存储器也被称作主存器。常常提供呈动态随机存取存储器(random access-memory,DRAM)形式的片外存储器,所述动态随机存取存储器为一个或多个基于硅的芯片的部分。针对不同形式的存储器,存储器单元具有不同构造。可在芯片上使用其它形式的存储器,例如嵌入式DRAM(embedded DRAM,EDRAM),或可在芯片外使用其它形式的存储器,例如混合存储器魔方(hybrid memory cube,HMC)或高带宽存储器(high bandwidth memory,HBM)。
尽管针对每一类型,存储器的精确构造都不同,但是存储器通常设置为呈有组织的存储器单元形式。每一存储器单元可容纳少量数据。每种类型的单元和存储器构造具有相关联的特征,这可被视为有利的或不利的。例如,片上存储器通常比片外存储器更快,但是更加昂贵和/或耗电。大多数计算机使用不止一种类型的存储器,旨在利用各种存储器类型的优点来实现对应功能。各种存储器类型共同组成计算机的存储器系统。不同的存储器类型通常按被称为存储器层次的结构组织。更小、更快、更昂贵的存储器的位置更接近处理器,且较便宜的存储器的位置距离处理器较远。存储器层次常常包含不止一个速度级的片上存储器、片外存储器,或片上和片外存储器。可被称为存储器控制器的存储器逻辑控制提供为呈硬件、软件或硬件和软件的组合形式,并执行旨在以一种有组织的方式使用各种存储器层级的各种算法。
目前可用的技术在一定程度上是令人满意的,但仍存在改进的空间。例如,已知的高速缓存的使用很大程度上取决于局部性原理(所述原理是存储器访问很有可能在邻近存储器地址周围聚集)的适用性。在此原理无法充分应用的应用中,例如,在联网和数据中心计算中的一些超高效应用的情况下,高速缓存系统的效率可为有限的。
发明内容
提供一种存储器系统和存储器管理方法,其中相同速度级的存储器单元群组可进一步细分到具有不同有效速度(带宽)的不同区域中。可以基于片上或片外存储器的特定速度级构造区域。接着,使用这些区域形成存储器层次,其中一个区域对应于表示特定速度和容量的存储器层次的一个层级。所述区域可各自具有特定复制单元(被复制的数据结构的位的数量)和复制因数(数据结构被复制的次数)。可以确定所存储的数据结构在将来将会经历高访问速度。此类确定可基于过去的访问速度或预计的访问速度。处理器可使此类数据结构与对应区域相关联。这种关联可基于复制单元、复制因数或复制单元和复制因数的组合。例如,区域可基于它的已被特定数据结构大小(位的数量)的复制单元而选择,且区域可基于它的基于数据结构的预期访问速度的复制因数而选择。接着,可在区域中将数据结构自动复制数个复制本,所述复制本的数量对应于所述区域的复制因数。复制本的位置可被追踪。处理器可将对数据结构的后续请求引导到区域中的复制本中的连续复制本。
可基于特定应用的要求预先确定区域的特征和数量,或者举例来说,可动态地管理区域的特征和数量。动态管理可指代基于举例来说,来自使用的实时反馈而修改区域的特征。复制区域可由硬件、软件或硬件与软件的组合限定。
通常,还将使用特定速度级的存储器单元的基础区域,所述基础区域不同于上文所描述的“复制”区域。可监控基础区域中的数据结构的访问速度,并且此监控可用作识别待复制的数据结构的基础。
还可监控复制区域的访问速度。一旦逻辑控制的复制区域的访问速度下降到特定阈值以下,逻辑控制就可用于从复制区域移出被复制的数据结构。例如,被复制的数据结构的移出可通过完全删除复制本或通过将被复制的数据结构移动到具有较低复制因数的另一区域来执行。
在通常的存储器类型中,每一速度级的存储器单元按具有特定条目宽度的组组织。条目宽度有时被称作“字”,且通常具有不止一个位。特定组中的所有条目共享针对处理器的一个或两个访问端口。复制单元可小于组的大小,并且区域可以一种在不同组中提供不同复制本的方式跨越多个组。以此方式,处理器对相同数据结构的连续请求可被引导到不同组,且避免了对单个组的访问端口的争夺。
在组组织中,可监控组端口的访问速度,并且可以使用算法来校平多组之间的访问速度。举例来说,在较高访问组中的较高访问数据结构可与较低访问组的具有相应大小的数据结构调换。存储器单元的基础区域可为水平的(即,与复制区域共享组)或竖直的(即,具有专用组)。
根据一个方面,提供一种计算机,包括:具有至少一个处理单元的处理器芯片;存储器系统,所述存储器系统具有可由处理单元读取和写入的多个存储器单元,且包含相同速度级的存储器单元的至少第一群组;多个复制区域,所述多个复制区域各自具有第一群组中的存储器单元的对应部分和复制单元与复制因数的不同组合,所述复制单元对应于特定数量的存储器单元;所述至少一个处理单元用于:获得复制存储于存储器系统中的数据结构的指示;基于对应的复制单元和复制因数的组合,使数据结构与复制区域中的一个相关联;将数据结构复制数个复制本到相关联的复制区域,所述复制本的数量等于对应的复制因数;以及连续访问数据结构的复制本中的不同复制本。
根据一个方面,提供一种计算机,所述计算机可包含存储器系统,所述存储器系统具有可由处理单元读取和写入的多个存储器单元,且包含相同速度级的存储器单元的至少第一群组。多个复制区域各自具有第一群组中的存储器单元的对应部分以及复制单元和复制因数的不同组合,所述复制单元对应于特定数量的存储器单元。处理单元可用于:获得复制存储于存储器系统中的数据结构的指示;基于对应的复制单元和复制因数的组合,使数据结构与复制区域中的一个相关联;将数据结构复制数个复制本到相关联的复制区域,所述复制本的数量等于对应的复制因数;以及连续访问数据结构的复制本中的不同复制本。
根据另一方面,提供一种管理计算机的存储器系统中的数据的方法,所述存储器系统至少具有相同速度级的存储器单元的第一群组,所述第一群组具有多个复制区域,所述多个复制区域各自具有复制单元和复制因数的不同组合;所述方法由计算机实施且包括:获得复制存储于存储器系统中的数据结构的指示;基于对应的复制单元和复制因数的组合,使数据结构与复制区域中的一个相关联;将数据结构复制数个复制本到相关联的复制区域,所述复制本的数量等于对应的复制因数;以及连续访问数据结构的复制本中的不同复制本。
根据另一方面,提供一种计算机,具有:具有至少一个处理单元的处理器芯片;存储器系统,所述存储器系统具有多个存储器单元且包含被分割在多个组中的相同速度级的存储器单元的至少第一群组,每一组具有特定数量的条目,并且针对每一条目特定数个存储器单元,每一组的条目共享至少一个访问端口,所述条目可由处理单元通过至少一个访问端口读取和写入;以及至少第一复制区域,所述至少第一复制区域具有第一群组中的存储器单元的第一部分,所述第一复制区域跨越多个所述组,且具有对应于所跨越的组中的任一个的特定数量个条目的一部分的第一复制单元和第一复制因数;所述至少一个处理单元用于:获得复制存储于存储器中的数据结构的指示;基于所述获得的指示,在第一复制区域中将数据结构复制数个复制本,所述复制本的数量等于对应的复制因数,其中复制本中的每一个在对应的所跨越的组中的不同一个组中;以及连续访问数据结构的复制本中的不同复制本。
计算机可具有至少第二复制区域,所述至少第二复制区域具有第一群组中的存储器单元的第二部分和复制单元和复制因数的第二组合,所述第二组合不同于第一群组的组合;其中处理器进一步用于基于对应的复制单元和复制因数的组合,使数据结构与复制区域中的一个相关联,并在相关联的区域中复制数据结构。
应理解,如本文所使用的表达“计算机”不以限制性方式进行解释。而是在广泛意义上使用以大体上指代某一形式的一个或多个处理单元和某一形式的可由处理单元访问的存储器系统的组合。计算机可为网络节点、个人计算机、智能手机、家用计算机等。
计算机中与存储器的管理相关联的部分可被称为存储器控制器,并且可包含呈硬件、软件或硬件和软件形式的逻辑控制。
应理解,计算机,或更具体地说,处理单元或存储器控制器的各种功能可由硬件、软件或硬件和软件的组合来执行。例如,硬件可包含逻辑门,所述逻辑门被包含为处理器的硅芯片的部分。软件可呈存储于存储器单元中的数据形式,例如存储于存储器系统中的可编程指令。相对于计算机、处理单元、存储器控制器或处理器芯片,表达“用于”是指存在硬件、软件或硬件与软件的组合以允许执行相关联的功能。
在阅读本公开内容后,所属领域的技术人员将了解有关本发明的改进的许多其它特征及其组合。
附图说明
在图中,
图1为相同速度级的存储器单元群组的简化示意图;
图2为具有不止一个如图1中所示的存储器单元群组的示例计算机的框图,其中每一存储器单元群组具有不同速度级;
图3和4是说明在计算机中使用图1的存储器单元群组的示例方法的流程图;
图5为相同速度级的存储器单元的另一群组的简化示意图,所述群组中的存储器单元按组组织;
图6示出具有示例竖直基础区域的图5的存储器单元群组;
图7示出具有示例水平基础区域的图5的存储器单元群组;
图8为说明可用于进一步管理图6或图7的存储器单元群组的示例方法的流程图;
图9为示出图2的计算机的监控单元的示例的放大框图;以及
图10为示出图2的计算机的存储器控制器的示例的放大框图。
具体实施方式
图1示意性地表示相同特定速度级的存储器单元10的群组。在存储器单元10的群组内,限定一个或多个复制区域(12、14)。复制区域(12、14)可各自占据存储器单元10的群组中的对应部分。存储器单元的群组可具有除复制区域(12、14)以外的区域,例如基础区域16,举例来说,所述基础区域16可以传统方式管理。在图1中示出的示例中,限定第一复制区域12和第二复制区域14。复制区域(12、14)可由对应的存储器单元18的位置(地址)的跨度并由复制单元和复制因数的组合限定。以复制到复制区域(12、14)中的对应复制区域(12、14)中的任何数据结构具有数量对应于复制单元的位且以基于复制因数的次数进行复制的方式限定复制单元和复制因数。每一复制区域(12、14)可具有复制单元和复制因数的标准组合。此组合可不同于其它区域的对应组合。相同速度级的存储器单元10的特定群组中的所有区域的复制单元和复制因数的组合的列表可被称作区域表。区域表的示例呈现如下:
复制单元 | 复制因数 | |
第一区域 | 4 | 8 |
第二区域 | 8 | 4 |
…… | …… | …… |
第N区域 | X | Y |
表1:区域表的示例
区域的划界可呈每一对应表的存储器单元的地址列表或那些地址的界限列表的形式。在一些实施例中,区域的划界还可被视为形成区域表的部分。
图2为计算机20的示例。相同速度级的存储器单元10的群组可形成计算机20的存储器系统22的部分。
计算机20包含处理单元24,所述处理单元24与存储器系统22相关联。存储器系统22可具有片上存储器、片外存储器或片上存储器与片外存储器。表达“片上”是指提供存储器作为同一集成电路的部分或提供芯片26作为处理单元24的事实。存储器单元10的群组可为片上或片外的。存储器单元10的群组可具有任何合适类型的存储器,例如DRAM或SRAM。不同类型的存储器可以在存储器单元的不同群组中使用。举例来说,可以在芯片上使用一个或多个速度级的SRAM,且可以在芯片外使用一个或多个速度级的DRAM。其它类型的存储器也可为合适的片上存储器或片外存储器。存储器单元10可由处理单元24读取和写入。
图3为示出具有图1的存储器单元10的群组的图2的处理单元24的操作100的方法的流程图。在操作期间,处理单元24可获得102复制数据结构的指示。待复制的数据结构可为具有复制区域(12、14)的相同速度级的存储器单元10的群组的部分,或可处于存储器系统22中的另一位置中。举例来说,待复制的数据结构可为另一速度级的存储器单元的群组的部分。
待复制的示例数据结构30在图1中示出。在此示例中,待复制的数据结构30处于存储器单元10的群组的基础区域16中。处理单元24使数据结构30与复制区域12、14中的一个相关联104。所述关联是基于对应的复制单元和复制因数组合,并且可因此被称为取决于区域表28。数据结构30具有数量对应于相关联的复制区域的复制单元(举例来说,14)的位。接着,处理单元24在相关联的复制区域(12、14)中将数据结构30复制106数个复制本,所述复制本的数量等于复制因数的值。复制数量等于复制因数的值的复制本的步骤106可由计算机自动进行。
处理单元24对数据结构30的连续后续访问被引导108到复制本32中的连续复制本32,并且可任选地与原始数据结构30交替。处理单元24对数据结构30的连续后续访问可穿插有也可未穿插处理单元24对其它数据结构的访问。存储器映射34可用于指出被复制的数据结构的存储器单元位置。举例来说,在处理对复制本32的连续后续访问的过程中,存储器映射34可供处理单元24查阅。处理单元24中与存储器的管理相关联的部分可被称为“存储器控制器”36,并且可包含呈硬件、软件或硬件和软件形式的逻辑控制。
如上文所描述,通过复制数据结构30和引导另外处理单元访问,可以获得以下区域吞吐量:
区域吞吐量=(复制因数)*(特定速度级的存储器速度)
其条件是对复制本的后续访问不会争夺有限的带宽。
通常,将获得复制数据结构的指示,以及对数据结构的大小的指示和对数据结构的预期未来访问速度的指示。因此,数据结构与区域的关联可基于匹配数据结构的大小与相关联的复制区域的复制单元。此外,数据结构与区域的关联可基于预期未来访问速度的指示与相关联的复制区域的相容复制因数的匹配。在计算机高度专业化的一些实施例中,可基于已知功能预先确定预期的未来访问速度。在计算机更加通用的实施例中,举例来说,可基于所存储的数据的过去访问速度确定预期的未来访问速度。举例来说,可通过监控110访问速度来获得所存储的数据的过去访问速度。
可使用具有复制单元和复制因数的不同组合的多个复制区域。因此,可通过复制具有不同大小和不同的预期未来访问速度的数据结构来实现令人满意的通用程度。复制区域的限定可为静态的或动态的。举例来说,可基于针对特定功能的预期访问速度预先确定静态的复制区域。或者,可动态地调整复制区域的限定,例如存储器单元量和地址的组合、复制单元和复制因数的组合。举例来说,动态调整可基于访问速度的监控。
在一些实施例中,处理单元进一步具有从复制区域移出被复制的数据结构的功能120可为有意义的。此类功能120在图4中示意性地示出。此功能可包含以下步骤:获得122将从复制区域移出被复制的数据结构32的指示。在一个实施例中,可基于监控124被复制的数据的访问速度的先前步骤而获得此指示。实际上,被复制的数据的访问速度降低到特定阈值以下可提供此类指示。在另一实施例中,可基于确定从已经访问数据结构的复制本已过去特定时间段而获得此指示。在替代实施例中,可在另一基础或基础的组合上而获得指示。
在获得移出的指示之后,可简单地删除126数据结构的复制本。例如,数据结构的复制本可通过用识别为具有较高预期访问速度的另一数据结构的复制本替换来删除126。任选地,处理单元24可支持确定128具有较低复制因数的另一适当的复制区域(12、14)是否可用的功能。举例来说,这可基于监控具有较低复制因数的另一复制区域的访问速度来实现。
在支持确定128功能的情况下,可将数据结构移动130到另一复制区域,然后再在初始复制区域中删除或替换数据结构。
现参考图5,应理解,许多常用的存储器系统22具有以组结构布置的相同速度级的存储器单元的一个或多个群组210。组结构通常包含多个组240。每一个别组240可具有极大数量的存储器单元,所述存储器单元可被分类在具有不同容量的子群组中。子群组中的最小一个可被称为“条目”。组240的特征在于以下事实:组240中的所有条目具有相同数量的位并且可通过一个或多个共享端口由处理单元24访问。特定组的条目中的位的标准数量有时被称为“字长”,且通常大于一个位。特定组的条目全部可通过一个或多个端口由处理器24读取和写入。在读取或写入步骤期间,通常同时访问特定条目中的不同位。因此,处理单元24的连续访问和组的连续条目跨越共享端口而与彼此争夺带宽。组通常具有一个或两个端口。
在向组结构应用上文所描述的复制区域的概念的实施例中,复制区域可跨越多个组240。数据结构的复制本可被放置在不同组240中。因此,对数据结构的复制本的连续后续访问被引导到不同组,从而避免与彼此争夺相同端口和带宽。
使用图5中所示的组结构的两个示例应用在下文加以描述。在这些示例应用中,组240中的条目在页242中进行分组,各自具有相同数量的条目。页在片段244中进行分组。因此,在指定条目之前,条目的地址可包含组240、片段244和页242的标识。组的宽度或特定组中的每一条目的位的数量可在特定速度级内变化。例如,在此实施例中,组的宽度可在32、64和128位之间变化。或者,相同速度级内的组240可具有相同大小,这可有助于存储器管理。类似地,片段244可具有相同或不同大小。一个实施选择方案是使所有片段244具有相同大小以便于存储器管理。页242可具有相同或不同大小。一个实施选择方案是使所有页242具有相同大小以便于存储器管理。片段244的大小和页242的大小是可依据应用定制的实施参数。应理解,可以在替代实施例中使用除片段244和页242以外的层次或更小层次。在图5中所示的存储器单元210的示例群组中,组240被划分成64个片段244,所述64个片段244随后又各自被划分成128个页242。页中的每一个具有特定数量的条目。
具有特定速度级的存储器单元210的群组被划分成多个区域,其中每一区域通过产生所识别条目的不同数量个复制本而实现目标吞吐量。每一复制本驻存在不同组中。区域的数量和区域中的复制本的数量(即复制因数)是可依据应用定制的实施参数。
特定区域的复制单元可为单个条目、页或片段。当复制单元为单个条目时,容纳相同数据作为条目(例如,复制本)的存储器位置集合被称作“条目群组”。类似地,当复制单元为页或片段时,容纳相同页或片段的所有复制本的页集合或片段集合可被称作“页群组”或“片段群组”。当选择更小的复制单元时,存储器占用率可变得更高效。然而,当复制单元的大小减小时,存储器管理的面积成本增加;在这种情况下,存储器管理可变得更复杂。特定复制区域的复制单元为可依据应用定制的实施参数。
区域可进行灵活分配,并且可由软件或硬件管理。软件管理提供最大灵活性,但是在管理更新速度方面可能较为缓慢。硬件管理提供快速管理更新速度,但是不具有通过软件管理得到的灵活性。软件还可能借助于硬件来管理区域。软件管理、硬件管理或组合的硬件/软件管理的选择为可依据应用进行的实施方案选择。
低存储器浪费的灵活分配方案使得区域的条目能够分配在特定速度级的存储器内的任何位置。后一种方法的缺点在于它可能会使得存储器管理的面积成本更加昂贵,且更复杂。在另一种极端情况下,每一区域可被分配数个专用存储器组。这一方法的缺点在于它可能会消耗大量的存储器组和很少使用的区域的存储器空间,从而产生浪费。在这两种极端情况之间的是各种中间方法。参考图6详述具有“竖直”基础区域的示例。参考图7描述具有“水平”基础区域的第二示例。在这两个示例中,特定速度级具有五个复制区域,以及基础区域。这些复制区域分别具有1、2、4、8和16的复制因数。这两个实例中的任一个中的基础区域可由软件、硬件或软件和硬件的组合管理。
现参考图6,描绘竖直基础区域方案的示例。此处,区域0 250存储原始软件表,其中复制因数为1。它还可被称作“基础区域”250。基础区域250包含预分配的专用组240。区域1到4是由硬件和软件共同管理的复制区域,并且共享数个预分配的组240。区域1提供最高吞吐量,其中复制因数为16,且复制单元为一个条目。区域2提供次高吞吐量,其中复制因数为8,且复制单元为一个页。区域3和4类似于区域2,除了复制因数分别为4和2。
可使用不同方案来决定区域的大小,并且区域的大小可进行动态调整或静态配置。对于具有用于所有表的已知总计吞吐量的应用,区域1到4的大小可根据以下公式进行静态配置:
区域中的条目的数量=(总计吞吐量)÷(最大区域吞吐量)。
此存储器系统示例的第二可能实施方案在图7中说明。此方法还具有在特定速度级中形成的5个区域。这些区域分别具有1、2、4、8和16的复制因数。
区域1到4是以类似于限定竖直存储器区域中的那些复制区域的方式限定的复制区域,除了每一区域占用特定速度级处的所有可用组的一部分。然而,区域0为占用多个组240的一部分而不是具有专用组的基础区域260。
竖直基础区域的优点在于基础区域(区域0)的吞吐量未受到其它区域的影响,但是区域1到4的总计存储器带宽限于预分配的组。水平基础区域的优点在于区域1到4的吞吐量可达到特定速度级中的存储器所提供的最大吞吐量,但是基础区域的吞吐量受到区域1到4的影响。
又一方法是混合水平基础区域和竖直基础区域,由此组合这两种方法的益处。在此方法中,区域1到4可共享区域0不可用的预分配的组。同时,区域1到4还可与区域0共享组。
当应用到具有存储器系统的计算机时,所述存储器系统具有两个片上速度级和一个片外速度级,应用到每一速度级的上述实例实施方案可提供总共15个层级的存储器层次。每一速度级的每一区域具有一个层次层级。
现将呈现以上文所描述的方式使用计算机的示例方法。
在基础区域中,存储器管理识别访问速度高于特定“热”访问速度阈值的数据结构。为了易于参考,这些数据结构可被称为“热数据结构”。热数据结构的大小可以变化。具有高访问速度的条目可被称作“热条目”。具有高访问速度的页可被称作“热页”。具有高访问速度的片段可被称作“热片段”。
在在本文中将被称作“动态复写”的过程中,存储器管理处理热数据结构。它基于热数据结构的访问速度而选择复制单元调适成用于热数据结构且具有足够吞吐量的复制区域。热数据结构被复制到所选择的复制区域中。接着,对热数据结构的另外访问可被引导到所选择的区域中的复制本。任选地,可使用调度算法在相关联的复制区域和原始区域之间调度对热数据结构的另外访问。出于此目的可以使用各种调度算法,其中一些调度算法比其它调度算法更适用于某些应用。公平队列调度和简单加权轮循队列调度是调度算法的两个示例。
存储器管理还可包含用于校平组的占用率的功能。此功能在本文中将被称作“动态表移动”。此功能300在图8中说明。
计算机可识别访问速度低于特定“冷”访问速度阈值的数据结构。为了易于参考,这些数据结构可被称为“冷数据结构”。还可提供额外分类。举例来说,冷访问速度阈值和热访问速度阈值之间的数据结构可被分类为“温数据结构”。组、片段、页和条目可被指派除“热”、“温”和“冷”以外的额外访问速度级,并因此允许更精细的存储器管理动作。
更具体地说,计算机可识别302访问速度比第二冷组高的第一温组。计算机还可识别304第一组中的访问速度比位于第二组中的第二大小相同的冷数据结构高的第一温数据结构。可基于所存储的数据306的所监控访问速度来执行识别(302、304)。接着,计算机可交换308第一数据结构与第二数据结构的位置。可独立地基于特定的大小单位对具有相同大小的数据结构执行交换308(例如,可交换条目、片段或页)。
较高访问速度组中的较高访问速度数据结构可与较低访问速度组中的较低访问速度数据结构互换(交换)。互换的数据结构具有相同大小。然后,对温条目、温页或温片段的另外访问可被引导到所选择的冷组,而对所选择的冷条目、所选择的冷页或所选择的冷片段的另外访问可被引导到温组。
图9示出可用作访问速度的指示的输入的监控单元40的示例。可提供监控单元40以监控处理器对大量存储器单元、少量存储器单元或对不同数量的存储器单元的访问。例如,监控单元40可用于对条目、页242、片段244和/或组240的访问速度进行分类。监控单元40可实施在软件或硬件中。软件实施方案提供最佳灵活性,但具有可能较慢的监控速度。硬件实施方案可提供更好的监控速度,但是具有相关联的面积成本。下文描述基于分层方案的具有令人满意的面积成本的硬件实施方案。
在此示例中,监控单元40可实施按组计数器42,且每一按组计数器42可具有数个按片段计数器44以监控访问速度。可通过各种算法,例如漏桶算法的变化形式,来实施计数器42、44。按组比较器46和按片段比较器48可用于比较所监控的访问速度与静态或动态阈值。阈值可用于将所监控的组240或片段244分类成热、温或冷。在此示例中,对于温或热组240内的每一温或热片段244,使用页计数器50的一个或多个集合来并行监控片段244内的页242的访问速度。一个简单方法是使每一集合中的页计数器的数量等于片段中的页242的数量。在此情况下,针对所选择的片段244,每一页242可指派有一个计数器。
可替代地,集合中的页计数器的数量可为片段244中的页242的数量的一部分。在此情况下,页计数器可指派数个页242,并且可以对分搜索方式监控这些页242的访问速度。例如,如果片段大小为128页,那么可使用16页计数器的集合,其中每一页计数器用于监控8页的访问速度。页计数器可以用于以对分搜索方式操作。它可首先在配置的时间间隔内监控4页的总计访问速度。如果总计访问速度为高,那么它在这4页中选择2页来监控等。否则,它开始在配置的时间间隔内监控另外4页等。此外,对于温或热组240内的每一温或热页242,可使用条目计数器集合来并行监控片段244内的条目的访问速度。这些条目计数器的操作可类似于页计数器的操作。
对于除基础区域以外的区域,可使用类似于用于基础区域的那些方案的方案来执行通过访问速度对数据结构进行的分类。这使得热条目群组、热页群组或热片段群组能够通过动态表复写而被复制到具有足够吞吐量的另一适当的存储器层次。此外,存储器管理可使温条目群组、温页群组或温片段群组互换到相同区域或另一适当区域内的另一组集合。存储器管理还可支持从具有较高吞吐量的存储器区域将冷条目群组、冷页群组或冷片段群组移出到具有较低吞吐量的另一适当存储器区域。可采用各种移出策略,例如使用频率最低或最近最少使用等。
基于监控结果,可使用各种算法来选择存储器区域、存储器组、片段或片段群组、页或页群组、条目或条目群组以供动态表复写或动态表移动。例如,可使用各种在线装箱算法(on-line bin-packing algorithms)和逼近,例如首次拟合递减装箱算法(first fitdecreasing bin-packing algorithm)等。算法可实施在软件或硬件中。软件实施方案可提供更好的灵活性,但具有可能较慢的速度,而硬件实施方案可提供更快的速度,但相关联的面积成本较高且灵活性更低。算法还可由硬件和软件共同实施。
为了减少存储器管理消耗的存储器带宽,需要降低热或温数据结构的可能性。可使用负载均衡算法来校平组之间的复制本的访问负载。负载均衡算法可通过软件或硬件实施。软件实施方案可提供更好的灵活性,但具有可能较慢的速度,而硬件实施方案可提供更快的速度,但具有更低的灵活性。简单的硬件实施方案将使用地址加扰以向组或组集合指派数据结构。可使用各种散列方案来进行地址加扰。与存储器加速组合,上述地址加扰还可减小装箱算法的硬件-软件共同实施方案所需的速度。这实现了动态表复写和动态表移动的实施方案的简化和权衡。
可使用存储器映射34来追踪数据结构的地址。此处,处理器使用逻辑地址访问数据结构,而数据结构的物理地址可由于动态表复写或动态表移动而随着时间推移改变。因此,存储器映射34将逻辑地址映射到物理地址。存储器映射34使得处理器能够在动态表复写和动态表移动下访问正确数据。
在例如图2中示出的实施例的实施例中,存储器系统22可包含不止一个速度级的存储器。因此,存储器系统22可包含特定速度级的存储器单元的不止一个群组,其中不同群组的速度级不同。存储器系统22可包含一个或多个速度级的片上群组、一个或多个速度级的片外群组或具有两个或更多个速度级的片上和片外群组的组合。
图10示出具有不止一个速度级群组的存储器系统22的示例存储器控制器36。更具体地说,每一速度级具有数个存储器层次。每一存储器层次与具有比速度级高得多的可能吞吐量的存储器区域相关联。如图10中所示出,通过针对每一个别速度级群组使用专用存储器映射34和区域表28来管理此系统可为有利的。类似地,存储器控制器36可包含用于每一群组的专用逻辑控制,被称作表R&M引擎35,所述专用逻辑控制所述群组内的管理动态表复写和动态表移动。在一些替代实施例中,这些资源可在两个或更多个群组之间共享。在替代实施例中,举例来说,可针对每一速度级群组使用专用监控单元。在图10中所示的示例中,共享监控单元40的资源。可使用高速监控、快速表R&M引擎、地址加扰、动态表复写和动态表移动来促进快速存储器映射,所述存储器映射通过在线装箱算法更新,所述在线装箱算法例如首次拟合递减装箱算法等。对于要求高的应用,整个存储器系统可实现令人满意的吞吐量。
可理解,上文所描述和说明的示例仅意图为示例性的。鉴于特定应用,针对上文提供的示例到替代方案是可能的。上文所描述的示例可用于各种形式的计算机,例如具有网络处理单元(network processing unit,NPU)的网络计算机、具有中央处理单元(centralprocessing unit,CPU)的个人计算机、智能手机、工业计算机、智能电器设备的处理单元等。新兴的5G技术以及未来技术将需要更高性能的处理器来满足不断增长的数据带宽和低时延连接要求。新装置必须更小、更好、更快且更高效。本发明的一些实施例可经特别设计以满足此类技术的各种要求,并且可用于升级本领域中的设备以支持新技术。本发明的实施例还可用于在现有功率约束内改进未来性能,同时保持低替换成本。具体地说,特定实施例可处理硅装置、4G/5G基站和手机(其中,举例来说,手机应用可能集中在低功耗上以节省电池电力)、现有网络设备替换物、未来网络设备部署、通用处理器要求,和/或更一般来说,处理器性能的增加。本发明的范围通过所附权利要求书指示。
Claims (25)
1.一种计算机,其特征在于,包括:
具有至少一个处理单元的处理器芯片;
存储器系统,所述存储器系统具有可由所述处理单元读取和写入的多个存储器单元,且包含相同速度级的存储器单元的至少第一群组;
多个复制区域,各自具有所述第一群组中的所述存储器单元的对应部分以及复制单元和复制因数的不同组合,所述复制单元对应于特定数量的存储器单元;所述复制单元为被复制的数据结构的位的数量;所述复制因数为数据结构被复制的次数;
所述至少一个处理单元用于:
获得复制存储于所述存储器系统中的数据结构的指示;
基于对应的复制单元和复制因数的组合,使所述数据结构与所述复制区域中的一个相关联;
将所述数据结构复制数个复制本到相关联的复制区域,所述复制本的数量等于对应的复制因数;以及
连续访问所述数据结构的所述复制本中的不同复制本。
2.根据权利要求1所述的计算机,其特征在于,所述处理器芯片进一步包括用于监控所存储的数据结构的访问速度的监控单元;其中所述处理单元用于至少基于所述所存储的数据结构的所监控的访问速度获得所述复制存储于所述存储器系统中的所述数据结构的指示。
3.根据权利要求2所述的计算机,其特征在于,所述处理单元进一步用于获得将从所述相关联的复制区域移出所述数据结构的所述复制本的指示,并基于所述将移出所述复制本的指示删除所述复制本。
4.根据权利要求3所述的计算机,其特征在于,所述处理单元进一步用于确定复制单元与所述相关联的复制区域相同但复制因数比所述相关联的复制区域低的另一复制区域的存在,并在执行删除步骤之前,相对于所述另一复制区域重复所述关联、复制和连续访问的步骤。
5.根据权利要求1所述的计算机,其特征在于,所述处理单元进一步用于获得所述数据结构的大小和预期访问速度的指示,并基于所述数据结构的所述大小和所述相关联的复制区域的所述复制单元之间的匹配以及所述数据结构的所述预期访问速度和所述相关联的复制区域的所述复制因数之间的匹配,执行所述关联。
6.根据权利要求1所述的计算机,其特征在于,所述处理器芯片进一步包括含有所述复制区域列表的区域表,所述复制区域列表针对每一复制区域包含对应的复制单元、对应的复制因数和至少所述存储器单元中的对应存储器单元的地址的划界的指示。
7.根据权利要求1所述的计算机,其特征在于,所述复制单元和复制因数的不同组合包含至少两个不同复制单元。
8.根据权利要求1所述的计算机,其特征在于,所述复制单元和复制因数的不同组合包含至少两个不同复制因数。
9.根据权利要求1所述的计算机,其特征在于,在至少所述第一群组中,相同速度级的所述存储器单元被分割在多个组中,每一组具有特定数量的条目,并且每一条目特定数个存储器单元,每一组中的所述条目共享至少一个访问端口,所述条目可由所述处理单元通过所述至少一个访问端口读取和写入;其中所述多个复制区域各自跨越多个所述组并且各自具有对应于所跨越的组中的任一组中的所述特定数量的条目的一部分的复制单元;并且其中所述处理单元用于执行所述多个组中的不同组中的所述数据结构的复制,以及随后访问所述组中的不同组中的复制本中的不同复制本。
10.根据权利要求9所述的计算机,其特征在于,进一步包括基础区域,所述基础区域具有所述第一群组中的所述存储器单元的另一不同部分,其中所述数据结构在与复制区域相关联且在所述复制区域中复制之前存储于所述基础区域中。
11.根据权利要求10所述的计算机,其特征在于,所述基础区域跨越多个所述组。
12.根据权利要求10所述的计算机,其特征在于,所述基础区域具有至少一个专用组。
13.根据权利要求9所述的计算机,其特征在于,进一步包括监控单元,所述监控单元用于监控所述多个组的至少个别访问速度;其中所述处理单元进一步用于识别所述多个组中的第一组,所述第一组具有比所述多个组中的第二组更高的访问速度;识别占用所述第一组的所述条目的一部分的第一数据结构,所述第一数据结构具有比具有相同数量个条目且位于所述第二组中的第二数据结构更高的访问速度;以及互换所述第一数据结构的位置与所述第二数据结构的位置。
14.根据权利要求9所述的计算机,其特征在于,进一步包括监控单元,所述监控单元用于监控所述多个组的至少个别访问速度;其中所述处理器芯片进一步包括含有存储器单元的所述群组的所述复制区域列表的区域表,所述区域表针对每一复制区域包含对应的复制单元、对应的复制因数和至少所述存储器单元中的对应存储器单元的地址的划界的指示;其中所述处理单元进一步用于基于所述监控修改以下项中的至少一个:复制单元、复制因数和至少一个复制区域的存储器单元的地址的划界。
15.根据权利要求9所述的计算机,其特征在于,进一步包括监控单元,所述监控单元用于监控所述多个组的个别访问速度并监控所述组内的数据结构的访问速度;其中所述处理单元进一步用于
识别在所述组内具有低于第一阈值的访问速度的至少一个特定单元的数据结构;
将待复制的所述数据结构识别为在所述组内具有高于第二阈值的访问速度;
识别在所述组内具有在所述第一和所述第二阈值之间的访问速度的具有特定大小的数据结构;
识别所述多个组中的第一组,所述第一组具有比所述多个组中的第二组更高的访问速度;
以及互换识别为在所述第一组中具有在所述第一和所述第二阈值之间的访问速度的数据结构的位置与识别为在所述第二组中具有低于所述第二阈值的访问速度的对应数据结构的位置;
其中待复制的数据结构的指示是基于所述将所述待复制的数据结构识别为在所述组内具有高于第二阈值的访问速度的步骤。
16.根据权利要求15所述的计算机,其特征在于,所述复制和所述互换数据结构的所述位置中的至少一个是基于装箱算法和负载均衡算法,其中对数据结构的后续访问是基于调度算法。
17.根据权利要求9所述的计算机,其特征在于,所述处理器芯片进一步包括监控单元,所述监控单元用于测量所述多个组中的每一组的多个部分的访问速度。
18.根据权利要求9所述的计算机,其特征在于,每一相同速度级的存储器单元的群组包括至少三个复制区域,其中所述至少三个复制区域中的至少第一复制区域的复制单元具有一个条目,所述至少三个复制区域中的至少第二复制区域的复制单元为对应于多个条目的片段,且所述至少三个复制区域中的至少第三复制区域的复制单元为对应于多个片段的页。
19.根据权利要求1所述的计算机,其特征在于,进一步包括另一多个复制区域,所述另一多个复制区域各自包括具有相同速度级的存储器单元的第二群组的存储器单元的对应部分以及复制单元和复制因数的不同组合,存储器单元的所述第二群组的速度级不同于所述第一群组的速度级,其中所述处理单元用于利用存储器单元的所述第二群组的所述多个复制区域执行所述获得、关联、复制和随后访问的步骤。
20.根据权利要求19所述的计算机,其特征在于,提供存储器单元的所述第一群组作为所述处理器芯片的部分,并与所述处理器芯片分开地提供存储器单元的所述第二群组。
21.根据权利要求19所述的计算机,其特征在于,所述计算机具有一定量的所述存储器单元的群组,所述群组具有彼此不同的速度级,且所述复制区域的数量大于群组的数量的两倍,基于对应速度级和复制因数的不同组合,所述复制区域全部具有彼此不同的吞吐量。
22.根据权利要求21所述的计算机,其特征在于,所述处理器芯片针对存储器单元的所述群组中的每一个进一步包括含有所述群组的所述复制区域列表的对应区域表,所述复制区域列表针对每一复制区域包含对应的复制单元、对应的复制因数和至少所述存储器单元中的对应存储器单元的地址的划界的指示,其中所述处理单元用于基于所述对应区域表分别地针对每一群组执行所述获得、关联、复制和随后访问的步骤。
23.根据权利要求22所述的计算机,其特征在于,在所述群组中的每一个中,相同速度级的所述存储器单元被分割在多个组中,每一组具有特定数量的条目,并且每一条目特定数个存储器单元,其中所述处理器芯片针对所述群组中的每一个进一步包括对应的监控单元,所述监控单元用于
监控所述多个组的个别访问速度并监控所述组内的数据结构的访问速度,
识别在所述组内具有低于第一阈值的访问速度的数据结构;以及
识别在所述组内具有高于所述第一阈值的访问速度的数据结构;
识别所述多个组中的第一组,所述第一组具有比所述多个组中的第二组更高的访问速度;
对于所述群组中的每一个,对应的存储器映射可由所述处理单元访问以追踪存储于所述群组内的所述数据结构的存储器单元位置。
24.一种管理计算机的存储器系统中的数据的方法,其特征在于,所述存储器系统具有相同速度级的存储器单元的至少第一群组,所述第一群组具有多个复制区域,所述多个复制区域各自具有复制单元和复制因数的不同组合;所述复制单元为被复制的数据结构的位的数量;所述复制因数为数据结构被复制的次数;所述方法由所述计算机实施且包括:
获得复制存储于所述存储器系统中的数据结构的指示;
基于对应的复制单元和复制因数的组合,使所述数据结构与所述复制区域中的一个相关联;
将所述数据结构复制数个复制本到相关联的复制区域,所述复制本的数量等于对应的复制因数;以及
连续访问所述数据结构的所述复制本中的不同复制本。
25.一种计算机,其特征在于,包括:
存储器,具有:
多个组,所述多个组各自具有端口,以及
多个区域,每一区域包含所述组中的至少2个组的至少一部分,且至少2个所述区域具有不同复制因数;以及
处理器,所述处理器用于监控与数据相关联的访问速度且在一个所述区域中具有相容的所述复制因数;根据所述复制因数以复制方式存储所述数据。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/957,799 US9747049B2 (en) | 2015-12-03 | 2015-12-03 | Computer memory management method and system |
US14/957,799 | 2015-12-03 | ||
PCT/CN2016/076493 WO2017092193A1 (en) | 2015-12-03 | 2016-03-16 | Computer memory management method and system |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108292262A CN108292262A (zh) | 2018-07-17 |
CN108292262B true CN108292262B (zh) | 2020-12-25 |
Family
ID=58796213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680069930.XA Active CN108292262B (zh) | 2015-12-03 | 2016-03-16 | 计算机存储器管理方法和系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9747049B2 (zh) |
CN (1) | CN108292262B (zh) |
WO (1) | WO2017092193A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180083023A (ko) * | 2017-01-11 | 2018-07-20 | 에스케이하이닉스 주식회사 | 메모리 시스템의 어드레스 맵핑 방법 |
TWI672647B (zh) * | 2018-03-20 | 2019-09-21 | 緯穎科技服務股份有限公司 | 管理方法及其相關儲存系統 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1629817A (zh) * | 2003-12-17 | 2005-06-22 | 国际商业机器公司 | 复制设备、复制方法和块标识数据获取方法 |
CN102265277A (zh) * | 2011-06-01 | 2011-11-30 | 华为技术有限公司 | 数据存储系统的操作方法和装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7461221B2 (en) * | 2005-03-24 | 2008-12-02 | International Business Machines Corporation | Apparatus, system, and program for automatic backup of related data |
KR100816053B1 (ko) | 2006-11-21 | 2008-03-21 | 엠텍비젼 주식회사 | 셀프 카피 기능을 가지는 메모리 장치, 메모리 시스템 및듀얼 포트 메모리 장치 |
US8549236B2 (en) * | 2006-12-15 | 2013-10-01 | Siliconsystems, Inc. | Storage subsystem with multiple non-volatile memory arrays to protect against data losses |
US8250040B2 (en) * | 2009-06-15 | 2012-08-21 | Microsoft Corporation | Storage or removal actions based on priority |
CN102622185B (zh) | 2011-01-27 | 2015-09-23 | 北京东方广视科技股份有限公司 | 在多个存储单元中存储文件的方法以及存储分配方法 |
CN103946826B (zh) * | 2011-09-30 | 2019-05-31 | 英特尔公司 | 用于在公共存储器通道上实现多级存储器层级的设备和方法 |
CN103136108B (zh) | 2011-12-05 | 2016-04-06 | 慧荣科技股份有限公司 | 快闪存储装置及其数据读取方法 |
US9613050B2 (en) * | 2013-08-13 | 2017-04-04 | Maxta, Inc. | Shared data storage leveraging dispersed storage devices |
US9513692B2 (en) * | 2013-09-18 | 2016-12-06 | Intel Corporation | Heterogenous memory access |
CN103605482B (zh) | 2013-11-21 | 2017-02-01 | 浪潮电子信息产业股份有限公司 | 一种硬盘内数据高性能存储方法 |
US9640240B2 (en) | 2013-11-26 | 2017-05-02 | Micron Technology, Inc. | Partial access mode for dynamic random access memory |
-
2015
- 2015-12-03 US US14/957,799 patent/US9747049B2/en active Active
-
2016
- 2016-03-16 CN CN201680069930.XA patent/CN108292262B/zh active Active
- 2016-03-16 WO PCT/CN2016/076493 patent/WO2017092193A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1629817A (zh) * | 2003-12-17 | 2005-06-22 | 国际商业机器公司 | 复制设备、复制方法和块标识数据获取方法 |
CN102265277A (zh) * | 2011-06-01 | 2011-11-30 | 华为技术有限公司 | 数据存储系统的操作方法和装置 |
Non-Patent Citations (1)
Title |
---|
云环境下数据副本选择策略研究;艾云霄;《中国优秀硕士学位论文全文数据库 信息科技辑》;20140515;I137-31 * |
Also Published As
Publication number | Publication date |
---|---|
US9747049B2 (en) | 2017-08-29 |
WO2017092193A1 (en) | 2017-06-08 |
US20170160959A1 (en) | 2017-06-08 |
CN108292262A (zh) | 2018-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11709597B2 (en) | Memory system and method for controlling nonvolatile memory | |
CN110134514B (zh) | 基于异构内存的可扩展内存对象存储系统 | |
JP6097444B2 (ja) | メモリシステムの温度情報に基づくメモリシステム管理のためのシステム及び方法 | |
US20200310961A1 (en) | Memory system and method for controlling nonvolatile memory | |
EP2645259B1 (en) | Method, device and system for caching data in multi-node system | |
CN109902039A (zh) | 存储器控制器、存储器系统及于一存储器中管理数据配置的方法 | |
US11797436B2 (en) | Memory system and method for controlling nonvolatile memory | |
US10255191B2 (en) | Logical memory address regions | |
EP2472412B1 (en) | Explicitly regioned memory organization in a network element | |
CN107969153B (zh) | 一种资源分配方法、装置及numa系统 | |
CN112035061B (zh) | 固态硬盘资源分配方法、装置和存储介质 | |
US10083120B2 (en) | Memory system, and address mapping method and access method thereof | |
KR101061483B1 (ko) | 메모리 회로 및 메모리 회로의 엑세스 방법, 메모리 관리 시스템 및 메모리 관리방법 | |
CN115904212A (zh) | 数据处理的方法、装置、处理器和混合内存系统 | |
CN105786722B (zh) | 基于异构混合内存的nvm内存擦写控制方法和系统 | |
CN108292262B (zh) | 计算机存储器管理方法和系统 | |
CN115421924A (zh) | 一种内存分配方法、装置及设备 | |
CN116501249A (zh) | 一种减少gpu内存重复数据读写的方法及相关设备 | |
CN111290706A (zh) | 一种基于布隆过滤器的双层读写磨损均衡方法 | |
US10552086B2 (en) | Global pool of garbage collection units (GCUs) in a shared non-volatile memory device | |
JP2017224112A (ja) | メモリシステムおよびメモリ管理装置 | |
Brock et al. | Replacement policies for heterogeneous memories | |
US20200133884A1 (en) | Nvram system memory with memory side cache that favors written to items and/or includes regions with customized temperature induced speed settings | |
Liu et al. | CostFM: A High Cost-Performance Fingerprint Management Mechanism for Shared SSDs | |
CN117215485A (zh) | Zns ssd管理方法及数据写入方法、存储装置、控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |