CN108235010A - 一种适应性变动长度实时编码器及编码方法 - Google Patents

一种适应性变动长度实时编码器及编码方法 Download PDF

Info

Publication number
CN108235010A
CN108235010A CN201711332475.0A CN201711332475A CN108235010A CN 108235010 A CN108235010 A CN 108235010A CN 201711332475 A CN201711332475 A CN 201711332475A CN 108235010 A CN108235010 A CN 108235010A
Authority
CN
China
Prior art keywords
coding
module
modules
coefficient
memory space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711332475.0A
Other languages
English (en)
Other versions
CN108235010B (zh
Inventor
王舒敏
于立新
彭和平
庄伟�
沈国琳
钟逸洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201711332475.0A priority Critical patent/CN108235010B/zh
Publication of CN108235010A publication Critical patent/CN108235010A/zh
Application granted granted Critical
Publication of CN108235010B publication Critical patent/CN108235010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

一种适应性变动长度实时编码器及编码方法,编码器包括预处理模块、编码模块和包装模块。使用了“两组系数存储空间”的预处理模块和“串并组合式的熵编码”的编码模块对编码器的结构进行了优化,实现高效率的编码,满足实时编码的要求。

Description

一种适应性变动长度实时编码器及编码方法
技术领域
本发明涉及一种适应性变动长度实时编码器及编码方法,属于集成电路设计技术领域。
背景技术
H.264/AVC是由ITU和ISO\IEC联合发布的新一代视频编码标准,与以往的MPEG-4、H.263等编码标准相比,H.264/AVC具有更高的编码效率和更好的网络适应性。它广泛应用于数字电视、数字用户线路视频服务、互动式存储介质(光盘等)、实时多媒体服务(视频会议等)、远程监控等领域中。H.264/AVC是一种面向块的基于运动补偿的编解码器标准,其编解码流程主要包括5个部分:帧间预测和帧内预测、变换与反变换、量化与反量化、环路滤波、熵编码。其中,CAVLC是视频编码处理的最后一个组成部分,也是提升H.264/AVC压缩性能的重要技术之一。
但随着移动视频录制设备的进一步发展,视频压缩编码在移动设备中的应用越来越广泛,基于软件实现的CAVLC实时性不够,编码效率较低,不能满足移动设备视频录制对于压缩质量、压缩速度的需求。
发明内容
本发明的目的在于:克服现有技术的不足之处,提供一种适应性变动长度实时编码器及编码方法,提高了H.264中熵编码的编码效率和实时性,从而克服了软件实现熵编码时的编码滞后性问题。
本发明的技术解决方案是:
一种适应性变动长度实时编码器,包括预处理模块、编码模块和包装模块,其中预处理模块又包括第一组系数存储空间、第二组系数存储空间、第一数据选择器以及第二数据选择器;
外部输入的数据块送入预处理模块中,通过第一数据选择器之后,交替送入第一组系数存储空间和第二组系数存储空间中,对数据块进行重排序后得到编码所需的系数值并存储在当前系数存储空间中,再通过第二数据选择器后送入编码模块进行串并组合式的熵编码,将编码结果送入包装模块进行堆栈处理,形成比特流并输出,完成适应性变动长度实时编码。
通过第一数据选择器之后,交替送入第一组系数存储空间和第二组系数存储空间中,具体是指:第一个数据块送入第一组系数存储空间,第二个数据块送入第二组系数存储空间,第三个数据块送入第一组系数存储空间,第四个数据块送入第二组系数存储空间,以此类推。
所述数据块的大小为4*4或2*2,通过在H.264中对输入图像进行预测、变换以及量化处理得到。
编码模块包括编码控制器、coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块;
coefftoken编码模块用于对输入到其中的系数coeff_token进行编码,生成对应的码字和码长;
T1编码模块用于对输入到其中的系数trailing_ones_sign_flag进行编码,生成对应的码字和码长;
level编码模块对输入到其中的系数level_prefix和系数level_suffix进行编码,生成对应的码字和码长;
T0编码模块用于对输入到其中的系数total_zeros进行编码,生成对应的码字和码长;
RB编码模块用于对输入到其中的系数run_before进行编码,生成对应的码字和码长;
编码控制器用于控制上述五个编码模块的编码顺序。
编码模块进行串并组合式的熵编码通过编码控制器控制coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块的编码顺序实现,具体为:
当第一个数据块经过预处理模块处理之后,编码控制器控制Coefftoken编码模块读取所需系数并进行编码,在Coefftoken编码模块编码的同时,编码控制器分别控制T1编码模块和T0编码模块读取系数并编码,在T1编码模块编码结束后,编码控制器控制Level编码模块开始编码;在T0编码模块编码结束后,编码控制器控制RB编码模块开始编码。
一种适应性变动长度实时编码方法,步骤如下:
(1)当第一个数据块进入预处理模块时,对数据块中数据的进行重排序,得到编码所需的系数值,存储在第一组系数存储空间中;
(2)通过编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(3)编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第二个数据块进行重排序,得到编码所需的系数值,存储在第二组系数存储空间中;
(4)通过编码模块对存储在第二组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(5)编码模块对存储在第二组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第三个数据块进行重排序,得到编码所需的系数值,存储在第一组系数存储空间中;
(6)通过编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(7)编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第四个数据块进行重排序,得到编码所需的系数值,存储在第二组系数存储空间中;
(8)以此类推,直到所有数据块处理完毕,完成编码。
编码模块包括编码控制器、coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块;
coefftoken编码模块用于对输入到其中的系数coeff_token进行编码,生成对应的码字和码长;
T1编码模块用于对输入到其中的系数trailing_ones_sign_flag进行编码,生成对应的码字和码长;
level编码模块对输入到其中的系数level_prefix和系数level_suffix进行编码,生成对应的码字和码长;
T0编码模块用于对输入到其中的系数total_zeros进行编码,生成对应的码字和码长;
RB编码模块用于对输入到其中的系数run_before进行编码,生成对应的码字和码长;
编码控制器用于控制上述五个编码模块的编码顺序。
编码模块进行串并组合式的熵编码通过编码控制器控制coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块的编码顺序实现,具体为:
当第一个数据块经过预处理模块处理之后,编码控制器控制Coefftoken编码模块读取所需系数并进行编码,在Coefftoken编码模块编码的同时,编码控制器分别控制T1编码模块和T0编码模块读取系数并编码,在T1编码模块编码结束后,编码控制器控制Level编码模块开始编码;在T0编码模块编码结束后,编码控制器控制RB编码模块开始编码。
本发明与现有技术相比的有益效果是:
(1)本发明预处理模块采用双存储模式,送入预处理模块的数据块交替进入第一组系数存储空间和第二组系数存储空间,使得数据块可以得到连续处理,提高了编码器的工作效率。
(2)本发明编码模块使用串并组合式的熵编码,与串行的熵编码相比,在同样时钟周期内编码数量提高一倍,提升了编码器的编码效率。
附图说明
图1是本发明编码器实现示意图;
图2是本发明涉及的编码模块实现流程图;
图3是包装模块中堆栈示意图。
具体实施方式
本发明提出的一种适应性变动长度实时编码器,解决了现有技术中适应性变动长度编码器实时性不够、编码效率较低、不能满足移动设备视频录制对于压缩质量、压缩速度需求的问题,提高了编码的实时性,可以应用在移动设备中进行视频实时压缩。
本发明提出的一种适应性变动长度实时编码器,包括预处理模块、编码模块和包装模块。通过在预处理模块中使用两组系数存储空间、在编码模块中进行串并组合式的熵编码,使得本发明的编码器可以实时对送入的数据块进行编码。
如图1所示,本发明提出的一种适应性变动长度实时编码器,包括预处理模块、编码模块和包装模块,其中预处理模块又包括第一组系数存储空间、第二组系数存储空间、第一数据选择器以及第二数据选择器;
外部输入的数据块送入预处理模块中,通过第一数据选择器之后,交替送入第一组系数存储空间和第二组系数存储空间中,对数据块进行重排序后得到编码所需的系数值并存储在当前系数存储空间中,再通过第二数据选择器后送入编码模块进行串并组合式的熵编码,将编码结果送入包装模块进行堆栈处理,如图3所示,形成比特流并输出,完成适应性变动长度实时编码。
通过第一数据选择器之后,交替送入第一组系数存储空间和第二组系数存储空间中,具体是指:第一个数据块送入第一组系数存储空间,第二个数据块送入第二组系数存储空间,第三个数据块送入第一组系数存储空间,第四个数据块送入第二组系数存储空间,以此类推。
数据块的大小为4*4或2*2,通过在H.264中对输入图像进行处理得到。在H.264标准中,首先把输入的视频信号分割为帧、片、宏块以及子块,使用运动估计函数从参考帧(上一次重建帧或子采样后的帧)中寻找当前宏块的匹配(相似)区域,计算该区域与当前宏块的位置偏移得到运动矢量,根据运动矢量生成运动补偿的预测,用当前宏块减去预测生成当前帧的残差宏块,将残差宏块进行DCT变换、量化后得到的数据即为本发明的输入数据块。
如图2所示,编码模块包括编码控制器、coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块;
coefftoken编码模块用于对输入到其中的系数coeff_token进行编码,生成对应的码字和码长;
T1编码模块用于对输入到其中的系数trailing_ones_sign_flag进行编码,生成对应的码字和码长;
level编码模块对输入到其中的系数level_prefix和系数level_suffix进行编码,生成对应的码字和码长;
T0编码模块用于对输入到其中的系数total_zeros进行编码,生成对应的码字和码长;
RB编码模块用于对输入到其中的系数run_before进行编码,生成对应的码字和码长;
编码控制器用于控制上述五个编码模块的编码顺序,具体为:
当第一个数据块经过预处理模块处理之后,编码控制器控制Coefftoken编码模块读取所需系数并进行编码,在Coefftoken编码模块编码的同时,编码控制器分别控制T1编码模块和T0编码模块读取系数并编码,在T1编码模块编码结束后,编码控制器控制Level编码模块开始编码;在T0编码模块编码结束后,编码控制器控制RB编码模块开始编码。
包装模块把编码模块生成的码字按顺序连接起来并输出。码字的具体连接顺序为:coefftoken码字+T1码字+level码字+T0码字+RB码字。
基于上述提出的编码器,本发明还提出了一种适应性变动长度实时编码方法,步骤如下:
(1)当第一个数据块进入预处理模块时,对数据块中数据的进行重排序,得到编码所需的系数值,存储在第一组系数存储空间中;
(2)通过编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(3)编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第二个数据块进行重排序,得到编码所需的系数值,存储在第二组系数存储空间中;
(4)通过编码模块对存储在第二组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(5)编码模块对存储在第二组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第三个数据块进行重排序,得到编码所需的系数值,存储在第一组系数存储空间中;
(6)通过编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(7)编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第四个数据块进行重排序,得到编码所需的系数值,存储在第二组系数存储空间中;
(8)以此类推,直到所有数据块处理完毕,完成编码。
以一个典型的输入数据块为例:
经过重排序后的数据:0,3,0,1,-1,-1,0,1,0,0,0,0,0,0,0,0。
在预处理模块中,将编码模块所需的系数存储在对应的存储空间中,所有系数存储完成后,编码模块对数据块进行编码,编码的过程就是根据H.264标准进行查表的过程。通过查表:经过coefftoken编码后得到码字(0000100)2,经过T1编码后得到码字(011)2,经过Level编码后得到码字(10010)2,经过T0编码后得到码字(111)2,经过RB编码后得到码字(101101)2。在包装模块中对五组码字按照顺序连接为(0000 1000 1110 0101 1110 1101)2并输出。
本发明已应用在编码器功能和时序验证中,实时性好,编码效率高。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (8)

1.一种适应性变动长度实时编码器,其特征在于:包括预处理模块、编码模块和包装模块,其中预处理模块又包括第一组系数存储空间、第二组系数存储空间、第一数据选择器以及第二数据选择器;
外部输入的数据块送入预处理模块中,通过第一数据选择器之后,交替送入第一组系数存储空间和第二组系数存储空间中,对数据块进行重排序后得到编码所需的系数值并存储在当前系数存储空间中,再通过第二数据选择器后送入编码模块进行串并组合式的熵编码,将编码结果送入包装模块进行堆栈处理,形成比特流并输出,完成适应性变动长度实时编码。
2.根据权利要求1所述的一种适应性变动长度实时编码器,其特征在于:通过第一数据选择器之后,交替送入第一组系数存储空间和第二组系数存储空间中,具体是指:第一个数据块送入第一组系数存储空间,第二个数据块送入第二组系数存储空间,第三个数据块送入第一组系数存储空间,第四个数据块送入第二组系数存储空间,以此类推。
3.根据权利要求1所述的一种适应性变动长度实时编码器,其特征在于:所述数据块的大小为4*4或2*2,通过在H.264中对输入图像进行预测、变换以及量化处理得到。
4.根据权利要求1所述的一种适应性变动长度实时编码器,其特征在于:编码模块包括编码控制器、coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块;
coefftoken编码模块用于对输入到其中的系数coeff_token进行编码,生成对应的码字和码长;
T1编码模块用于对输入到其中的系数trailing_ones_sign_flag进行编码,生成对应的码字和码长;
level编码模块对输入到其中的系数level_prefix和系数level_suffix进行编码,生成对应的码字和码长;
T0编码模块用于对输入到其中的系数total_zeros进行编码,生成对应的码字和码长;
RB编码模块用于对输入到其中的系数run_before进行编码,生成对应的码字和码长;
编码控制器用于控制上述五个编码模块的编码顺序。
5.根据权利要求4所述的一种适应性变动长度实时编码器,其特征在于:编码模块进行串并组合式的熵编码通过编码控制器控制coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块的编码顺序实现,具体为:
当第一个数据块经过预处理模块处理之后,编码控制器控制Coefftoken编码模块读取所需系数并进行编码,在Coefftoken编码模块编码的同时,编码控制器分别控制T1编码模块和T0编码模块读取系数并编码,在T1编码模块编码结束后,编码控制器控制Level编码模块开始编码;在T0编码模块编码结束后,编码控制器控制RB编码模块开始编码。
6.一种适应性变动长度实时编码方法,其特征在于步骤如下:
(1)当第一个数据块进入预处理模块时,对数据块中数据的进行重排序,得到编码所需的系数值,存储在第一组系数存储空间中;
(2)通过编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(3)编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第二个数据块进行重排序,得到编码所需的系数值,存储在第二组系数存储空间中;
(4)通过编码模块对存储在第二组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(5)编码模块对存储在第二组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第三个数据块进行重排序,得到编码所需的系数值,存储在第一组系数存储空间中;
(6)通过编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码,编码结果输出给包装模块进行堆栈输出;
(7)编码模块对存储在第一组系数存储空间中的系数值进行串并组合式的熵编码的同时,预处理模块对第四个数据块进行重排序,得到编码所需的系数值,存储在第二组系数存储空间中;
(8)以此类推,直到所有数据块处理完毕,完成编码。
7.根据权利要求6所述的一种适应性变动长度实时编码方法,其特征在于:编码模块包括编码控制器、coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块;
coefftoken编码模块用于对输入到其中的系数coeff_token进行编码,生成对应的码字和码长;
T1编码模块用于对输入到其中的系数trailing_ones_sign_flag进行编码,生成对应的码字和码长;
level编码模块对输入到其中的系数level_prefix和系数level_suffix进行编码,生成对应的码字和码长;
T0编码模块用于对输入到其中的系数total_zeros进行编码,生成对应的码字和码长;
RB编码模块用于对输入到其中的系数run_before进行编码,生成对应的码字和码长;
编码控制器用于控制上述五个编码模块的编码顺序。
8.根据权利要求7所述的一种适应性变动长度实时编码方法,其特征在于:编码模块进行串并组合式的熵编码通过编码控制器控制coefftoken编码模块、T1编码模块、level编码模块、T0编码模块和RB编码模块的编码顺序实现,具体为:
当第一个数据块经过预处理模块处理之后,编码控制器控制Coefftoken编码模块读取所需系数并进行编码,在Coefftoken编码模块编码的同时,编码控制器分别控制T1编码模块和T0编码模块读取系数并编码,在T1编码模块编码结束后,编码控制器控制Level编码模块开始编码;在T0编码模块编码结束后,编码控制器控制RB编码模块开始编码。
CN201711332475.0A 2017-12-13 2017-12-13 一种适应性变动长度实时编码方法 Active CN108235010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711332475.0A CN108235010B (zh) 2017-12-13 2017-12-13 一种适应性变动长度实时编码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711332475.0A CN108235010B (zh) 2017-12-13 2017-12-13 一种适应性变动长度实时编码方法

Publications (2)

Publication Number Publication Date
CN108235010A true CN108235010A (zh) 2018-06-29
CN108235010B CN108235010B (zh) 2020-09-11

Family

ID=62652146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711332475.0A Active CN108235010B (zh) 2017-12-13 2017-12-13 一种适应性变动长度实时编码方法

Country Status (1)

Country Link
CN (1) CN108235010B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433522B2 (en) * 2005-04-15 2008-10-07 Sunplus Technology Co., Ltd. JBIG coding apparatus and method with low cost, high-performance ping-pong buffer arrangement
CN102625096A (zh) * 2011-01-28 2012-08-01 联合信源数字音视频技术(北京)有限公司 基于avs的并行预编码设备
CN102845065A (zh) * 2010-04-19 2012-12-26 捷讯研究有限公司 用于重排并行熵编码和解码的方法和设备
CN103427850A (zh) * 2012-05-24 2013-12-04 中兴通讯股份有限公司 多模维特比解码装置及其解码方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433522B2 (en) * 2005-04-15 2008-10-07 Sunplus Technology Co., Ltd. JBIG coding apparatus and method with low cost, high-performance ping-pong buffer arrangement
CN102845065A (zh) * 2010-04-19 2012-12-26 捷讯研究有限公司 用于重排并行熵编码和解码的方法和设备
CN102625096A (zh) * 2011-01-28 2012-08-01 联合信源数字音视频技术(北京)有限公司 基于avs的并行预编码设备
CN103427850A (zh) * 2012-05-24 2013-12-04 中兴通讯股份有限公司 多模维特比解码装置及其解码方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JIN XU,ET AL.: "FPGA-Based Research on The Hardware Design of CAVLC Encoder", 《2013 INTERNATIONAL CONFERENCE ON INFORMATION, BUSINESS AND EDUCATION TECHNOLOGY (ICIBIT 2013)》 *
李国玉: "H.264中并行化的CAVLC编码器架构设计", 《信息技术》 *

Also Published As

Publication number Publication date
CN108235010B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
CN108419084B (zh) 改进熵编码和解码的方法、装置及存储介质
US8320447B2 (en) Encoding apparatus and encoding method, and decoding apparatus and decoding method
CN101252694B (zh) 基于块的视频解码的帧存储压缩和地址映射系统
EP0454927A2 (en) A coding system for video signals
CN104041031A (zh) 视频编码和解码方法和使用该方法的装置
KR20120092095A (ko) 적응적 트리 선택을 사용한 이진 집합의 비디오 인코딩 및 디코딩을 위한 방법 및 장치
CN105120281A (zh) 视频编码和解码中用于变换选择的方法和装置
CN101272494A (zh) 利用合成参考帧的视频编解码方法及装置
Chen et al. Architecture design of context-based adaptive variable-length coding for H. 264/AVC
CN107071494A (zh) 视频图像帧的二进制语法元素的生成方法和系统
CN104581154B (zh) 一种熵编码方法和熵编码器电路
US7319794B2 (en) Image decoding unit, image encoding/ decoding devices using image decoding unit, and method thereof
EP1269761A1 (en) Encoding of two correlated sequences of data
Chen et al. Dual-block-pipelined VLSI architecture of entropy coding for H. 264/AVC baseline profile
CN106331715A (zh) 基于视频压缩编码标准h.265的熵编码系统及其编码方法
Bernatin et al. Video compression based on Hybrid transform and quantization with Huffman coding for video codec
US20060133491A1 (en) Video codec
CN103248891B (zh) 一种基于n-bit截尾量化和块内二维预测的参考帧压缩方法
US20140294073A1 (en) Apparatus and method of providing recompression of video
CN103974090A (zh) 图像编码装置
CN104581173A (zh) 软解码验证模型平台
CN108235010A (zh) 一种适应性变动长度实时编码器及编码方法
Chen et al. Architecture design of high performance embedded compression for high definition video coding
CN104717497A (zh) 基于扫描顺序变更的jpeg_ls规则编码硬件实现方法
KR20060070251A (ko) 동영상 압축 부호화 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant