CN108200345A - 高速实时多路视频采集处理装置 - Google Patents
高速实时多路视频采集处理装置 Download PDFInfo
- Publication number
- CN108200345A CN108200345A CN201810067651.0A CN201810067651A CN108200345A CN 108200345 A CN108200345 A CN 108200345A CN 201810067651 A CN201810067651 A CN 201810067651A CN 108200345 A CN108200345 A CN 108200345A
- Authority
- CN
- China
- Prior art keywords
- video
- fpga
- control circuit
- connection
- core arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004927 fusion Effects 0.000 claims abstract description 10
- 238000013442 quality metrics Methods 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical group C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100398248 Arabidopsis thaliana KIN10 gene Proteins 0.000 description 1
- 101100408296 Autographa californica nuclear polyhedrosis virus AC24 gene Proteins 0.000 description 1
- 102100026816 DNA-dependent metalloprotease SPRTN Human genes 0.000 description 1
- 101710175461 DNA-dependent metalloprotease SPRTN Proteins 0.000 description 1
- 101710112287 DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 101000718497 Homo sapiens Protein AF-10 Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- 101710183183 Probable DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 102100026286 Protein AF-10 Human genes 0.000 description 1
- 102100034616 Protein POLR1D, isoform 2 Human genes 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/61—Control of cameras or camera modules based on recognised objects
- H04N23/611—Control of cameras or camera modules based on recognised objects where the recognised objects include parts of the human body
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/64—Computer-aided capture of images, e.g. transfer from script file into camera, check of taken image quality, advice or proposal for image composition or decision on when to take image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
- H04N7/181—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a plurality of remote sources
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
Abstract
本发明公开了一种高速实时多路视频采集处理装置，该装置包括PC机、控制电路、视频输入模块、视频处理模块、视频输出模块、显示屏等。PC机向控制电路下达指令，视频通过视频输入模块进行采集，传输至视频处理模块进行处理，可实现诸如目标识别、视频拼接、视频融合等操作，将结果通过视频输出模块输出至显示屏显示。视频采集模块可以将其他设备的视频源输入至本装置，也可以通过多个板载摄像头进行视频采集。本发明利用FPGA的快速并行处理能力，和四核ARM嵌入式处理器的多任务处理能力，可以实时高速完成多路视频的采集及处理操作。较于传统视频处理装置，本发明视频来源广，采集速度快，可以进行实时处理，延迟小，便携性好，适用于多种复杂场景。
Description
技术领域
本发明涉及视频处理领域及电子技术领域，尤其涉及FPGA和多核嵌入式处理器在视频处理方面应用的一种高速实时多路视频采集处理装置，该装置可用于高速实时视频获取处理及输出。
背景技术
摄像头在当今社会中无处不在，对人物、物体的识别和多路视频之间的拼接融合等需求越来越广泛。为了能更快速、便捷、实时地采集、处理及输出摄像头拍摄的视频，高速实时视频处理装置变的尤为重要。
传统的视频处理装置为摄像头和一个微处理器，摄像头将拍摄下的图像经过微处理器进行压缩后，通过网络或数据线传输至显示设备进行显示。这种方法的缺点在于处理速度慢，实时性差，只能处理一路视频，且无法满足如人物、物体识别或多路视频拼接的需求。如果需要处理多路视频，则需要多个摄像头和多个装置，笨重不便携。
发明内容
本发明的目的是针对现有技术的不足而提供的一种高速实时多路视频采集处理装置，通过FPGA出色的并行处理能力和四核ARM嵌入式处理器的多任务处理能力，可以实现多路、多种视频源的输入和快速处理，完成诸如人脸识别、车牌识别、物体识别、视频拼接、视频融合等功能，最后将处理后的视频通过显示器进行显示，或将处理结果上传至上位机进行显示及存储。具有操作简单、采集处理速度快、视频来源广，可处理多路视频、设备小巧易携，显示存储方便等特点。
实现本发明目的的具体技术方案是：
一种高速实时多路视频采集处理装置，特点是该装置包括：PC机、控制电路、视频输入模块、视频处理模块、视频输出模块、显示屏，所述PC机与控制电路连接；控制电路分别与视频输入模块、视频处理模块、视频输出模块连接；视频处理模块分别与视频输入模块、视频输出模块连接；视频输出模块与显示屏连接。其中：
所述控制电路包括FPGA、四核ARM嵌入式处理器、JTAG接口、AS接口、UART接口、LED及拨码开关,所述FPGA分别与四核ARM嵌入式处理器、AS接口连接；四核ARM嵌入式处理器分别与JTAG接口、UART接口、LED及拨码开关连接。
所述视频输入模块包括四核ARM嵌入式处理器、FPGA、HDMI接口、视频转换芯片、DDC芯片、USB接口、USB摄像头、MIPI接口及MIPI摄像头,所述四核ARM嵌入式处理器分别与FPGA、USB接口、MIPI接口连接；所述USB摄像头与USB接口连接；所述MIPI摄像头与MIPI接口连接；所述FPGA分别与视频转换芯片、四核ARM嵌入式处理器相连；所述视频转换芯片分别与HDMI接口、DDC芯片连接。
所述视频处理模块包括四核ARM嵌入式处理器、FPGA、千兆以太网口、DDR3及eMMC,所述四核ARM嵌入式处理器分别与FPGA、千兆以太网口、DDR3、及eMMC连接，所述FPGA与DDR3连接。
所述视频输出模块包括FPGA、四核ARM嵌入式处理器、HDMI接口、DVI接口、视频转换芯片,所述FPGA分别与四核ARM嵌入式处理器及视频转换芯片连接；所述视频转换芯片分别与HDMI接口、DVI接口连接。
本发明装置实现高速实时多路视频采集处理包括以下具体步骤：
步骤1：PC机控制视频输入模块采集视频
ⅰ）PC机通过控制电路控制视频输入模块开始采集视频；
ⅱ）视频输入模块根据控制电路命令从HDMI接口、USB接口或MIPI接口采集视频；
ⅲ）将采集到的视频暂时存储至FPGA或四核ARM嵌入式处理器中，等待视频处理模块进行处理；
步骤2：控制电路控制视频处理模块对采集到的视频进行处理
ⅰ）控制电路根据PC机下达的命令，控制视频处理模块对采集到的视频进行如物体识别、背景替换、3D建模、人脸识别、视频拼接、视频融合等操作；
步骤3：控制电路控制视频输出模块对处理完毕的视频进行输出
ⅰ）控制电路控制视频输出模块将处理完毕的视频输出到显示屏进行显示；
ⅱ）控制电路也可以将视频处理模块的处理结果上传至PC机或在本地进行存储；
本发明解决了目前传统的视频装置处理速度慢、实时性差、处理视频来源单一、无法处理多路视频、设备笨重等问题，通过FPGA出色的并行处理能力和四核ARM嵌入式处理器的多任务处理能力，可以实现多路、多种视频源的输入和快速处理，完成诸如人脸识别、车牌识别、物体识别、视频拼接、视频融合等功能，最后将处理后的视频通过显示器进行显示，或将处理结果上传至上位机进行显示及存储。
附图说明
图1为本发明结构示意图；
图2为本发明控制电路结构示意图；
图3为本发明视频输入模块结构示意图；
图4为本发明视频处理模块结构示意图；
图5为本发明视频输出模块结构示意图；
图6为本发明控制电路工作流程图；
图7为本发明PC机显示界面示意图；
图8为本发明视频处理模块四核ARM嵌入式处理器的与FPGA连接部分的原理图；
图9为本发明视频处理模块FPGA的与四核ARM嵌入式处理器连接部分的原理图；
图10为本发明视频输出模块FPGA的与视频转换芯片连接部分的原理图；
图11为本发明视频输入模块FPGA的与视频转换芯片连接部分的原理图；
图12为本发明视频输入模块及视频输出模块视频转换芯片的原理图。
具体实施方式
下面结合附图及实施例对本发明进行详细描述。
参阅图1，本发明包括PC机1、控制电路2、视频输入模块3、视频处理模块4、视频输出模块5、显示屏6，所述PC机1与控制电路2连接；控制电路2分别与视频输入模块3、视频处理模块4、视频输出模块5连接；视频处理模块4分别与视频输入模块3、视频输出模块5连接；视频输出模块5与显示屏6连接。PC机1通过控制电路2向整个装置发送命令，选择实现的功能。控制电路2使视频输入模块3从相应的视频源输入视频进行缓存，发送至视频处理模块4，视频处理模块4根据PC机1设定的功能对视频进行处理，处理完毕后通过视频输出模块5输出视频至显示屏6进行显示，或通过控制电路2将处理结果发送至PC机1进行显示或存储。
参阅图2，为本发明控制电路2结构示意图。所述控制电路2包括FPGA21、四核ARM嵌入式处理器22、JTAG接口23、AS接口24、UART接口25、LED26及拨码开关27,所述FPGA21分别与四核ARM嵌入式处理器22、AS接口24连接；四核ARM嵌入式处理器22分别与JTAG接口23、UART接口25、LED26及拨码开关27连接。AS接口24用来烧写FPGA21代码，JTAG接口23用来烧写四核ARM嵌入式处理器221代码，UART接口25用来接收PC机命令，四核ARM嵌入式处理器22通过UART接口25接收到PC机发送的命令后，将命令解析后发送相应参数至FPGA21，并同时根据参数设置FPGA21实现不同的功能。如果装置工作异常，则控制LED26进行提示，也可以使用拨码开关27重启装置。
参阅图3，为本发明视频输入模块3结构示意图。所述视频输入模块3包括四核ARM嵌入式处理器31、FPGA32、HDMI接口33、视频转换芯片34、DDC芯片35、USB接口36、USB摄像头37、MIPI接口38及MIPI摄像头39,所述四核ARM嵌入式处理器31分别与FPGA32、USB接口36、MIPI接口38连接；所述USB摄像头37与USB接口36连接；所述MIPI摄像头39与MIPI接口38连接；所述FPGA32分别与视频转换芯片34、四核ARM嵌入式处理器31相连；所述视频转换芯片34分别与HDMI接口33、DDC芯片35连接。HDMI接口33用来接收TMDS信号的视频源，视频转换芯片34将TMDS信号转换为FPGA可以处理的RGB信号，DDC芯片35用来存储视频设备信息，USB摄像头37将拍摄下的视频通过USB接口36发送至四核ARM嵌入式处理器31，MIPI摄像头39将拍摄下的视频通过MIPI接口39发送至四核ARM嵌入式处理器31。
参阅图4，为本发明视频处理模块4结构示意图。所述视频处理模块4包括四核ARM嵌入式处理器41、FPGA42、千兆以太网口43、DDR344及eMMC45,所述四核ARM嵌入式处理器41分别与FPGA42、千兆以太网口43、DDR344、及eMMC45连接，所述FPGA42与DDR344连接。多视频数据通过FPGA42输入至DDR3 44中进行缓存，再由FPGA进行统一输出，可以完成视频拼接和视频融合等操作。视频通过DDR3 44进行缓存，输入至四核ARM嵌入式处理器41中，可以完成人脸识别，物体识别等操作，并将识别结果通过千兆以太网口43传输至PC机，或直接存储在本地eMMC45中。
参阅图5，为本发明视频输出模块5结构示意图。所述视频输出模块5包括FPGA51、四核ARM嵌入式处理器52、HDMI接口53、DVI接口54、视频转换芯片55,所述FPGA51分别与四核ARM嵌入式处理器52及视频转换芯片55连接；所述视频转换芯片55分别与HDMI接口53、DVI接口54连接。四核ARM嵌入式处理器52将处理完毕后的视频数据通过FPGA51输出至视频转换芯片55，将RGB格式的视频转换为TMDS信号，并通过HDMI接口53或DVI接口54进行输出，可以支持不同类型的视频输出接口。
参阅图6，为本发明控制电路工作流程图。用户在PC机1下达开始视频处理的指令后，指令通过UART接口发送至控制电路2的四核ARM嵌入式处理器；四核ARM嵌入式处理器解析需要装置运行的功能。当装置运行视频拼接或视频融合功能时，多个视频源的视频数据接收至FPGA和四核ARM嵌入式处理器中，再统一发送至FPGA，对视频进行缓存，再由FPGA进行拼接、融合后统一输出；当装置运行目标提取功能时，视频数据接收至FPGA或四核ARM嵌入式处理器中，再统一发送至四核ARM嵌入式处理器，对用户设定的目标进行提取，将提取结果通过显示屏进行显示，或通过千兆以太网口发送至PC机1，或存储至本地；当装置运行存储视频的功能时，视频数据接收至FPGA或四核ARM嵌入式处理器中，再统一发送至四核ARM嵌入式处理器，对视频进行压缩编码，通过千兆以太网口发送至PC机1，或存储至本地。
参阅图7，为本发明的PC机显示界面示意图，在点击相应的功能后，整个装置会执行相应的功能，并将结果显示在屏幕上方便查看和保存。
实施例1
摄像头在当今社会中无处不在，对人物、物体的识别和多路视频之间的拼接融合等需求越来越广泛。以多路视频拼接及目标提取为例，用户在PC机1下达开始视频拼接及目标提取的指令后，指令通过UART接口发送至控制电路2；控制电路2控制视频输入模块3对多个视频源的视频数据进行接收，由视频处理模块4对视频进行拼接，且提取用户所需的目标内容后，将视频从视频输出模块5输出至显示屏6，并将提取的目标结果发送至PC机1，或存储至本地。
本发明具体部分电路原理图及连接方式参阅图8至图12。
其中，FPGA具体型号为赛灵思公司kintex系列XC7K325T，四核ARM嵌入式处理器具体型号为恩智浦公司MCIMX6Q6AVT10AC，视频转换芯片具体型号为Silicon Image 公司的SII9616。
视频输入模块的信号连接为：
参阅图11与图12，FPGA的AF26、AK26、AJ26、AF27、AG27、AE28、AG28、AD28、AE30、AH29、AE29、AH30、AG30、AC26、AC30、AC29、W28、W27、Y26、Y25、AA26、AA25、AB27、AB25、AD26、AD27、W29、Y28、Y30、Y29、AA25、AA30、AA27、AB28、AB30、AB29引脚分别和视频转换芯片的PVO_DATA35至PVO_DATA0共36个引脚连接，FPGA的AG29、AK30、AF30、AK29、AE26分别和视频转换芯片的PVO_CLK、PVO_DE、PVO_HSYNC、PVO_VSYNC、INT引脚连接。
视频处理模块的信号连接为：
参阅图8与图9，FPGA的J14、C14、G13、K14、H15、F15、B15、G15、L16、K15、G14、E15、C15、J16、H16、K16引脚分别和四核ARM嵌入式处理器的EIM_D31至EIMD16共16个引脚连接，FPGA的J11、J12、B13、F13、L11、D12、G12、E13、L15、A15、D13、L12、K13、F12、D14、K11引脚分别和四核ARM嵌入式处理器的EIM_DA15至EIMD0共16个引脚连接，FPGA的H14、A13、J13、B14、H12分别与四核ARM嵌入式处理器的EIM_CS0、EIM_WAIT、EIM_LBA、EIM_RW、EIM_BCLK引脚相连。
视频输出模块的信号连接为：
参阅图10与图12，FPGA的AC25、AC24、AD23、AD24、AE25、AE24、AF25、AF23、AG24、AG22、AH25、AG25、AK25、AJ24、AH24、AK24、AJ23、AG23、AH21、AK21、AH20、AE20、AK20、AD21、AC20、AC21、AC22、AB20、AB22、AB23、AA20、AA21、AA22、Y20、Y23、Y21引脚分别和视频转换芯片的PVI_DATA35至PVI_DATA0共36个引脚连接，FPGA的AJ21、AH22、AJ22、AK23分别和视频转换芯片的PVI_CLK、PVI_DE、PVI_HSYNC、PVI_VSYNC引脚连接。
根据以上信号对电路进行连接，其余部分参考芯片官方默认连接即可搭建本系统。
实施例2
本实施例的FPGA采用赛灵思公司spartan系列XC6SLX150芯片，视频转换芯片采用Silicon Image 公司的视频接收芯片SII7171和视频发送芯片SII7170。
视频输入模块的信号连接为：
FPGA的AB15、W14、AA13、AB13、AA12、AC12、V13、AC11引脚分别和视频接收芯片的RE15至RE8共8个引脚连接，FPGA的AF16、AE15、AC15、AD15、AC16、AD17、AC14、AF19引脚分别和视频接收芯片的GE15至GE8共8个引脚连接,FPGA的AE21、AF21、AE19、AAC20、AD21、AC19、AD19、AF15引脚分别和视频接收芯片的BE15至BE8共8个引脚连接FPGA的AF14、AD10、AF10、AD11分别和视频接收芯片的ODCK、DE、HSYNC、VSYNC引脚连接。
视频处理模块的信号连接为：
FPGA的E6、D5、C5、A5、H8、F7、B6、A6、A3、A2、B4、A4、H9、F8、D6、C6引脚分别和四核ARM嵌入式处理器的EIM_D31至EIMD16共16个引脚连接。
视频输出模块的信号连接为：
FPGA的C17、E19、B18、C19、B20、C21、C20、E18引脚分别和视频发送芯片的RE15至RE8共8个引脚连接，FPGA的F17、D18、D20、A19、A20、A21、B22、A22引脚分别和视频发送芯片的GE15至GE8共8个引脚连接,FPGA的D21、F18、E20、A16、C16、A17、D19、A18引脚分别和视频发送芯片的BE15至BE8共8个引脚连接FPGA的C15、E17、B16、D16分别和视频发送芯片的IDCK、DE、HSYNC、VSYNC引脚连接。
根据以上关键信号对电路进行连接，其余部分参考芯片官方默认连接即可搭建本系统。
本发明相比于传统的视频采集处理装置具有操作简单、采集处理速度快、实时性好，视频来源广，可处理多路视频、设备小巧易携，显示存储方便等特点。
Claims (2)
1.一种高速实时多路视频采集处理装置，其特征在于该装置包括：PC机（1）、控制电路（2）、视频输入模块（3）、视频处理模块（4）、视频输出模块（5）及显示屏（6），所述PC机（1）与控制电路（2）连接；控制电路（2）分别与视频输入模块（3）、视频处理模块（4）、视频输出模块（5）连接；视频处理模块（4）分别与视频输入模块（3）、视频输出模块（5）连接；视频输出模块（5）与显示屏（6）连接；其中：
所述控制电路（2）包括FPGA（21）、四核ARM嵌入式处理器（22）、JTAG接口（23）、AS接口（24）、UART接口（25）、LED（26）及拨码开关（27）,所述FPGA（21）分别与四核ARM嵌入式处理器（22）、AS接口（24）连接；四核ARM嵌入式处理器（22）分别与JTAG接口（23）、UART接口（25）、LED（26）及拨码开关（27）连接；
所述视频输入模块（3）包括四核ARM嵌入式处理器（31）、FPGA（32）、HDMI接口（33）、视频转换芯片（34）、DDC芯片（35）、USB接口（36）、USB摄像头（37）、MIPI接口（38）及MIPI摄像头（39）,所述四核ARM嵌入式处理器（31）分别与FPGA（32）、USB接口（36）、MIPI接口（38）连接；所述USB摄像头（37）与USB接口（36）连接；所述MIPI摄像头（39）与MIPI接口（38）连接；所述FPGA（32）分别与视频转换芯片（34）、四核ARM嵌入式处理器（31）相连；所述视频转换芯片（34）分别与HDMI接口（33）、DDC芯片（35）连接；
所述视频处理模块（4）包括四核ARM嵌入式处理器（41）、FPGA（42）、千兆以太网口（43）、DDR3（44）及eMMC（45）,所述四核ARM嵌入式处理器（41）分别与FPGA（42）、千兆以太网口（43）、DDR3（44）、及eMMC（45）连接，所述FPGA（42）与DDR3（44）连接；
所述视频输出模块（5）包括FPGA（51）、四核ARM嵌入式处理器（52）、HDMI接口（53）、DVI接口（54）、视频转换芯片（55）,所述FPGA（51）分别与四核ARM嵌入式处理器（52）及视频转换芯片（55）连接；所述视频转换芯片（55）分别与HDMI接口（53）、DVI接口（54）连接。
2.根据权利要求1所述装置，其特征在于所述装置实现高速实时多路视频采集处理包括以下具体步骤：
步骤1：PC机控制视频输入模块采集视频
ⅰ）PC机通过控制电路控制视频输入模块开始采集视频；
ⅱ）视频输入模块根据控制电路命令从HDMI接口、USB接口或MIPI接口采集视频；
ⅲ）将采集到的视频暂时存储至FPGA或四核ARM嵌入式处理器中，等待视频处理模块进行处理；
步骤2：控制电路控制视频处理模块对采集到的视频进行处理
ⅰ）控制电路根据PC机下达的命令，控制视频处理模块对采集到的视频进行物体识别、背景替换、3D建模、人脸识别、视频拼接及视频融合操作；
步骤3：控制电路控制视频输出模块对处理完毕的视频进行输出
ⅰ）控制电路控制视频输出模块将处理完毕的视频输出到显示屏进行显示；
ⅱ）控制电路将视频处理模块的处理结果上传至PC机或在本地进行存储。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810067651.0A CN108200345A (zh) | 2018-01-24 | 2018-01-24 | 高速实时多路视频采集处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810067651.0A CN108200345A (zh) | 2018-01-24 | 2018-01-24 | 高速实时多路视频采集处理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108200345A true CN108200345A (zh) | 2018-06-22 |
Family
ID=62590555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810067651.0A Pending CN108200345A (zh) | 2018-01-24 | 2018-01-24 | 高速实时多路视频采集处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108200345A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110519531A (zh) * | 2019-09-11 | 2019-11-29 | 华东师范大学 | 多路高清视频分布式处理设备 |
| CN110677609A (zh) * | 2019-10-24 | 2020-01-10 | 华东师范大学 | 一种多输入多输出的多格式数字视频处理实验平台 |
| US11671678B2 (en) | 2019-10-15 | 2023-06-06 | Beijing Baidu Netcom Science And Technology Co., Ltd. | Method and device, equipment, and storage medium for data processing |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202488573U (zh) * | 2011-12-01 | 2012-10-10 | 西安电子科技大学 | 一种分布式网络全高清视频矩阵系统 |
| JP2012244258A (ja) * | 2011-05-16 | 2012-12-10 | Toshiba Corp | 電子機器、電子機器の制御方法及び電子機器の制御プログラム |
| CN105187726A (zh) * | 2015-06-17 | 2015-12-23 | 广州市巽腾信息科技有限公司 | 一种多功能移动图像处理装置、处理方法及用途 |
| CN205657809U (zh) * | 2016-05-09 | 2016-10-19 | 华东师范大学 | 多信源多模式下高速视频无线同步显示装置 |
| CN205754539U (zh) * | 2016-05-31 | 2016-11-30 | 成都傅立叶电子科技有限公司 | 基于fpga的可采集多类视频信号的嵌入式视频采集卡 |
| JP2017069681A (ja) * | 2015-09-29 | 2017-04-06 | シャープ株式会社 | 表示装置、表示制御方法及びプログラム |
| CN107333096A (zh) * | 2016-04-29 | 2017-11-07 | 长沙云电信息技术开发有限公司 | 一种用于数字高清视频监控系统中的全智能一体化监控分布式管理服务器 |
| CN207884757U (zh) * | 2018-01-24 | 2018-09-18 | 华东师范大学 | 高速实时多路视频采集处理装置 |
-
2018
- 2018-01-24 CN CN201810067651.0A patent/CN108200345A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244258A (ja) * | 2011-05-16 | 2012-12-10 | Toshiba Corp | 電子機器、電子機器の制御方法及び電子機器の制御プログラム |
| CN202488573U (zh) * | 2011-12-01 | 2012-10-10 | 西安电子科技大学 | 一种分布式网络全高清视频矩阵系统 |
| CN105187726A (zh) * | 2015-06-17 | 2015-12-23 | 广州市巽腾信息科技有限公司 | 一种多功能移动图像处理装置、处理方法及用途 |
| JP2017069681A (ja) * | 2015-09-29 | 2017-04-06 | シャープ株式会社 | 表示装置、表示制御方法及びプログラム |
| CN107333096A (zh) * | 2016-04-29 | 2017-11-07 | 长沙云电信息技术开发有限公司 | 一种用于数字高清视频监控系统中的全智能一体化监控分布式管理服务器 |
| CN205657809U (zh) * | 2016-05-09 | 2016-10-19 | 华东师范大学 | 多信源多模式下高速视频无线同步显示装置 |
| CN205754539U (zh) * | 2016-05-31 | 2016-11-30 | 成都傅立叶电子科技有限公司 | 基于fpga的可采集多类视频信号的嵌入式视频采集卡 |
| CN207884757U (zh) * | 2018-01-24 | 2018-09-18 | 华东师范大学 | 高速实时多路视频采集处理装置 |
Non-Patent Citations (1)
| Title |
|---|
| 张伟;: "高速视频采集与拼接显示系统设计", 科技视界, no. 05 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110519531A (zh) * | 2019-09-11 | 2019-11-29 | 华东师范大学 | 多路高清视频分布式处理设备 |
| CN110519531B (zh) * | 2019-09-11 | 2024-03-22 | 华东师范大学 | 多路高清视频分布式处理设备 |
| US11671678B2 (en) | 2019-10-15 | 2023-06-06 | Beijing Baidu Netcom Science And Technology Co., Ltd. | Method and device, equipment, and storage medium for data processing |
| CN110677609A (zh) * | 2019-10-24 | 2020-01-10 | 华东师范大学 | 一种多输入多输出的多格式数字视频处理实验平台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108200345A (zh) | 高速实时多路视频采集处理装置 | |
| CN207884757U (zh) | 高速实时多路视频采集处理装置 | |
| CN108810324B (zh) | 测试数据处理装置、测试数据处理方法和测试设备 | |
| CN108806565A (zh) | 显示屏点灯测试装置及方法 | |
| CN105224483B (zh) | 数据传输方法、电子设备及通用串行总线设备 | |
| CN104714914B (zh) | Mipi液晶模组初始化配置方法 | |
| CN105807730B (zh) | 一种数字装备工业控制方法、装置及系统 | |
| CN106020804A (zh) | 一种自动更新dmi电源信息的方法 | |
| CN109819246A (zh) | Led显示终端的检测设备及检测方法、装置 | |
| CN104378574B (zh) | 基于SoPC的VGA图像采集与压缩存储装置 | |
| CN109581104B (zh) | 一种车载娱乐系统触摸屏测试方法 | |
| CN108848120B (zh) | 一种智能电视主板软件批量升级的系统及实现方法 | |
| CN103155732A (zh) | 操纵自动化技术设备的模块的操纵装置和方法 | |
| CN106713908B (zh) | 用于多路ccd摄像机测试的装置及控制方法 | |
| CN112764770B (zh) | 一种穿戴式医疗产品主板程序下载装置及方法 | |
| CN104422695A (zh) | 模块化检查系统检查模块 | |
| CN207557927U (zh) | 一种仪表及手持软件更新工具 | |
| CN216209527U (zh) | Gpio接口状态的测试装置 | |
| CN214409955U (zh) | 一种穿戴式医疗产品主板程序下载装置 | |
| WO2017107159A1 (zh) | 一种数字装备工业控制方法、装置及系统 | |
| CN103500326A (zh) | 一种嵌入式指纹采集仪 | |
| CN207851800U (zh) | 一种智能开关组的通用检测追溯系统 | |
| CN106713900A (zh) | Next系列产品arm和linux测量系统 | |
| JP3658133B2 (ja) | 情報収集方法および装置 | |
| CN108132902A (zh) | 一种可自适应电压的uart转usb系统和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180622 |
|
| WD01 | Invention patent application deemed withdrawn after publication |