CN108200221A - 一种网络地址转换环境中转换规则同步方法及装置 - Google Patents

Abstract

本申请公开了一种网络地址转换环境中转换规则同步方法及装置，其中方法包括：适用于包括高速逻辑处理单元和处理器的交换设备，所述高速逻辑处理单元通过硬件逻辑进行网络地址转换，所述处理器通过软件逻辑进行网络地址转换；所述方法包括：所述高速逻辑处理单元向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；所述高速逻辑处理单元根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；所述处理器从所述处理器的第一网络地址转换规则中删除所述第一转换规则。

Description

一种网络地址转换环境中转换规则同步方法及装置

技术领域

本申请实施例涉及通信领域，尤其涉及一种网络地址转换环境中转换规则同步方法及装置。

背景技术

随着数字通信的发展和移动通信的普及，接入网络的用户设备越来越多，而广域网地址的资源是有限的，为解决广域网IP地址日益枯竭的问题，以及避免来自广域网对用户设备的攻击，可以采用网络地址转换(Network Address Trans lation,NAT)，通过将广域网IP地址转换为局域网IP地址的方式实现局域网和广域网的通信，这不仅有助于减缓可用的广域网IP地址空间的枯竭，而且还能够有效的避免来自广域网的攻击，隐藏并保护局域网内部的用户设备。

目前能够支持转换功能的设备主要为路由器，通过路由器进行网络地址转换，实现局域网IP地址到广域网IP地址的转换功能并进行报文转发。由于路由器的运算量较大，转发效率较低，导致用户设备的网络接入速度无法满足数字通信的发展，并且NAT转换中的IP资源的利用率较低，无法满足日益增多的用户的需求，用户体验差。

综上所述，目前如何提高NAT的转换效率，以及NAT中的IP地址资源的利用率，成为一个亟待解决的问题。

发明内容

本申请实施例提供一种网络地址转换环境中转换规则同步方法和装置，用以实现NAT的高效运行，进而提高网络的接入速度，提高用户体验。

本申请实施例提供一种网络地址转换环境中转换规则同步方法，其特征在于，适用于包括高速逻辑处理单元和处理器的交换设备，所述高速逻辑处理单元通过硬件逻辑进行网络地址转换，所述处理器通过软件逻辑进行网络地址转换；所述方法包括：

所述高速逻辑处理单元向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；

所述高速逻辑处理单元根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；

所述处理器从所述处理器的第二网络地址转换规则中删除所述第一转换规则。

一种可能的实现方式，所述处理器从所述处理器的第二网络地址转换规则中删除所述第一转换规则，包括：

所述处理器根据所述删除请求，从所述处理器的第二网络地址转换规则中删除所述第一转换规则并临时存储所述第一转换规则；

所述处理器接收所述高速逻辑处理单元发送的删除成功的响应报文；所述删除成功的响应报文为所述高速逻辑处理单元在删除所述第一转换规则后发送的；

所述处理器若接收到所述删除成功的响应报文，则删除临时存储的所述第一转换规则。

一种可能的实现方式，所述处理器向所述高速逻辑处理单元发送所述第一转换规则的删除指令之前，还包括：

所述处理器判断所述处理器向所述高速逻辑处理单元发送所述删除指令的次数；

所述处理器若确定所述次数小于第一阈值，则向所述高速逻辑处理单元发送所述删除指令；

所述处理器若确定所述次数大于或等于所述第一阈值，则确定删除失败，将临时存储的所述第一转换规则恢复至所述第二网络地址转换规则中。

一种可能的实现方式，所述方法还包括：

所述处理器若未在预定时间内接收到所述高速逻辑处理单元发送的所述删除成功的响应报文，且发送所述删除指令的次数小于所述第一阈值，则向所述高速逻辑处理单元重新发送所述删除指令。

一种可能的实现方式，所述高速逻辑处理单元向所述处理器发送删除请求之前，还包括：

所述高速逻辑处理单元确定所述第一网络地址转换规则中各转换规则的老化时间；所述各转换规则的老化时间是所述处理器生成该转换规则时确定的；

所述高速逻辑处理单元确定所述第一转换规则到达老化时间时，向所述处理器发送删除请求。

一种可能的实现方式，所述方法还包括：

所述高速逻辑处理单元若确定所述第二网络地址转换规则不包括待转发报文的第二转换规则，则将所述待转发报文发送至所述处理器；

所述处理器根据所述待转发报文，生成所述第二转换规则，并向所述高速逻辑处理单元发送所述第二转换规则以及所述第二转换规则的老化时间；

所述高速逻辑处理单元根据所述第二转换规则更新所述第一网络地址转换规则，并向所述处理器发送所述第二转换规则更新完成的响应报文；

所述处理器若接收到所述更新完成的响应报文，则确定所述第二转换规则建立成功。

本申请实施例提供一种网络地址转换环境中转换规则同步装置，其特征在于，所述装置包括：高速逻辑处理单元和处理器；

所述高速逻辑处理单元，用于通过硬件逻辑进行网络地址转换；向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；

所述处理器，用于通过软件逻辑进行网络地址转换；从所述处理器的第一网络地址转换规则中删除所述第一转换规则。

一种可能的实现方式，所述处理器还用于：根据所述删除请求，从所述处理器的第二网络地址转换规则中删除所述第一转换规则并临时存储所述第一转换规则；

所述高速逻辑处理单元，还用于在删除所述第一转换规则后，向所述处理器发送删除成功的响应报文；

所述处理器，还用于若接收到所述删除成功的响应报文，则删除临时存储的所述第一转换规则。

一种可能的实现方式，所述处理器还用于：

判断所述处理器向所述高速逻辑处理单元发送所述删除指令的次数；若确定所述次数小于第一阈值，则向所述高速逻辑处理单元重新发送所述删除指令；若确定所述次数大于或等于所述第一阈值，则确定删除失败，将临时存储的所述第一转换规则恢复至所述第二网络地址转换规则中。

一种可能的实现方式，所述处理器，还用于若未在预定时间内接收到所述高速逻辑处理单元发送的所述删除成功的响应报文，且发送所述删除指令的次数小于所述第一阈值，则向所述高速逻辑处理单元重新发送所述删除指令。

一种可能的实现方式，所述高速逻辑处理单元还用于：确定所述第一网络地址转换规则中各转换规则的老化时间；所述各转换规则的老化时间是所述处理器生成该转换规则时确定的；确定所述第一转换规则到达老化时间时，向所述处理器发送删除请求。

一种可能的实现方式，所述高速逻辑处理单元，还用于若确定所述第二网络地址转换规则不包括待转发报文的第二转换规则，则将所述待转发报文发送至所述处理器；

所述处理器，还用于根据所述待转发报文，生成所述第二转换规则，并向所述高速逻辑处理单元发送所述第二转换规则以及所述第二转换规则的老化时间；

所述高速逻辑处理单元，还用于根据所述第二转换规则更新所述第一网络地址转换规则，并向所述处理器发送所述第二转换规则更新完成的响应报文；

所述处理器，还用于若接收到所述更新完成的响应报文，则确定所述第二转换规则建立成功。

本申请实施例提供一种网络地址转换环境中转换规则同步方法及装置，适用于包括高速逻辑处理单元和处理器的交换设备，所述高速逻辑处理单元通过硬件逻辑进行网络地址转换，所述处理器通过软件逻辑进行网络地址转换；极大的提高了NAT的转换效率，以提高用户设备的网络接入速度；所述方法包括：所述高速逻辑处理单元向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；所述高速逻辑处理单元根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；所述处理器从所述处理器的第一网络地址转换规则中删除所述第一转换规则。将所述第一转换规则在一定时间段后删除，以便所述第一转换规则中的IP地址资源可以及时分配给最新接入的用户设备，极大的提高了IP地址资源的利用率，并且所述第一转换规则的删除全部由所述处理器启动，并下发至所述高速逻辑处理单元进行同步，以使所述处理器中的第一转换规则与所述高速逻辑处理单元中的第一转换规则保持一致，有效的利用了所述处理器和所述高速逻辑处理单元有限的存储空间，实现NAT的高效运行，提高用户体验。

附图说明

图1为本申请实施例提供的一种交换设备的结构示意图；

图2为本申请实施例提供的一种网络地址转换环境中转换规则同步方法流程示意图；

图3为本申请实施例提供的一种网络地址转换环境中转换规则同步方法流程示意图；

图4为本申请实施例提供的一种网络地址转换环境中转换规则同步方法流程示意图；

图5为本申请实施例提供的一种网络地址转换环境中转换规则同步装置的结构示意图。

具体实施方式

随着接入互联网的用户设备的数量不断猛增，有限的IP地址资源无法满足网络用户的需求。通过NAT，把局域网的私有IP地址，转化成广域网的公有IP地址，使得局域网上的(可以设置为私有IP地址的局域网)用户设备可以访问互联网。

NAT不仅缓解了lP地址资源有限的问题，而且还能够有效地避免来自网络外部的攻击，隐藏并保护局域网内部的用户设备。用户设备连接到互联网时，所述用户设备显示的IP地址是交换设备的广域网的公共IP地址，因此，用户设备就具有一定程度的安全性，外部设备在进行端口扫描时，就侦测不到用户设备的源IP地址。

考虑到运算成本和网络性能，现有技术中主要的NAT是在路由器上来实现的，通过路由器的软件逻辑实现NAT的转换功能并进行报文转发，其运算量大，并且转发的效率不高。为提高转发效率，通常需要高速处理器和高端的交换芯片实现，对处理器的性能依赖高，开发成本高。

如图1所示，为本申请实施例提供的一种交换设备的结构示意图。所述装置包括交换芯片101、高速逻辑处理单元102、处理器103、内网端口104及外网端口105；

交换芯片101，分别与内网端口104、外网端口105、高速逻辑处理单元102及处理器103电连接，用于通过内网端口104或外网端口105获取所述待转发报文，并将转换后的待转发报文通过外网端口105或内网端口104发送出去；

处理器103，还与高速逻辑处理单元102电连接，用于通过软件逻辑进行网络地址转换，将生成的所述待转发报文的网络地址转换规则发送给高速逻辑处理单元102，并将转换后的所述待转发报文发送至交换芯片101；

高速逻辑处理单元102，用于根据处理器103生成的网络地址转换规则更新所述第一网络地址转换规则；根据第一网络地址转换规则通过硬件逻辑进行网络地址转换，将转换后的所述待转发报文发送至交换芯片101。

在具体实施过程中，内网端口104可以为局域网(Local Area Network，LAN)端口，用于连接内部私网的端口；外网端口105可以为广域网(Wide Area Network，WAN)端口，用于连接外部公网的端口。从内网端口104或外网端口105进入所述交换设备的所述待转发报文为可能需要进行NAT转换的报文。

一种可能的实现方式，高速逻辑处理单元102可以为(Field－Programmable GateArray，FPGA)以硬件描述语言(Verilog或VHDL)所完成的电路设计，FPGA以并行运算为主，以硬件描述语言来实现。FPGA是作为专用集成电路(ASIC)领域中的一种半定制电路，具有一定的可编程性，可同时进行数据并行和任务并行计算，在处理特定应用时有更加明显的效率。不同于处理器(Central Processing Unit，CPU)，FPGA内有大量的计算单元，因此它的计算能力很强。因此，通过采用高速逻辑处理单元102根据所述第一网络地址转换规则对所述待转发报文，可以同时处理大量的待转发报文，极大的提高了所述交换设备的转发效率。

交换芯片101可以为具有路由功能的三层交换芯片。

一种可能的实现方式，交换芯片101与高速逻辑处理单元102交互通道可以包括数据通道和控制通道。数据通道可以包括交换芯片101，分别与内网端口104、外网端口105、高速逻辑处理单元102及处理器103电连接的通道。所述数据通道可以用于对所述待转换报文的传输；所述控制通道可以包括处理器103与高速逻辑处理单元102电连接的通道。所述控制通道用于处理器103向高速逻辑处理单元102发送所述第一网络地址转换规则。在具体实施过程中，所述控制通道可以为串行外设接口(Serial Peripheral Interface，SPI)。

由于所述处理器的软件逻辑和所述高速逻辑处理单元的硬件逻辑同时具有NAT转换功能，如果二者无法协调同步，则就会造成NAT转换效率低下，使得所述高速逻辑处理单元无法进行高效NAT转发的报文，而是需要频繁的将所述待转发报文发送至所述处理器通过软件逻辑进行NAT转换，导致系统资源的浪费，从而降低所述交换设备的NAT转换性能。

本申请实施例提供一种网络地址转换环境中转换规则同步方法，可以包括以下步骤：

步骤一、所述交换设备获取待转发报文；

具体的，所述交换设备可以通过内网端口104，或者外网端口105接收所述待转发报文；在具体实施过程中，所述待转发报文可以通过交换芯片101，在所述交换设备中进行转发。交换芯片101在确定所述待转发报文为需要通过NAT转换的报文后，将所述待转发报文发送至高速逻辑处理单元102中进行网络地址转换。

步骤二、高速逻辑处理单元102若确定所述待转发报文为网间报文，则通过高速逻辑处理单元102根据第二网络地址转换规则进行网络地址转换；所述第二网络地址转换规则是处理器103的软件逻辑生成的；高速逻辑处理单元102为通过硬件逻辑进行网络地址转换；

在具体实施过程中，交换芯片101若确定所述待转发报文的源IP地址和源端口为内部私网所属的网络字段，且所述待转发报文的目的IP地址和目的端口的网段为外部公网所属的网络字段；或者，所述待转发报文的源IP地址和源端口为外部公网所属的网络字段，且所述待转发报文的目的IP地址和目的端口的网段为内部私网所属的网络字段，则确定所述待转发报文为网间报文。

具体的，可以通过所述待转发报文的IP地址和子网掩码来确定所述待转发报文是否为网间报文。

一种可能的实现方式，交换芯片101若确定所述待转发报文为网间报文，且所述待转发报文的类型为设定类型，则确定所述待转发报文为需要NAT转换的报文；所述设定类型可以为TCP/UDP的协议类型的报文。

步骤三、交换芯片101发送转换后的所述待转发报文。

一种可能的实现方式，高速逻辑处理单元102若确定所述第二网络地址转换规则不包括待转发报文的第二转换规则，则可以包括以下步骤：

步骤一、高速逻辑处理单元102将所述待转发报文发送至处理器103；

步骤二、处理器103根据所述待转发报文，生成所述第二转换规则，并向高速逻辑处理单元102发送所述第二转换规则；

在具体实施过程中，可以根据所述待转发报文中的源IP地址，目的IP地址，源端口和目的端口，协议类型等，生成所述第二转换规则；所述第二转换规则可以为静态转换(Static Nat)、动态转换(ynamic Nat)D和端口多路复用(OverLoad)，以及三种转换方式的结合，在此不做限定，可以根据实际需要进行设定。

步骤三、高速逻辑处理单元102根据所述第二转换规则更新所述第一网络地址转换规则，并向处理器103发送所述第二转换规则更新完成的响应报文；

步骤四、处理器103若接收到所述更新完成的响应报文，则确定所述第二转换规则建立成功。

在具体实施过程中，处理器103与高速逻辑处理单元102可以通过所述控制通道进行通信。

在步骤二中，处理器103向高速逻辑处理单元102发送所述第二转换规则之前，还包括以下步骤：

步骤一、处理器103若确定所述第二网络地址转换规则中包括所述待转发报文的所述第二转换规则，则判断处理器103向高速逻辑处理单元102发送所述待转发报文的所述第二转换规则的次数；

步骤二、处理器103若确定所述次数小于第二阈值，则向高速逻辑处理单元102重新发送所述第二转换规则；

处理器103若确定所述次数大于或等于所述第二阈值，则确定所述第二转换规则建立失败，并删除所述第二网络地址转换规则中的所述第二转换规则。

在步骤三中，一种可能的实现方式，还可以包括以下步骤：

步骤一、处理器103若未在预定时间内接收到高速逻辑处理单元102返回的所述响应报文，则再次判断处理器103向高速逻辑处理单元102发送所述待转发报文的所述第二转换规则的次数；

步骤二、处理器103若确定发送所述第二转换规则的次数大于或等于所述第二阈值，则确定所述第二转换规则建立失败，并删除所述第二网络地址转换规则中的所述第二转换规则。

在本申请实施例中，若对处理器103生成的转换规则一直保存，则可能导致用户设备占用大量的IP资源，导致空闲的IP资源无法及时分配给最新接入的用户设备，导致IP资源的利用率较低，并且，处理器103和高速逻辑处理单元102的存储空间是有限的，建立转换规则的数量是有限的，如果没有老化机制，将导致无法建立新的转换规则，进而导致新的待转换报文无法进行高速转发。最终NAT转发效率较低，从而降低所述交换设备的NAT转换性能，用户体验较差。

结合上面的描述，如图2所示，本申请实施例提供的一种网络地址转换环境中转换规则同步方法的流程示意图，所述方法适用于包括高速逻辑处理单元和处理器的交换设备，所述高速逻辑处理单元通过硬件逻辑进行网络地址转换，所述处理器通过软件逻辑进行网络地址转换；所述方法包括以下步骤：

步骤201：所述高速逻辑处理单元向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；

步骤202：所述高速逻辑处理单元根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；

在步骤202中，所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；

步骤203：所述处理器从所述处理器的第一网络地址转换规则中删除所述第一转换规则。

在步骤201中，所述高速逻辑处理单元向所述处理器发送删除请求之前，还可以包括以下步骤：

步骤一、所述高速逻辑处理单元确定所述第一网络地址转换规则中各转换规则的老化时间；所述各转换规则的老化时间是所述处理器生成该转换规则时确定的；

一种可能的实现方式，所述各转换规则的老化时间可以为所述处理器在发生各转换规则的同时，向所述高速逻辑处理单元发送的；所述老化时间可以根据实际需要确定，在此不做限定。

例如，所述处理器向所述高速逻辑处理单元发送所述第二转换规则，并向所述高速逻辑处理单元发送所述第二转换规则以及所述第二转换规则的老化时间。

一种可能的实现方式，所述各转换规则的老化时间可以为所述处理器发送所述各转换规则后，再向所述高速逻辑处理单元发送的。

所述老化时间的确定以及所述老化时间的发送方式，可以根据实际需要确定，在此不做限定。

步骤二、所述高速逻辑处理单元确定所述第一转换规则到达老化时间时，向所述处理器发送删除请求。

一种可能的实现方式，所述高速逻辑处理单元可以将所述第一转换规则添加至寄存器中，所述处理器若确定所述寄存器中存在所述第一转换规则，则确定所述高速逻辑处理单元向所述处理器发出删除请求。

一种可能的实现方式，所述处理器从所述处理器的第一网络地址转换规则中删除所述第一转换规则，可以包括以下步骤：

步骤一、所述处理器根据所述删除请求，生成所述第一转换规则的删除指令；

步骤二、所述高速逻辑处理单元根据接收的所述第一转换规则的删除指令，删除所述第一转换规则，并向所述处理器发送删除成功的响应报文；

步骤三、所述处理器若接收到所述删除成功的响应报文，则删除存储在所述第二网络地址转换规则中的所述第一转换规则；

一种可能的实现方式，所述处理器若在预定时间内接收到所述删除成功的响应报文，则确定所述第一转换规则删除成功，并删除存储在所述第二网络地址转换规则中的所述第一转换规则。

一种可能的实现方式，所述处理器从所述处理器的第一网络地址转换规则中删除所述第一转换规则，可以包括以下步骤：

步骤一、所述处理器根据所述删除请求，从所述处理器的第二网络地址转换规则中删除所述第一转换规则并临时存储所述第一转换规则；所述处理器向所述高速逻辑处理器发送所述第一转换规则的删除指令；

在具体实施过程中，所述处理器根据所述删除请求，将所述第一转换规则备份至临时存储单元，并将所述第二网络地址转换规则中的所述第一转换规则删除。

一种可能的实施方式，所述处理器根据所述删除请求，临时存储所述第一转换规则之后，将所述第二网络地址转换规则中的所述第一转换规则删除。

需要说明的是，所述第一转换规则的备份与所述第二网络地址转换规则中的所述第一转换规则的删除的步骤可以同时进行，也可以先备份再删除，在此不做限定。

步骤二、所述高速逻辑处理单元根据接收的所述第一转换规则的删除指令，删除所述第一转换规则，并向所述处理器发送删除成功的响应报文；

步骤三、所述处理器若接收到所述删除成功的响应报文，则删除临时存储的所述第一转换规则；

一种可能的实现方式，所述处理器若在预定时间内接收到所述删除成功的响应报文，则确定所述第一转换规则删除成功，并删除临时存储的所述第一转换规则。

所述临时存储的所述第一转换规则可以为所述处理器建立的临时列表。

在步骤202中，一种可能的实现方式，所述处理器向所述高速逻辑处理单元发送所述第一转换规则的删除指令之前，还可以包括以下步骤：

步骤一、所述处理器判断所述处理器向所述高速逻辑处理单元发送所述删除指令的次数；

步骤二、所述处理器若确定所述次数小于第一阈值，则向所述高速逻辑处理单元重新发送所述删除指令；

步骤三、所述处理器若确定所述次数大于或等于所述第一阈值，则确定所述第一转换规则删除失败，将临时存储的所述第一转换规则恢复至所述第二网络地址转换规则中。

在步骤203之前，一种可能的实现方式，所述方法还可以包括以下步骤：

步骤一、所述处理器若未在预定时间内接收到所述高速逻辑处理单元发送的所述删除成功的响应报文，则判断所述删除指令的次数是否小于第一阈值；若是，则执行步骤二；若否，则执行步骤三；

步骤二、向所述高速逻辑处理单元重新发送所述删除指令；

步骤三、确定所述第一转换规则删除失败，并将所述备份的所述第一转换规则恢复至所述第二网络地址转换规则。

此时，所述处理器可以确定所述处理器与所述高速逻辑处理单元的通信出现故障，一种可能的实现方式，所述处理器可以向用户发送告警信息，并进行故障查询处理，返回删除失败的结果。

本申请实施例，通过有效协调第一网络地址转换规则和第二网络地址转换规则，使所述处理器和所述高速逻辑处理单元二者相互配合，提高了系统资源的利用率，进一步提高了所述交换设备的NAT转发性能。

如图3所示，本申请实施例提供一种网络地址转换环境中转换规则同步方法的流程示意图，包括以下步骤：

步骤301：交换设备获取待转发报文；

步骤302：所述交换设备判断所述待转发报文是否为网间报文，若是，则执行步骤303；若否，则执行步骤314；

步骤303：判断所述交换设备的高速逻辑处理器的第一网络地址转换规则中是否包括所述待转发报文的第二转换规则；若是，则执行步骤312，若否，则执行步骤304；

一种可能的实现方式，所述交换设备若确定所述待转发报文为网间报文，且所述待转发报文的类型为设定类型，则判断所述高速逻辑处理器的第一网络地址转换规则中是否包括所述第二转换规则；若是，则执行步骤312，若否，则执行步骤304；

步骤304：所述处理器判断第二网络地址转换规则中是否包括所述第二转换规则，所述第二网络地址转换规则存储于所述处理器中；若是，则执行步骤305；若否，则执行步骤311；

步骤305：所述处理器判断所述处理器向所述高速逻辑处理器发送所述第二转换规则的次数是否小于第一阈值；若是，则执行步骤306；若否，则执行步骤309；

步骤306：所述处理器向所述高速逻辑处理器重新发送所述第二转换规则，并向所述高速逻辑处理单元发送所述第二转换规则以及所述第二转换规则的老化时间；

步骤307：所述高速逻辑处理单元根据所述第二转换规则更新所述第一网络地址转换规则，并向所述处理器发送所述第二转换规则更新完成的响应报文；

步骤308：所述处理器在预定时间内判断是否接收到所述第二转换规则更新完成的响应报文；若是，则执行步骤309；若否，则执行305；

步骤309：所述处理器确定所述待转发报文的转换规则建立失败。

步骤310：所述处理器确定所述第二转换规则建立成功。

步骤311：所述处理器通过所述处理器对所述待转发报文进行网络地址转换并生成所述待转发报文的转换规则；并向所述高速逻辑处理单元发送所述第二转换规则以及所述第二转换规则的老化时间；所述处理器为通过软件逻辑进行网络地址转换；所述处理器将所述待转发报文的转换规则发送给所述高速逻辑处理器；

步骤312：所述高速逻辑处理器通过所述根据第一网络地址转换规则进行网络地址转换；所述高速逻辑处理器为通过硬件逻辑进行网络地址转换；

步骤313：所述交换设备发送转换后的所述待转发报文。

步骤314：所述交换设备发送所述待转发报文。

如图4所示，本申请实施例提供一种网络地址转换环境中转换规则同步方法的流程示意图，所述高速逻辑处理单元确定所述高速逻辑处理单元中第一网络地址转换规则中各转换规则的老化时间；所述各转换规则的老化时间是所述处理器生成该转换规则时确定的；所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；包括以下步骤：

步骤401：所述高速逻辑处理单元确定第一转换规则到达老化时间时，向所述处理器发送删除请求；所述删除请求用于指示删除所述第一转换规则；所述第一转换规则为所述处理器向所述高速逻辑处理单元发送的；

步骤402：所述处理器根据所述删除请求，从所述处理器的第一网络地址转换规则中删除所述第一转换规则并临时存储所述第一转换规则；

步骤403：所述处理器判断所述处理器向所述高速逻辑处理单元发送所述删除指令的次数是否小于第一阈值；若是，则执行步骤404；若否，则执行步骤408；

步骤404：所述处理器向所述高速逻辑处理单元发送所述删除指令；

步骤405：所述高速逻辑处理单元根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；并向所述处理器发送所述第一转换规则的删除成功的响应报文；

步骤406：所述处理器判断在预设时间内是否接收到所述删除成功的响应报文；若是，则执行步骤407；若否，则执行步骤403；

步骤407：所述处理器删除临时存储的所述第一转换规则，确定所述第一转换规则删除成功。

步骤408：所述处理器确定删除失败，将临时存储的所述第一转换规则恢复至所述第二网络地址转换规则中。

如图5所示，本申请实施例提供一种网络地址转换环境中转换规则同步装置，适用于包括高速逻辑处理单元102和处理器103的交换设备，高速逻辑处理单元102通过硬件逻辑进行网络地址转换，处理器103通过软件逻辑进行网络地址转换；所述装置包括：

高速逻辑处理单元102，用于向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；根据所述处理器发送的删除指令，从高速逻辑处理单元102的第一网络地址转换规则中删除所述第一转换规则；所述第一网络地址转换规则是所述处理器生成并发送给高速逻辑处理单元102的；

处理器103，用于从所述处理器的第一网络地址转换规则中删除所述第一转换规则。

一种可能的实现方式，处理器103，还用于根据所述删除请求，从处理器103的第二网络地址转换规则中删除所述第一转换规则并临时存储所述第一转换规则；

高速逻辑处理单元102，还用于在删除所述第一转换规则后，向处理器103发送删除成功的响应报文；

处理器103，还用于若接收到所述删除成功的响应报文，则删除临时存储的所述第一转换规则；

一种可能的实现方式，高速逻辑处理单元102，还用于在删除所述第一转换规则后，向处理器103发送删除成功的响应报文；

处理器103，还用于若接收到所述删除成功的响应报文，则从处理器103的第一网络地址转换规则中删除所述第一转换规则。

一种可能的实现方式，处理器103还用于：

判断处理器103向高速逻辑处理单元102发送所述删除指令的次数；若确定所述次数小于第一阈值，则向高速逻辑处理单元102重新发送所述删除指令；若确定所述次数大于或等于所述第一阈值，则确定删除失败，将临时存储的所述第一转换规则恢复至所述第二网络地址转换规则中。

一种可能的实现方式，处理器103还用于：

若未在预定时间内接收到高速逻辑处理单元102发送的所述删除成功的响应报文，且发送所述删除指令的次数小于所述第一阈值，则向高速逻辑处理单元102单元重新发送所述删除指令。

一种可能的实现方式，高速逻辑处理单元102，还用于确定所述第一网络地址转换规则中各转换规则的老化时间；所述各转换规则的老化时间是处理器103生成该转换规则时确定的；确定所述第一转换规则到达老化时间时，向处理器103发送删除请求。

一种可能的实现方式，高速逻辑处理单元102，还用于若确定所述第二网络地址转换规则不包括待转发报文的第二转换规则，则将所述待转发报文发送至处理器103；

处理器103，还用于根据所述待转发报文，生成所述第二转换规则，并向高速逻辑处理单元102发送所述第二转换规则以及所述第二转换规则的老化时间；

高速逻辑处理单元102，还用于根据所述第二转换规则更新所述第一网络地址转换规则，并向处理器103发送所述第二转换规则更新完成的响应报文；

处理器103，还用于若接收到所述更新完成的响应报文，则确定所述第二转换规则建立成功。

本申请实施例以处理器103和高速逻辑处理单元102在建立转换规则和删除转换规则的过程中协调为例，其他所述处理器和所述高速逻辑处理单元之间的转换规则的更新可以参考所述第一转换规则的删除和所述第二转换规则的建立，在此不再赘述。

本申请实施例提供一种网络地址转换环境中转换规则同步方法及装置，适用于包括高速逻辑处理单元和处理器的交换设备，所述高速逻辑处理单元通过硬件逻辑进行网络地址转换，所述处理器通过软件逻辑进行网络地址转换；极大的提高了NAT的转换效率，以提高用户设备的网络接入速度；所述方法包括：所述高速逻辑处理单元向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；所述高速逻辑处理单元根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；所述处理器从所述处理器的第一网络地址转换规则中删除所述第一转换规则。将所述第一转换规则在一定时间段后删除，以便所述第一转换规则中的IP资源可以及时分配给最新接入的用户设备，极大的提高了IP资源的利用率，并且所述第一转换规则的删除全部由所述处理器启动，并下发至所述高速逻辑处理单元进行同步，以使所述处理器中的第一转换规则与所述高速逻辑处理单元中的第一转换规则保持一致，有效的利用了所述处理器和所述高速逻辑处理单元有限的存储空间，实现NAT的高效运行，极大的提高了用户体验。通过有效协调高速逻辑处理单元的第一网络地址转换规则和处理器的第二网络地址转换规则，使二者相互配合，提高NAT转发性能，高效利用系统资源，使所述交换设备的NAT转发性能最大发挥。避免待转发报文过分依赖软件逻辑进行转发，导致降低转发效率。

本领域内的技术人员应明白，本发明的实施例可提供为方法、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种网络地址转换环境中转换规则同步方法，其特征在于，适用于包括高速逻辑处理单元和处理器的交换设备，所述高速逻辑处理单元通过硬件逻辑进行网络地址转换，所述处理器通过软件逻辑进行网络地址转换；所述方法包括：

所述高速逻辑处理单元向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；

所述高速逻辑处理单元根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；

所述处理器从所述处理器的第二网络地址转换规则中删除所述第一转换规则。

2.如权利要求1所述的方法，其特征在于，所述处理器从所述处理器的第二网络地址转换规则中删除所述第一转换规则，包括：

所述处理器根据所述删除请求，从所述处理器的第二网络地址转换规则中删除所述第一转换规则并临时存储所述第一转换规则；

所述处理器接收所述高速逻辑处理单元发送的删除成功的响应报文；所述删除成功的响应报文为所述高速逻辑处理单元在删除所述第一转换规则后发送的；

所述处理器若接收到所述删除成功的响应报文，则删除临时存储的所述第一转换规则。

3.如权利要求2所述的方法，其特征在于，所述处理器向所述高速逻辑处理单元发送所述第一转换规则的删除指令之前，还包括：

所述处理器判断所述处理器向所述高速逻辑处理单元发送所述删除指令的次数；

所述处理器若确定所述次数小于第一阈值，则向所述高速逻辑处理单元发送所述删除指令；

所述处理器若确定所述次数大于或等于所述第一阈值，则确定删除失败，将临时存储的所述第一转换规则恢复至所述第二网络地址转换规则中。

4.如权利要求3所述的方法，其特征在于，所述方法还包括：

所述处理器若未在预定时间内接收到所述高速逻辑处理单元发送的所述删除成功的响应报文，且发送所述删除指令的次数小于所述第一阈值，则向所述高速逻辑处理单元重新发送所述删除指令。

5.如权利要求1至4任一项所述的方法，其特征在于，所述高速逻辑处理单元向所述处理器发送删除请求之前，还包括：

所述高速逻辑处理单元确定所述第一网络地址转换规则中各转换规则的老化时间；所述各转换规则的老化时间是所述处理器生成该转换规则时确定的；

所述高速逻辑处理单元确定所述第一转换规则到达老化时间时，向所述处理器发送删除请求。

6.如权利要求5所述的方法，其特征在于，所述方法还包括：

所述高速逻辑处理单元若确定所述第二网络地址转换规则不包括待转发报文的第二转换规则，则将所述待转发报文发送至所述处理器；

所述处理器根据所述待转发报文，生成所述第二转换规则，并向所述高速逻辑处理单元发送所述第二转换规则以及所述第二转换规则的老化时间；

所述高速逻辑处理单元根据所述第二转换规则更新所述第一网络地址转换规则，并向所述处理器发送所述第二转换规则更新完成的响应报文；

所述处理器若接收到所述更新完成的响应报文，则确定所述第二转换规则建立成功。

7.一种网络地址转换环境中转换规则同步装置，其特征在于，所述装置包括：高速逻辑处理单元和处理器；

所述高速逻辑处理单元，用于通过硬件逻辑进行网络地址转换；向所述处理器发送删除请求；所述删除请求用于指示删除第一转换规则；根据所述处理器发送的删除指令，从所述高速逻辑处理单元的第一网络地址转换规则中删除所述第一转换规则；所述第一网络地址转换规则是所述处理器生成并发送给所述高速逻辑处理单元的；

所述处理器，用于通过软件逻辑进行网络地址转换；从所述处理器的第一网络地址转换规则中删除所述第一转换规则。

8.如权利要求7所述的装置，其特征在于，所述处理器还用于：根据所述删除请求，从所述处理器的第一网络地址转换规则中删除所述第一转换规则并临时存储所述第一转换规则；

所述高速逻辑处理单元，还用于在删除所述第一转换规则后，向所述处理器发送删除成功的响应报文；

所述处理器，还用于若接收到所述删除成功的响应报文，则删除临时存储的所述第一转换规则。

9.如权利要求8所述的装置，其特征在于，所述处理器还用于：

判断所述处理器向所述高速逻辑处理单元发送所述删除指令的次数；若确定所述次数小于第一阈值，则向所述高速逻辑处理单元重新发送所述删除指令；若确定所述次数大于或等于所述第一阈值，则确定删除失败，将临时存储的所述第一转换规则恢复至所述第二网络地址转换规则中。

10.如权利要求9所述的装置，其特征在于，所述处理器，还用于若未在预定时间内接收到所述高速逻辑处理单元发送的所述删除成功的响应报文，且发送所述删除指令的次数小于所述第一阈值，则向所述高速逻辑处理单元重新发送所述删除指令。

11.如权利要求7至9任一项所述的装置，其特征在于，所述高速逻辑处理单元还用于：确定所述第一网络地址转换规则中各转换规则的老化时间；所述各转换规则的老化时间是所述处理器生成该转换规则时确定的；确定所述第一转换规则到达老化时间时，向所述处理器发送删除请求。

12.如权利要求11所述的装置，其特征在于，所述高速逻辑处理单元，还用于若确定所述第二网络地址转换规则不包括待转发报文的第二转换规则，则将所述待转发报文发送至所述处理器；

所述处理器，还用于根据所述待转发报文，生成所述第二转换规则，并向所述高速逻辑处理单元发送所述第二转换规则以及所述第二转换规则的老化时间；

所述高速逻辑处理单元，还用于根据所述第二转换规则更新所述第一网络地址转换规则，并向所述处理器发送所述第二转换规则更新完成的响应报文；

所述处理器，还用于若接收到所述更新完成的响应报文，则确定所述第二转换规则建立成功。