CN108153559A - 一种不影响mcu工作实时性的快速重构架构 - Google Patents

一种不影响mcu工作实时性的快速重构架构 Download PDF

Info

Publication number
CN108153559A
CN108153559A CN201711297193.1A CN201711297193A CN108153559A CN 108153559 A CN108153559 A CN 108153559A CN 201711297193 A CN201711297193 A CN 201711297193A CN 108153559 A CN108153559 A CN 108153559A
Authority
CN
China
Prior art keywords
kernel
mcu
main
framework
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711297193.1A
Other languages
English (en)
Inventor
张伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipsea Technologies Shenzhen Co Ltd
Original Assignee
Chipsea Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipsea Technologies Shenzhen Co Ltd filed Critical Chipsea Technologies Shenzhen Co Ltd
Priority to CN201711297193.1A priority Critical patent/CN108153559A/zh
Publication of CN108153559A publication Critical patent/CN108153559A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种不影响MCU工作实时性的快速重构架构，所述架构包括有主内核和至少一个副内核，主内核只有一个，所述至少一个副内核与主内核连接于ROM和GPIO。本发明可快速重构且不影响MCU工作实时性，以解决不同客户的功能需求；同时该MCU架构与现有MCU架构的相比，减少了MCU的成本和开发难度。

Description

一种不影响MCU工作实时性的快速重构架构
技术领域
本发明属于MCU技术领域，特别涉及MCU的快速重构架构。
背景技术
在通用MCU领域,由于客户的应用千差万别,对MCU的功能要求也各种各样，如图1所示为现有MCU架构的示意图。譬如通信接口:客户A想使用UART功能、客户B想使用I2C功能、客户C想使用SPI功能、客户D想使用I2S功能、客户E想使用乘法器功能、客户F想使用除法器功能，在使用这些功能时客户又希望与其他的功能是并行工作的，不影响其他功能的实时性，所以这些功能必须是在MCU内部做成硬件的，不能使用软件模拟，这就需要MCU具备上述的所有的功能，这必然会增加了MCU的成本；而且在应用中，客户的需要功能存在不确定性，很难把所有客户的需求收集起来。
专利申请201710213678.1公开了一种MCU芯片中的存储复用控制系统，MCU芯片内部包括MCU内核CORE、芯片配置控制单元CONFIG、NVM存储器和NVM存储器地址映射单元MAP_CTRL，NVM存储器用于存储用户的程序，MCU内核CORE在工作时，需要从NVM存储器中读回指令码，然后根据指令码执行相应的操作。本发明当应用程序需要升级时，只需要将更新的程序烧写至一次可编程型的NVM存储器的其它分页存储区，而不需要替换原来的芯片，从而降低了用户的产品开发成本，提高产品的竞争力。但是该专利申请中，内核core是单内核结果，且是NVM存储器和NVM存储器地址映射单元MAP_CTRL进行数据处理，仅仅能实现存储的复用，不能进行快速重构。
发明内容
基于此，因此本发明的首要目地是提供一种不影响MCU工作实时性的快速重构架构，该MCU架构可快速重构且不影响MCU工作实时性，以解决不同客户的功能需求。
本发明的另一个目地在于提供一种不影响MCU工作实时性的快速重构架构，该MCU架构与现有MCU架构的相比，减少了MCU的成本和开发难度。
为实现上述目的，本发明的技术方案为：
一种不影响MCU工作实时性的快速重构架构，其特征在于所述架构包括有主内核和至少一个副内核，主内核只有一个，所述至少一个副内核与主内核连接于ROM和GPIO。
进一步，所述副内核可以有多个，所述多个副内核均连接于主内核。
进一步，所述主内核通过加载ROM中的程序来决定是否开启副内核，如果不需要使用副内核，ROM和GPIO都由主内核来控制；如果不同的客户想实现不通的功能应用，通过主内核给副内核分配ROM空间和GPIO，副内核加载ROM中的程序并运行，来实现不同客户的不同功能。
本发明所实现的不影响MCU工作实时性的快速重构架构，可快速重构且不影响MCU工作实时性，以解决不同客户的功能需求；同时该MCU架构与现有MCU架构的相比，减少了MCU的成本和开发难度。
附图说明
图1是现有技术所实现的MCU实现架构图。
图2是本发明所实现的MCU实现架构图。
图3是本发明所实现无需副内核工作时的MCU实现架构图。
图4是本发明所实现副内核实现乘法器功能的MCU实现架构图。
图5是本发明所实现副内核实现UART功能的MCU实现架构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图2所示，为本发明所实现的本专利提出的MCU架构，图中所示:与原有的架构相比，本架构有主内核和副内核之分：主内核只有一个，副内核可以有一个也可以有多个。
主内核通过加载ROM中的程序来决定是否开启副内核，如果不需要使用副内核，ROM和GPIO都有主内核来控制；如果不同的客户想实现不通的功能应用(如UART功能、I2C功能、SPI功能、I2S功能、乘法器功能、除法器功能)，通过主内核给副内核分配ROM空间和GPIO，副内核加载ROM中的程序并运行，来实现不同客户的不同功能。
结合图3所示，主内核通过加载ROM中的程序来决定是否开启副内核，如果不需要使用副内核，ROM和GPIO都由主内核来控制；如果不同的客户想实现不通的功能应用(如上文提到的功能)，通过主内核给副内核分配ROM空间和GPIO，副内核加载ROM中的程序并运行，来实现不同客户的不同功能。
结合图4所示，譬如实现乘法器功能：
1.假设实现乘法器需要256Byte的空间，主内核分配256Byte的ROM空间给副内核。
2.副内核从分配到的ROM中加载程序。
注：乘法器实现方式多种多样，程序可由客户根据实际需求进行开发，只需要实现数据相乘的功能即可。
3.主内核把需要进行乘法运算的数据传送给副内核，并让副内核开始运行程序。
4.副内核运行程序实现数据相乘。
5.副内核得到运算的结果，告知主内核。
6.主内核得到副内核运算完成的通知，可以立即处理副内核传送的数据也可以等待其他事务处理完成之后再处理副内核传送的数据。
结合图5所示，譬如实现UART功能：
1.假设需要1KByte的空间并通过PT1.0和PT1.1实现UART的RX和TX功能，主内核分配1KByte的ROM空间给副内核和把PT1.0和PT1.1的控制权交给副内核。
2.副内核从分配到的ROM中加载程序。
注：程序可由客户根据实际需求进行开发，但要符合UART通信协议标准。
3.当MCU需要通过UART口发送数据时：
a)主内核把数据传递给副内核。
b)副内核运行程序。
c)副内核把数据通过PT1.1口以UART的格式发送出去。
d)副内核完成数据发送之后通知主内核。
e)主内核得到副内核数据发送完成的通知，主内核可以发起下一次的操作。
4.当MCU需要通过UART口接收数据时：
a)外部器件通过PT1.0口以UART的格式发给MCU。
b)MCU内部的副内核运行程序。
c)副内核以UART格式接收数据。
d)副内核完成接收之后通知主内核。
e)主内核得到副内核数据接收完成的通知，主内核可以立即处理副内核传送的数据也可以等待其他事务处理完成之后再处理副内核传送的数据。
同样的道理，主内核和副内核相互配合可以实现其他接口或功能且在副内核工作期间不影响主内核的工作。
因此，本发明所实现的不影响MCU工作实时性的快速重构架构，可快速重构且不影响MCU工作实时性，以解决不同客户的功能需求；同时该MCU架构与现有MCU架构的相比，减少了MCU的成本和开发难度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种不影响MCU工作实时性的快速重构架构，其特征在于所述架构包括有主内核和至少一个副内核，主内核只有一个，所述至少一个副内核与主内核连接于ROM和GPIO。
2.如权利要求1所述的不影响MCU工作实时性的快速重构架构，其特征在于所述副内核可以有多个，所述多个副内核均连接于主内核。
3.如权利要求1所述的不影响MCU工作实时性的快速重构架构，其特征在于所述主内核通过加载ROM中的程序来决定是否开启副内核，如果不需要使用副内核，ROM和GPIO都由主内核来控制；如果不同的客户想实现不通的功能应用，通过主内核给副内核分配ROM空间和GPIO，副内核加载ROM中的程序并运行，来实现不同客户的不同功能。
CN201711297193.1A 2017-12-08 2017-12-08 一种不影响mcu工作实时性的快速重构架构 Pending CN108153559A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711297193.1A CN108153559A (zh) 2017-12-08 2017-12-08 一种不影响mcu工作实时性的快速重构架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711297193.1A CN108153559A (zh) 2017-12-08 2017-12-08 一种不影响mcu工作实时性的快速重构架构

Publications (1)

Publication Number Publication Date
CN108153559A true CN108153559A (zh) 2018-06-12

Family

ID=62466854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711297193.1A Pending CN108153559A (zh) 2017-12-08 2017-12-08 一种不影响mcu工作实时性的快速重构架构

Country Status (1)

Country Link
CN (1) CN108153559A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060010446A1 (en) * 2004-07-06 2006-01-12 Desai Rajiv S Method and system for concurrent execution of multiple kernels
CN1922576A (zh) * 2003-09-30 2007-02-28 扎鲁纳股份有限公司 操作系统
CN101149597A (zh) * 2007-11-08 2008-03-26 华东师范大学 一种apd单光子探测的控制模块
CN101855614A (zh) * 2007-07-18 2010-10-06 先进微装置公司 具有阶层式微码储存之多内核处理器
CN102521207A (zh) * 2010-12-22 2012-06-27 威盛电子股份有限公司 多内核微处理器的共享电源的分布式管理
CN102566973A (zh) * 2012-02-15 2012-07-11 上海大学 多核异构系统指令存储单元的动态分配方法
CN103688473A (zh) * 2011-05-13 2014-03-26 恩腾有限责任公司 通信网络和网络终端
CN104183270A (zh) * 2013-08-21 2014-12-03 威盛电子股份有限公司 配置数据的处理装置及方法
CN107133066A (zh) * 2017-04-01 2017-09-05 深圳市博巨兴实业发展有限公司 一种mcu芯片中的存储复用控制系统
CN107161007A (zh) * 2017-06-16 2017-09-15 上海赫千电子科技有限公司 一种车辆仪表与中控的一体化设备及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922576A (zh) * 2003-09-30 2007-02-28 扎鲁纳股份有限公司 操作系统
US20060010446A1 (en) * 2004-07-06 2006-01-12 Desai Rajiv S Method and system for concurrent execution of multiple kernels
CN101855614A (zh) * 2007-07-18 2010-10-06 先进微装置公司 具有阶层式微码储存之多内核处理器
CN101149597A (zh) * 2007-11-08 2008-03-26 华东师范大学 一种apd单光子探测的控制模块
CN102521207A (zh) * 2010-12-22 2012-06-27 威盛电子股份有限公司 多内核微处理器的共享电源的分布式管理
CN103688473A (zh) * 2011-05-13 2014-03-26 恩腾有限责任公司 通信网络和网络终端
CN102566973A (zh) * 2012-02-15 2012-07-11 上海大学 多核异构系统指令存储单元的动态分配方法
CN104183270A (zh) * 2013-08-21 2014-12-03 威盛电子股份有限公司 配置数据的处理装置及方法
CN107133066A (zh) * 2017-04-01 2017-09-05 深圳市博巨兴实业发展有限公司 一种mcu芯片中的存储复用控制系统
CN107161007A (zh) * 2017-06-16 2017-09-15 上海赫千电子科技有限公司 一种车辆仪表与中控的一体化设备及方法

Similar Documents

Publication Publication Date Title
Lü et al. A memetic algorithm for graph coloring
US20180247244A1 (en) Service and Resource Orchestration System and Method, and Apparatus
WO2000077652A2 (de) Sequenz-partitionierung auf zellstrukturen
CN104156234B (zh) 启动多核处理器、bootloader大小端模式自适应的方法及装置
DE19926538A1 (de) Hardware und Betriebsverfahren
WO2012088769A1 (zh) 数据过滤系统和方法
US20210160193A1 (en) Method for managing the configuration of access to peripherals and their associated resources of a system on chip, and corresponding system on chip
CN108763082A (zh) 测试数据生成方法、装置、计算机设备及存储介质
Mishima et al. Low-cost managed digital signage system with signage device using small-sized and low-cost information device
CN109614232A (zh) 任务处理方法、装置、存储介质和电子装置
CN109542398B (zh) 一种业务系统生成方法、装置及计算机可读存储介质
KR100918114B1 (ko) 이동단말기의 프레임워크 장치 및 컴포넌트의 상호 운용성보장 방법
CN111984248B (zh) 页面编辑方法和装置、存储介质及电子装置
CN110941634A (zh) 数据的处理方法及装置、存储介质和电子装置
CN108153559A (zh) 一种不影响mcu工作实时性的快速重构架构
CN114448972A (zh) 分布式存储日志压缩下载方法、系统、终端及存储介质
CN207611373U (zh) 一种基于主/从结构的控制系统
CN105549906B (zh) 一种外置虚拟存储的部署方法、装置和系统
EP3890273A1 (en) Micro-service generation method and apparatus, device and storage medium
CN108897850B (zh) 一种数据处理方法及装置
CN115134281A (zh) 一种网络耗源型组件性能测试优化方法、系统及装置
CN110209466A (zh) 资源配置方法、资源配置装置及存储介质
CN103618711B (zh) 一种acl规则的配置方法及网络设备
CN108306757A (zh) 可编程数据平面虚拟层构建方法及存储介质
CN108874994A (zh) 一种分块读取数据的方法、装置及计算机存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180612

RJ01 Rejection of invention patent application after publication