CN108139998A - 耐电快速瞬变输入/输出（i/o）通信系统 - Google Patents

耐电快速瞬变输入/输出（i/o）通信系统 Download PDF

Info

Publication number
CN108139998A
CN108139998A CN201680056592.6A CN201680056592A CN108139998A CN 108139998 A CN108139998 A CN 108139998A CN 201680056592 A CN201680056592 A CN 201680056592A CN 108139998 A CN108139998 A CN 108139998A
Authority
CN
China
Prior art keywords
common
signal
circuit system
mode
mode voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680056592.6A
Other languages
English (en)
Other versions
CN108139998B (zh
Inventor
A·K·斯里瓦斯塔瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108139998A publication Critical patent/CN108139998A/zh
Application granted granted Critical
Publication of CN108139998B publication Critical patent/CN108139998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0094—Bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本文公开了与耐电快速瞬变输入/输出(I/O)通信(例如，通用串行总线(USB))设计相关联的设备、系统以及方法。在实施例中，一种设备可以包括共模提取电路系统，所述共模提取电路系统用于从用于USB装置的USB输入信号中提取共模电压，将所述共模电压与参考电压范围进行比较，并且基于所述比较来确定所述共模电压在所述参考电压范围之外。在这些实施例中，所述设备可以进一步包括处理电路系统，所述处理电路系统用于将所述共模电压调整到所述参考电压范围内。可以描述和/或要求保护其他实施例。

Description

耐电快速瞬变输入/输出(I/O)通信系统
相关申请
本申请要求于2015年10月28日提交的名称为“ELECTRICAL FAST TRANSIENTTOLERANT INPUT/OUTPUT(I/O)COMMUNICATION SYSTEM(耐电快速瞬变输入/输出(I/O)通信系统)”的美国专利申请14/925,713的优先权。
技术领域
本公开涉及电子电路领域。更具体地，本公开涉及输入/输出(I/O)通信系统的耐电快速瞬变(electrical fast transient，EFT)设计。
背景技术
本文所提供的背景描述是为了总体上呈现本公开的上下文的目的。除非本文中另外指出，否则本节中所描述的材料对于本申请的权利要求书而言并非现有技术，并且不因为包含在本节中而被承认是现有技术。
在通用串行总线(USB)装置中，USB装置的输入线上的浪涌可导致正被承载到USB装置的信息的丢失、破坏和/或退化。进一步地，所述浪涌可能使USB装置转变成非操作状态、断开状态或重置状态。在许多情形下，信息的丢失、破坏和/或退化可能是非常不希望的，从而提出了通过浪涌条件维持信息捕获并且使USB装置响应于浪涌条件而转变成非操作状态的情形最少化的挑战。
具体地，在个人卫生保健应用中，期望的是所利用的USB装置可以耐受耦合到使USB装置互连的USB通信线的在-1.5千伏与+1.5千伏之间的电快速瞬变(EFT)干扰。由于对具有规定电平的USB通信线的EFT干扰，USB装置的输入可能经受USB装置的差分输入线上大于一伏的电瞬变电压。EFT干扰可能导致USB通信线的共模电压变化。此电瞬变电压通常大于USB装置的-50毫伏至500毫伏的正常操作共模电压范围，从而导致USB装置发生故障、转变成重置或断开状态、和/或经受错误的输入读数。
附图说明
结合附图通过以下详细描述将很容易理解实施例。为了方便本描述，相同的参考标号指代相同的结构元件。在附图的各图中通过示例的方式而非通过限制的方式展示了实施例。
图1展示了根据各实施例的示例网络系统。
图2展示了根据各实施例的示例共模补偿电路。
图3展示了根据各实施例的共模补偿电路的各种信号的示例时序图。
图4展示了根据各实施例的共模补偿电路的示例共模提取器电路系统。
图5展示了根据各实施例的共模补偿电路的示例检测和比较电路系统。
图6展示了根据各实施例的共模补偿电路的示例处理电路系统。
图7展示了根据各实施例的用于共模补偿的示例过程。
图8展示了可以采用本文所描述的设备和/或方法的示例计算装置。
具体实施方式
本文公开了与耐电快速瞬变输入/输出(I/O)通信(例如，通用串行总线(USB))设计相关联的设备、方法以及存储介质。在实施例中，一种设备可以包括一个或多个处理器、装置、和/或电路系统，以判定到USB装置的数据输入的共模电压是否在USB装置的预定可接受范围内。响应于确定到USB装置的数据输入的共模电压在所述预定可接受范围之外，所述处理器、装置、和/或电路系统可以便将数据输入的共模电压调整和/或移位到所述预定可接受范围内。
虽然本文参照USB通信描述了各种实施例，但是根据各种实施例，本文所描述的技术可以用于其他类型的I/O接口。例如，本文所描述的技术可以由经由以下各项进行通信的I/O通信系统来使用：USB接口、通用输入/输出(GPIO)接口、相机串行接口(CSI)、移动行业处理器接口(MIPI)M-PHY接口、高速外围组件互连(PCIe)接口、串行高级技术附件(SATA)接口、以太网接口、和/或另一高速输入/输出接口(例如，有线接口)。
在以下详细描述中，参考形成其一部分并且通过图解示出可以实践的实施例的附图，其中，相同的附图标记指代相同的部件。应当理解，可以在不脱离本公开的范围的情况下利用其他实施例并且可以进行结构或逻辑上的改变。因此，以下的详细说明不应被认为具有限制意义，并且实施例的范围由所附权利要求书及其等效物限定。
在所附的说明中公开了本公开的多个方面。可以在不脱离本公开的精神或范围的情况下设计本公开的替代实施例及其等效物。应注意的是，在附图中相同的附图标记来表示在下文中公开的相同元素。
可以以对理解要求保护的主题最有帮助的方式将各种操作依次描述为多个分立动作或操作。然而，描述的顺序不应被解释为暗示这些操作一定是顺序相关的。特别地，这些操作可以不按所呈现的顺序来执行。可以按与所描述的实施例不同的顺序来执行所描述的操作。可以执行各种附加的操作和/或可以在附加实施例中省略所描述的操作。
为了本公开的目的，短语“A和/或B”是指(A)、(B)、或(A和B)。为了本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本说明书可以使用短语“在实施例中(in an embodiment)”或“在实施例中(inembodiments)”，所述短语可以各自指相同或不同的实施例中的一个或多个实施例。此外，如关于本公开的实施例使用的术语“包括(comprising)”、“包括(including)”、“具有(having)”等是同义的。
如本文使用的，术语“电路系统”可以指代以下各项、是以下各项的一部分、或包括以下各项：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或群组)和/或存储器(共享、专用或群组)、组合逻辑电路和/或提供所描述的功能的其他适合组件。
贯穿本公开，术语“逻辑正状态”可以被称为逻辑‘1’，并且术语“逻辑负状态”可以被称为逻辑‘0’。应理解的是，术语“逻辑正状态”可以包括装置、电路和/或逻辑元件被认为处于正和/或高状态(包括当装置、电路、和/或逻辑元件的输出是逻辑1、模拟5伏、模拟3.5伏、数字1时)的任何状态，或者可以被装置、电路和/或逻辑元件视为正和/或高状态的任何其他状态。进一步地，应理解的是，术语“逻辑负状态”可以包括装置、电路和/或逻辑元件被认为处于负和/或低状态(包括当装置、电路、和/或逻辑元件的输出是逻辑0、模拟0伏、数字0时)的任何状态，或者可以被装置、电路和/或逻辑元件视为负和/或低状态的任何其他状态。另外，在一些实施例中，术语“逻辑正状态”可以指逻辑‘0’，并且术语“逻辑负状态”可以指逻辑‘1’。
现在参考图1，其中示出了根据各实施例的网络系统100。网络系统100可以包括通信地耦合到网络接入点104的多个通用串行总线(USB)装置102。网络接入点104可以进一步通信地耦合到网络106，从所述网络可以访问从所述多个USB装置102传输的信息。
所述多个USB装置102可以包括一个或多个个人保健级装置，用于从与所述多个USB装置102中的USB装置进行交互的用户收集健康信息。所述多个USB装置102可以包括但不限于：一个或多个血压袖带、手表、计步器、葡萄糖传感器、COD计、脉搏血氧计、视频/运动传感器、肺活量计、或其任何组合。在实施例中，所述多个USB装置102可以有线连接至网络接入点104，并且可以被配置成响应于由所述多个USB装置102获得信息而以一定间隔、以预定触发器、或其任何组合传输由所述多个USB装置102获得的信息。
网络接入点104可以包括服务器、计算机、网络使能装置、或其任何组合。在实施例中，网络接入点104可以包括被配置成将患者信息安全地传输到网络106的保健装置。网络接入点104可以包括个人计算机健康器具、移动健康器具(诸如蜂窝电话、智能电话和/或其他无线通信装置)、或其任何组合。网络接入点104可以被配置成存储从所述多个USB装置102接收到的信息，并且响应于接收到对所述信息的请求而将所述信息传输到网络106。
网络106可以包括任何类型的网络，诸如局域网、因特网、或其任何组合。网络106可以允许由与所述多个USB装置102和/或网络接入点104的用户相关联的个体或实体(诸如所述多个USB装置102和/或网络接入点104的用户(例如，患者)、保健提供者、疾病管理服务、所述多个USB装置102的用户的亲属、所述多个USB装置102的用户的配偶、或其任何组合)来访问存储在网络接入点104上的信息。
电噪声可能通过外部设备或电气现象在整个网络系统100中引入。此电噪声可能导致网络系统100中的错误读数和/或错误。在实施例中，网络系统100(以及具体地，所述多个USB装置102)可被设计成承受特定量的电噪声而不中断或丢失从所述多个USB装置102发送的信息。
在一些保健实施例中，网络系统100可以被设计成承受正加和/减1.5千伏或更高的电快速瞬变(EFT)电压。EFT电压可以平移横穿连接所述多个USB装置102和网络接入点104的传输线，其中，USB装置102和/或网络接入点104可以经受大于一伏的电瞬变电压。通常，所述多个USB装置102可以被设计成承受在从-50毫伏到500毫伏的范围内的共模干扰电压。所述多个USB装置102所经受的大于或小于此范围的任何电压可能使所述多个USB装置102和/或网络接入点104进入错误模式、接收和/或传输破坏数据、或其任何组合。
现在参考图2，其中示出了根据各实施例的共模补偿电路200。共模补偿电路200可以包括共模提取器电路系统204、检测和比较电路系统206、处理电路系统208、或其任何组合。共模补偿电路200可以耦合到USB装置的物理层(USBPHY)202、处理器、USB通信电路系统、或其任何组合。共模补偿电路200可以被包括在图1的网络系统100的各部件中，包括所述多个USB装置102、网络接入点104、或其任何组合。
共模提取器电路系统204可以接收USB数据加(USBDP)线和USB数据减(USBDM)线上正在传输的USB输入信号。共模提取器电路系统204可以从USB输入信号提取共模电压信号。在USB输入信号正在经受共模噪声干扰的实施例中，共模电压信号可以包括大于正一伏或小于负一伏的正峰值和/或负峰值。
基于所提取的共模电压信号，共模提取器电路系统204可以确定共模电压在某些时间点处大于预定最大共模电压和/或小于预定最小共模电压。所述预定最大共模电压可以与USB装置的最大操作电压或最大额定电压相关联，并且所述预定最小共模电压可以与USB装置的最小操作电压或最小额定电压相关联。例如，所述预定最大共模电压可以被选择为USB装置的最大操作电压的75％。在实施例中，所述预定最大共模电压可以被选择为500毫伏(其通常是USB装置的最大额定电压)，并且所述预定最小共模电压可以被选择为-50毫伏(其通常是USB装置的最小额定电压)。
共模提取器电路系统204可以输出指示共模提取器电路系统204已经确定共模电压大于预定最大共模电压的共模上(cm_up)信号。另外，共模提取器电路系统204可以输出指示共模提取器电路系统204已经确定所述电压小于预定最小共模电压的共模下(cm_dn)信号。在一些实施例中，cm_up信号可以在共模电压大于预定最大共模电压时处于逻辑正状态(如‘逻辑1’)，并且在共模电压小于预定最大共模电压时处于逻辑负状态(如‘逻辑0’)。类似地，cm_dn信号可以在共模电压小于预定最小共模电压时处于逻辑正状态，并且在共模电压大于预定最小共模电压时输出逻辑负状态。
cm_up信号和cm_dn信号可以被输入到检测和比较电路系统206中。检测和比较电路系统206可以基于cm_up信号和/或cm_dn信号来识别共模噪声干扰。在实施例中，所述共模噪声干扰可以是EFT干扰。
识别共模噪声干扰可以包括识别cm_up信号的逻辑正状态以及cm_dn信号的相应逻辑正状态。cm_up信号的逻辑正状态可以与同共模噪声干扰相关联的正峰值电压相关联，并且cm_dn信号的逻辑正状态可以与和同一共模噪声干扰相关联的负峰值电压相关联。通常，共模噪声干扰可以包括正峰值电压和相应的负峰值电压，共模补偿电路200可以将其用于确定所发生的共模噪声干扰。具体地，所述共模补偿电路可以响应于识别cm_up信号的与正峰值电压相对应的逻辑正状态以及cm_dn信号的与负峰值电压相对应的相应逻辑正状态而确定发生了共模噪声干扰。
在补偿电路200识别cm_up信号的单个逻辑正状态而在cm_dn信号上没有相应逻辑正、cm_dn信号的单个逻辑正状态没有dm_up信号的相应逻辑正状态、cm_up信号的两个逻辑正状态而没有cm_dn信号的中间逻辑正状态、和/或cm_dn信号的两个逻辑正状态而没有cm_up信号的中间逻辑正状态的情形下，补偿电路200可以确定共模噪声干扰尚未发生。
基于共模噪声干扰的识别，检测和比较电路系统206可以输出EFT检测信号(Eft_det)和共模脉冲宽度调制(PWM)信号(cm_pwm)。
所述EFT检测信号可以指示检测和比较电路系统206已经确定何时发生了共模噪声干扰。具体地，所述EFT检测信号可以响应于识别与共模噪声干扰相关联的相应负峰值电而转变或保持在逻辑正状态。在EFT检测已经转变到逻辑正状态之后的一时间段上、在共模噪声干扰已经消退之后的一时间段上、或其任何组合，所述EFT检测信号可以保持在逻辑正状态，直到共模噪声干扰已经消退。进一步地，所述EFT检测信号保持在逻辑正状态的时间可以响应于检测和比较电路系统206识别附加共模噪声干扰而延长。在共模噪声干扰已经消退或者所述时间段已经到期之后，取决于实施例，所述EFT检测信号可以转变到逻辑负状态。
PWM信号可以指示出现共模噪声干扰的周期。PWM信号可以响应于cm_up信号转变到与共模噪声干扰的正峰值电压相关联的逻辑正状态而转变到逻辑正状态，并且可以响应于cm_dn信号转变到与共模噪声干扰的相应负峰值电压的结束相关联的逻辑负状态而转变到逻辑负状态。在其他实施例中，PWM信号可以响应于cm_up信号转变到与共模噪声干扰的正峰值电压相关联的逻辑正状态而转变到逻辑正状态，并且可以响应于cm_dn信号转变成与共模噪声干扰的相应负峰值电压的开始相关联的逻辑正状态而转变到逻辑负状态。PWM信号保持在逻辑正状态的周期可以被称为发生共模噪声干扰的时间窗口。
检测和比较电路系统206可以将Eft_det信号和cm_pwm信号传递到处理电路系统208。处理电路系统208可以对USBPHY的共模电压进行调整和/或移位，可以请求USBPHY对USBPHY的共模电压进行调整和/或移位、或其任何组合。所述调整和/或移位、请求、或其任何组合可以基于EFT检测信号、cm_pwn信号、或其任何组合而由处理电路系统208来发起或生成。
处理电路系统208可以基于Eft_det信号和cm_pwm信号来判定是否应当对USBPHY的共模电压进行调整和/或移位并且确定所述调整和移位应当发生在哪个时间段。Eft_det信号可以包括关于由检测和比较电路系统206检测到的共模噪声干扰的信息。所述信息可以包括：所提取的共模电压信号；表明当前共模电压大于预定最大共模电压和/或小于预定最小共模电压、当前共模电压信号的一部分大于预定最大共模电压或小于预定最小共模电压的一个或多个指示；或其任意组合。
cm_pwm信号可以指示发生共模噪声干扰的周期。处理电路系统208在确定调整和/或移位应当被执行的时间段时可以利用由cm_pwm信号指示的周期。在实施例中，处理电路系统208可以判定是否应当在由cm_pwm信号指示的周期上对共模电压进行调整和/或移位，并且可以在所述周期之外放弃所述确定，由此限制在USB输入信号没有经受共模噪声干扰时执行的处理。
响应于处理电路系统208确定应当对共模电压进行调整和/或移位，处理电路系统208可以向USBPHY 202输出关于共模电压的移位信号(移位_CM)。所述移位信号可以包括经调整和/或经移位共模电压、USBPHY 202对共模电压进行移位的请求、或其任何组合。移位信号上的经调整和/或经移位共模电压可以被调整到USB装置的可接受操作电压范围内。例如，共模电压可以被移位到USB装置的最大额定电压和最小额定电压内。
在实施例中，移位_CM信号可以包括指示USBPHY 202应当对共模电压进行移位的两个信号，一个是正移位信号并且一个是负移位信号。例如，移位_CM信号的正移位信号可以保持在逻辑正状态以指示USBPHY 202应当减小共模电压，而移位_CM信号的负移位信号可以保持在逻辑正状态以指示USBPHY 202应当增大共模电压。
进一步地，处理电路系统208可以从USBPHY 202接收错误信号并且基于共模噪声干扰的识别而选择性地掩蔽所述错误信号。从USBPHY 202接收到的错误信号可以包括静噪信号、Rx检测信号、断开信号、或其任何组合。响应于检测和比较电路系统识别共模噪声干扰，处理电路系统208可以通过用指示不存在错误的信号代替错误信号来掩蔽错误信号。
处理电路系统208可以输出替换断开信号(hsdiscon)、USB恢复信号(USB_recov)、或其任何组合。hsdiscon信号可以指示USB装置是否应当进入错误状态，诸如断开状态、暂停状态和/或重置状态。处理装置208可以基于静噪线、Rx_检测线、断开线、EFT_det线、或其任何组合来判定hsdiscon信号是否应当指示USB装置应当进入错误状态。
在实施例中，处理电路系统208可以响应于Eft_det信号处于逻辑正状态而掩蔽包括静噪信号、Rx_检测信号、断开信号、或其任何组合的错误信号，并且相应地抑制表明USB装置应当进入错误状态的指示(例如，通过hsdiscon信号)。当Eft_det信号处于逻辑负状态时，hsdiscon信号可以响应于确定静噪信号、Rx_检测信号、断开信号、或其任何组合指示USB装置应当进入错误状态而指示USB装置应当进入错误状态。
Eft_det信号可以保持在逻辑正状态达至少一个共模噪声干扰的持续时间。在实施例中，Eft_det信号可以进一步在共模噪声干扰的持续时间之后保持在逻辑正状态达特定时间段。进一步地，Eft_det信号可以保持在逻辑正状态达彼此的一定时间内或以一定频率发生的多个共模噪声干扰的持续时间。处理电路系统208可以掩蔽错误信号达Eft_det信号处于逻辑正状态下的整个持续时间。
USB_recov信号可以提供表明USB装置应当从共模噪声干扰之前或者在由于共模噪声干扰而导致信息丢失或破坏的时间点之前的时间段上恢复所存储信息的指示。USB_recov信号可以响应于确定共模噪声干扰持续大于预定时间段、在时间段内发生一定数量的共模噪声干扰、共模噪声干扰的频率大于预定频率、或其任何组合而提供所述恢复所存储信息的指示。在实施例中，USB_recov信号可以响应于确定在一定时间段内发生两个或更多个共模噪声干扰而指示应当发生所存储信息的恢复。进一步地，响应于接收到指示应当发生所存储信息的恢复的信号，USB装置可以转变到错误状态，诸如暂停状态或重置状态。
现在参考图3，其中示出了根据各实施例的共模补偿电路的各种信号的时序图300。所述时序图包括共模电压(VCM)信号302，所述VCM信号可以包括由图2的共模提取器电路系统204提取的共模电压。如所示的，VCM信号302可以包括多个正电压峰值和多个负电压峰值。正电压峰值和相应的随后负电压峰值可以与共模噪声干扰相关联。
可与由图2的共模提取器电路系统204输出的cm_up信号相对应的共模上(cm_up)信号304可以指示VCM信号302的电压何时大于预定最大共模电压。当VCM信号302的电压高于预定最大共模电压时，cm_up信号304可以处于逻辑正状态。在一些实施例中，预定最大共模电压可以是USB装置的最大额定电压，诸如500毫伏。cm_up信号304可以保持在逻辑正状态，直到VCM信号302的电压下降到预定最大共模电压以下，此时cm_up信号304转变成逻辑负状态。在实施例中，cm_up信号304可以响应于VCM信号302的正峰值电压而转变到逻辑正状态，并且响应于VCM信号302返回到中性共模电压(诸如零伏特)而转变到逻辑负状态。
可与由图2的共模提取器电路系统204输出的cm_dn信号相对应的共模下(cm_dn)信号306可以指示VCM信号302的电压何时小于预定最小共模电压。当VCM信号302的电压低于预定最小共模电压时，cm_dn信号306可以处于逻辑正状态。在实施例中，预定最小共模电压可以是USB装置的最小额定电压，诸如-50毫伏。cm_dn信号306可以保持在逻辑正状态，直到VCM信号302的电压上升到预定最小共模电压之上，此时cm_dn信号306转变成逻辑负状态。在实施例中，cm_dn信号306可以被设置成响应于VCM信号302的负峰值电压而转变到逻辑正状态，并且响应于VCM信号302返回到中性共模电压(诸如零伏特)而转变到逻辑负状态。
可与由图2的检测和比较电路系统206输出的Eft_det信号相对应的EFT检测(eft_det)信号308可以在已经检测到共模噪声干扰时转变到逻辑正状态。具体地，eft_det信号308可以响应于cm_dn信号306转变到逻辑正状态而转变到逻辑正状态，其中，到cm_dn信号306的逻辑正状态的转变与在共模噪声干扰的正峰值电压之后发生的同一共模噪声干扰的负峰值电压相关联。
在使eft_det信号308转变到逻辑正状态的cm_dn信号306的转变之后的设定时间段上，eft_det信号308可以保持在逻辑正状态。在一些实施例中，所述时间段可以响应于另外的共模噪声干扰被检测而增加。在实施例中，所述时间段可以响应于检测到另外的cm_dn信号306转变到与共模噪声干扰相关联的逻辑正状态而被重置。然后，所述时间段可以从cm_dn信号306的最近转变运行到逻辑正状态。
可与由图2的检测和比较电路系统206输出的cm_pwm信号相对应的共模PWM(cm_pwm)信号310可以响应于检测到VCM信号302的电压电平高于预定最大共模电压而转变到逻辑正状态。可以通过cm_up信号304处于逻辑正状态来指示检测到VCM信号302的电压电平高于预定最大共模电压。cm_pwm信号310可以响应于cm_dn信号306转变到逻辑负状态并由此指示共模噪声干扰的终止而转变到逻辑负状态。
如由向cm_up信号304的逻辑正状态的转变和向cm_dn信号306的逻辑负状态的随后转变所指示的，cm_pwm信号310可保持在逻辑正状态达共模噪声干扰的持续时间。cm_pwm信号310可以由处理电路系统(诸如图2的处理电路系统208)来使用以用于确定共模电压应当被调整和/或移位的时间量。
可与图2的处理电路系统208输出的USB_recov信号相对应的USB恢复(usb_recov)信号312可以提供表明USB装置应当在共模噪声干扰之前或在由于一个或多个共模噪声干扰而导致USB输入信号被破坏和/或丢失的时间段之前恢复与状态相关联的信息的指示。usb_recov信号312可以响应于检测到在时间段内发生的一定数量的共模噪声干扰(诸如彼此在200微秒内发生的两个共模噪声干扰)而转变到逻辑正状态。在实施例中，usb_recov信号312可以响应于在eft_det信号308处于逻辑正状态时cm_pwm信号310转变到逻辑正状态而转变到逻辑正状态。
usb_recov信号312可以保持在逻辑正状态，直到eft_det信号308转变到逻辑负状态，此时usb_recov信号312转变到逻辑负状态。相应地，usb_recov信号312可以继续指示：在所识别的共模噪声干扰在彼此的一定时间段内或以大于一定频率发生的情况下，USB装置应当在共模干扰之前或者当USB输入信号由于一个或多个共模噪声干扰而被破坏和/或丢失时恢复信息。
现在参考图4，其中示出了根据各实施例的共模补偿电路的共模提取器电路系统400。图2的共模提取器204可以包括共模提取器电路系统400。
共模提取器电路系统400可以包括接收所连接的USB数据加输入信号(USBDP)和USB数据减输入信号(USBDM)的提取器电路系统402。提取器电路系统402可以包括用于从USBDP信号和USBDM信号中提取共模电压信号的电路系统。提取器电路系统402可以输出所提取的共模信号(VCM_感测)。
共模提取器电路系统400可以进一步包括正参考比较器电路系统404和负参考比较器电路系统406。正参考比较器电路系统404和负参考比较器电路系统406可以各自包括用于对两个电压进行比较的任何电路系统，如比较器。
正参考比较器电路系统404可以从提取器电路系统402接收所提取的共模信号VCM_感测和正参考电压(Vrefp)作为输入。正参考比较器电路系统404可以将所提取的共模信号的一部分与Vrefp进行比较，并且判定所述部分是否大于Vrefp、确定所述部分大于Vrefp的量、或其任何组合。
正参考电路系统404可以输出公共上信号(cm_up)、粗糙公共上信号(cm_up_粗糙<1:0>)、或其任何组合。当所提取的共模信号的离散部分测量大于Vrefp的电压时，所述公共上信号可以处于逻辑正状态，并且当所述离散部分测量小于Vrefp的电压时可以处于逻辑负状态。
所述粗糙公共上信号可以是来自正参考比较器电路系统404的离散输出，所述正参考比较器电路系统将所提取的共模信号VCM_感测与正参考电压Vrefp进行比较。所述粗糙公共上信号可以是正参考比较器电路系统404的两位输出。当所提取的共模信号VCM_感测大于正参考电压Vrefp时，所述两位输出的第一位可以处于逻辑正状态，并且所述两位输出信号的第二位可以处于逻辑负状态。当所提取的共模信号VCM_感测小于正参考电压Vrefp时，所述第二位可以处于逻辑正状态，并且所述第一位可以处于逻辑负状态。当所提取的共模信号VCM_感测等于或基本上等于正参考电压Vrefp时，所述第一位和所述第二位可以都处于逻辑正状态或者都处于逻辑负状态。
在一些实施例中，正参考比较器电路系统404可以包括用于将所提取的共模信号VCM_感测与正参考电压Vrefp进行比较的容差值。在这些实施例中，正参考比较器电路系统404的输出可以指示：当所提取的共模电压VCM_感测处于正参考电压Vrefp的容差值内时，所提取的共模信号VCM_感测和正参考电压Vrefp基本上相等(即，第一位和第二位都处于逻辑正状态或逻辑负状态)。正参考比较器电路系统404的输出可以指示：当共模信号VCM_感测与正参考电压Vrefp之差大于容差值时，所提取的共模信号VCM_感测大于正参考电压Vrefp(即，第一位处于逻辑正状态，而第二位处于逻辑负状态)或者所提取的共模信号VCM_感测小于正参考电压Vrefp(即，第二位处于逻辑正状态，而第一位处于逻辑负状态)。
负参考比较器电路系统406可以从提取器电路系统402接收所提取的共模信号VCM_感测和负参考电压(Vrefm)作为输入。负参考比较器电路系统406可以将所提取的共模信号的离散部分与Vrefm进行比较，并且判定所述离散部分是否小于Vrefm、确定所述离散部分小于Vrefm的量、或其任何组合。
负参考比较器电路系统406可以输出公共下信号(cm_dn)、粗糙公共下信号(cm_dn_粗糙<1:0>)、或其任何组合。当所提取的共模信号的离散部分具有小于Vrefm的电压时，所述公共下信号可以处于逻辑正状态，并且当所述离散部分测量大于Vrefm的电压时可以处于逻辑负状态。
所述粗糙公共下信号可以是来自负参考比较器电路系统406的离散输出，所述负参考比较器电路系统将所提取的共模信号VCM_感测与负参考电压Vrefm进行比较。所述粗糙公共下信号可以是负参考比较器电路系统406的两位输出。当所提取的共模信号VCM_感测大于负参考电压Vrefm时，所述两位输出的第一位可以处于逻辑正状态，并且所述两位输出信号的第二位可以处于逻辑负状态。当所提取的共模信号VCM_感测小于负参考电压Vrefm时，所述第二位可以处于逻辑正状态，并且所述第一位可以处于逻辑负状态。当所提取的共模信号VCM_感测等于或基本上等于负参考电压Vrefm时，所述第一位和所述第二位可以都处于逻辑正状态或者都处于逻辑负状态。
在一些实施例中，负参考比较器电路系统406可以包括用于将所提取的共模信号VCM_感测与负参考电压Vrefm进行比较的容差值。在这些实施例中，负参考比较器电路系统406的输出可以指示：当所提取的共模电压VCM_感测处于负参考电压Vrefm的容差值内时，所提取的共模信号VCM_感测和负参考电压Vrefm基本上相等(即，第一位和第二位都处于逻辑正状态或逻辑负状态)。负参考比较器电路系统406的输出可以指示：当共模信号VCM_感测与负参考电压Vrefm之差大于容差值时，所提取的共模信号VCM_感测大于负参考电压Vrefm(即，第一位处于逻辑正状态，而第二位处于逻辑负状态)或者所提取的共模信号VCM_感测小于负参考电压Vrefm(即，第二位处于逻辑正状态，而第一位处于逻辑负状态)。
在实施例中，Vrefp可以与USB装置的最大操作电压相关联，并且Vrefm可以与USB装置的最小操作电压相关联。例如，Vrefp可以被设置为最大操作电压的一个百分比(如75％)，并且Vrefm可以被设置为最小操作电压的一个百分比(如75％)。在实施例中，Vrefp和Vrefm可以分别基于USB装置的最大额定电压和USB装置的最小额定电压来设置。进一步地，在一些实施例中，Vrefp和Vrefm可以由共模补偿电路的制造商、共模补偿电路的最终用户、执行共模补偿电路的校准的技术人员、或其任何组合来配置。
现在参考图5，其中示出了根据各实施例的共模补偿电路的检测和比较电路系统500。检测和比较电路系统500可以包括一个或多个计数器(如计数器502和计数器504)、一个或多个寄存器(如寄存器506、寄存器508和寄存器510)、脉宽调制生成器逻辑512、或其任何组合。
检测和比较电路系统500可以从图4的共模提取器电路系统400接收cm_up信号和cm_dn信号。cm_up信号可以连接到检测和比较电路系统500的计数器502。计数器502可以对cm_up信号转变到逻辑正状态的次数进行计数。每次在cm_up信号上感测到正边缘时，计数器502的计数可以递增。
进一步地，计数器502可以接收时钟信号(Clk_1)。在一些实施例中，时钟信号Clk_1可以包括60兆赫的方波信号，然而，应理解的是，所述时钟信号可以是任何频率或者具有任何形状，包括脉冲波信号、正弦波信号、三角波信号、或其任何组合。计数器502可以响应于接收到Clk_1的(例如，到逻辑正状态的)一定转变量而对到逻辑正状态的cm_up信号转变的计数进行重置，诸如响应于接收到在Clk_1上到逻辑正状态的单次转变而重置所述计数。
cm_dn信号可以连接到检测和比较电路系统500的计数器504。计数器504可以对在cm_dn信号上传播的信号转变(例如，到逻辑正状态的)的次数进行计数。每次在cm_dn信号上感测到正边缘时，计数器504的计数可以递增。
进一步地，计数器504可以接收时钟信号(Clk_2)。在一些实施例中，所述时钟信号可以包括60兆赫的方波信号，然而，应理解的是，所述时钟信号可以是任何频率或者具有任何形状，包括脉冲波信号、正弦波信号、三角波信号、或其任何组合。计数器504可以响应于接收到Clk_2的(例如，到逻辑正状态的)一定转变次数而对到逻辑正状态的cm_dn信号转变的计数进行重置，诸如响应于接收到在Clk_2上到逻辑正状态的单次转变而重置所述计数。
计数器502和计数器504的输出可以分别被输出到寄存器506和寄存器508。寄存器506和寄存器508的输出可以被输出到寄存器510。另外，寄存器510可以接收参考计数器行(Ref_计数)。
响应于检测到从寄存器506接收到的信号的到逻辑正状态的转变并且检测到从寄存器508接收到的信号的到逻辑正状态的相应转变，寄存器510可以转变到逻辑正状态。当处于逻辑正状态时，寄存器510可以输出具有逻辑正状态的EFT检测信号(Eft_det)，并且当处于逻辑负状态时，寄存器510可以输出具有逻辑负状态的Eft_det信号。从寄存器506接收到的到逻辑正状态的转变以及从寄存器508接收到的到逻辑正状态的相应转变可以指示发生了共模噪声干扰。无论是来自寄存器506和/或寄存器508的未来输入，寄存器510都可以在检测到所述转变和所述相应转变之后锁定在逻辑正状态。
计数器值Ref_计数响应于检测到从寄存器506接收到的到逻辑正状态的转变并且检测到从寄存器508接收到的到逻辑正状态的相应转变而开始计数。Ref_计数值可以响应于检测到从寄存器506接收到的到逻辑正状态的随后转变并且检测到从寄存器508接收到的到逻辑正状态的随后相应转变而被重置。相应地，Ref_计数值可以从最近检测到的共模噪声干扰开始计数，并且继续计数，直到Ref_计数值达到最大计数值或者直到检测到随后的共模噪声干扰为止，以先发生者为准。
响应于Ref_计数达到最大计数值，锁定在逻辑正状态的寄存器510可以被重置到逻辑负状态。在一些实施例中，Ref_计数值可以具有初始值0以及最大值3。寄存器510然后可以开始监测再次从寄存器506和寄存器508接收到的输入以便从寄存器506转变到逻辑正状态，并且从寄存器508相应地转变到逻辑正状态。
在其他实施例中，Ref_计数可以包括以给定频率周期性地脉冲或转变到逻辑正状态的信号。响应于寄存器510转变到逻辑正状态，寄存器510可以开始监测Ref_计数以便将Ref_计数转变到逻辑正状态。寄存器510可以响应于识别将Ref_计数到逻辑正状态的一定转变次数而转变到逻辑负状态。寄存器510可以响应于从寄存器506接收到的到逻辑正状态的随后转变并且从寄存器508接收到的到逻辑正状态的随后相应转变而增大所述一定转变次数或重置Ref_计数上的转变次数的计数。
脉冲宽度调制生成器逻辑512可以接收cm_up信号和cm_dn信号作为输入并且输出共模PWM信号(cm_pwm)。脉宽调制生成器逻辑512可以响应于检测到cm_up信号上的到逻辑正状态的转变的边缘而将共模PWM信号转变到逻辑正状态。进一步地，脉宽调制生成器逻辑512可以响应于检测到cm_dn信号上的到逻辑负状态的转变的边缘而将共模PWM信号转变到逻辑负状态。相应地，cm_pwm信号可以处于逻辑正状态达每个共模噪声干扰的持续时间，并且可以保持处于逻辑负状态达在其期间不发生共模噪声干扰的周期。
在实施例中，脉宽调制生成器逻辑512可以进一步接收时钟信号Clk_3作为输入。在一些实施例中，时钟信号Clk_3可以包括60兆赫的方波，然而，应理解的是，时钟信号Clk_3可以是任何适合的频率或者具有任何适合的形状，包括脉冲波信号、正弦波信号、三角波信号、或其任何组合。脉宽调制生成器逻辑512可以响应于检测到Clk_3信号中到逻辑正状态的转变并且基于cm_up信号和cm_dn信号而转变共模PWM信号。
现在参考图6，其中示出了根据各实施例的共模补偿电路的处理电路系统600。处理电路系统600可以包括一个或多个滤波器(如滤波器602、滤波器612和滤波器614)、一个或多个逻辑电路(如逻辑电路604和逻辑电路616)、时钟分频器606、计数器610、MASK块608、共模控制器618、或其任何组合。
所述一个或多个滤波器可以对由处理电路系统600接收到的各种信号进行滤波。例如，滤波器602可以对从图5的检测和比较电路系统500接收到的EFT检测信号Eft_det进行滤波，滤波器612可以对从图4的共模提取器电路系统400接收到的公共上粗糙信号cm_up_粗糙进行滤波，并且滤波器614可以对在cm_dn_粗糙线上从图4的共模提取器部分400接收到的公共下粗糙信号进行滤波。
滤波器612和滤波器614可以操作以便分别对来自公共上粗糙信号和公共下粗糙信号进行滤波的高频噪声(例如，白噪声)。在一个实施例中，可以通过对指定数量的样本上的信号值进行平均来对高频噪声进行滤波。所述一个或多个滤波器可以输出由每个所述滤波器接收到的信号的滤波版本。在实施例中，所述一个或多个滤波器可以包括移动平均滤波器、多通移动平均滤波器、高斯(Gaussian)滤波器、布莱克曼(Blackman)滤波器、或其任何组合。
逻辑电路604可以从图5的检测和比较电路系统500接收共模PWM信号cm_pwm。逻辑电路604可以包括用于接收共模PWM信号并将共模PWM信号转换成脉冲整形信号的脉冲整形逻辑电路，其中，逻辑电路604输出与由逻辑电路604接收到的cm_cwm信号的每个正边缘相对应的脉冲。经变换的共模PWM信号可以由逻辑电路604作为PWM脉冲整形信号(cm_pwm_脉冲_整形)输出。
计数器610可以接收经变换的共模PWM信号作为输入，连同经滤波的EFT检测信号Eft_det_滤波和经修改的时钟信号Clk_3’。经修改的时钟信号Clk_3’可以由时钟分频器606基于Clk_3信号产生。例如，时钟分频器606可以接收时钟信号Clk_3并且可以通过对时钟信号Clk_3的频率进行分频来修改所接收到的时钟信号Clk_3以产生经修改的时钟信号Clk_3’。在一些实施例中，时钟信号Clk_3可以是约32千赫，并且时钟分频器606可以将时钟信号的频率分频除以大约六，以产生大约五千赫兹的经修改时钟信号。经修改的时钟信号Clk_3’可以由时钟分频器606来输出。
计数器610可以对在USB装置的输入处发生的、如图4中所展示的USBDP信号和USBDM信号所经受的共模噪声干扰的数量进行计数。计数器610可以响应于检测到cm_pwm_脉冲_整形信号中到逻辑正状态的转变而使计数器值递增。
计数器610可以输出恢复指示符信号(cnt_usb_恢复)。所述恢复指示符信号可以在逻辑负状态下发起。响应于计数器610达到一定计数并且Eft_det_滤波线上的经滤波EFT检测信号处于逻辑正状态，所述恢复指示符信号可以转变到逻辑正状态。在输入到计数器610的经滤波EFT检测信号保持在逻辑正状态时，所述恢复指示符信号可以保持在逻辑正状态。所述恢复指示符信号可以响应于检测到经滤波的EFT检测信号转变到逻辑负状态而从逻辑正状态转变到逻辑负状态。
在实施例中，计数器610的计数可以响应于检测到Clk_3’信号上的到逻辑正状态的转变而被重置。相应地，对于计数器达到一定计数，将在与Clk_3’信号相关联的时间段内、以与Clk_3’信号相关联的一定频率、或其任何组合发生共模噪声干扰。因此，计数器610可以基于确定在一定时间段内或以一定频率发生如由cm_pwm_脉冲_整形线上的信号所指示的共模干扰、并且确定经滤波的EFT检测信号处于逻辑正状态而将USB恢复信号转变到逻辑正状态。
MASK块608可以利用指示不存在错误的信号来掩蔽从USB装置物理层(如图2的USBPHY 202)接收到的错误信号。MASK块608可以从USB装置物理层接收错误信号(重置信号、暂停信号、Rx检测信号、以及断开信号)作为输入。MASK块608可以进一步接收经滤波的EFT检测信号Eft_det_滤波作为输入。
MASK块608可以输出错误信号squelch和hsdiscon。由MASK块608输出的错误信号可以基于从USB装置物理层接收到的错误信号、经滤波的EFT检测信号、或其任何组合。由MASK块608输出的错误信号可以被传输到USB装置，指示USB装置应当转变到并保持在错误状态，直到由MASK块608输出的错误信号被清除(由此指示未发生错误)。
当经滤波的EFT检测信号处于逻辑负状态时，MASK块608可以监测从USB装置物理层接收到的错误信号，并且可以判定从USB装置物理层接收到的错误信号中的任何错误信号是否指示错误。如果从USB装置接收到的错误信号未指示错误，则MASK块608可以提供由MASK块608输出的错误信号和/或将所述错误信号维持在指示不存在错误的状态。响应于检测到从USB装置接收到的错误信号中的一个或多个指示错误，MASK块608可以将由MASK块608输出的一个或多个相应错误信号转变到指示存在错误的状态。所述一个或多个相应错误信号可以保持在指示存在错误的状态，直到从USB装置物理层接收到的错误信号指示不再存在错误。
当经滤波的EFT检测信号处于逻辑正状态时，MASK块608可以掩蔽从USB装置物理层接收到的错误信号。无论从USB装置物理层接收到的错误信号如何，MASK块608都可以将由MASK块608输出的错误信号维持在指示未发生错误的状态。只要经滤波的EFT检测信号处于逻辑正状态，则MASK块608就可以继续掩蔽从USB装置物理层接收到的错误信号。相应地，由于当发生共模噪声干扰时经滤波的EFT检测信号保持在逻辑正状态，因此MASK块608可以继续掩蔽从USB装置物理层接收到的错误信号，同时USB装置的输入以一定频率或在一定时间段内继续经受共模噪声干扰。
逻辑块616可以包括用于将输入组合到逻辑块616的组合逻辑块。逻辑块616可以从滤波器612接收经滤波的公共上粗糙信号、从滤波器614接收经滤波的公共下粗糙信号、从滤波器602接收经滤波的EFT检测信号、或其任何组合。逻辑块616可以输出公共上移位信号移位_CM_up和公共下移位信号移位_CM_dn。所述公共上移位信号可以指示到USB装置的输入的共模电压应当被调整和/或移位到更低的电压，并且所述公共下移位信号可以指示到USB的输入的共模电压应当被调整和/或移位到更高的电压。
逻辑块616可以响应于确定EFT检测信号处于逻辑负状态而提供公共上移位信号和公共下移位信号和/或将所述公共上移位信号和公共下移位信号都维持在逻辑负状态。相应地，逻辑块616响应于确定EFT检测信号处于逻辑负状态而掩蔽经滤波公共上粗糙信号和经滤波公共下粗糙信号。由于当未发生共模噪声干扰时经滤波的EFT检测信号保持在逻辑负状态，因此逻辑块616可以继续将公共上移位信号和公共下移位信号保持在逻辑负极状态，同时到USB装置的输入不经受共模噪声干扰。
当EFT检测信号处于逻辑正状态时，逻辑块616可以分别基于经滤波的公共上粗糙信号和经滤波的公共下粗糙信号而产生公共上移位信号移位_CM_up和公共下移位信号移位_CM_dn。公共上移位信号移位_CM_up可以跟随经滤波的公共上粗糙信号，从而使得当公共上粗糙信号处于逻辑正状态时，公共上移位信号处于逻辑正状态，并且当公共上粗糙信号处于逻辑负状态时，公共上移位信号处于逻辑负状态。进一步地，当EFT检测信号处于逻辑正状态时，逻辑块616可以生成跟随经滤波公共下粗糙信号的公共下移位信号移位_DM_dn。
共模控制器618可以从逻辑616接收公共上移位信号和公共下移位信号。共模控制器618可以生成控制信号，指示驱动器620基于公共上移位信号和/或公共下移位信号来增大或减小USB装置的输入的共模电压。所述控制信号可以指示驱动器620在公共上移位信号处于逻辑正状态时减小所述输入的共模电压，并且在公共下移位信号处于逻辑正状态时增大所述输入的共模电压。当公共上移位信号和公共下移位信号均处于逻辑负状态或者均处于逻辑正状态时，所述控制信号可以指示驱动器620维持所述输入的共模电压。
驱动器620可以包括接收器(RX)前端预驱动器。驱动器620可以接收到USB装置的输入(例如，USBDP信号和USBDM信号)，并且输出经调整的USBDP信号Adj_USBDP和经调整的线上USBDM Adj_USBDM。所述经调整的USBDP信号和所述经调整的USBDM信号可以基于来自共模控制器618的控制信号以及USBDP信号和USBDM信号来生成。响应于来自共模控制器618的控制信号指示应当增大到USB装置的输入的共模电压，驱动器620可以通过调整和/或增大USBDP信号的电压电平、USBDM信号的电压电平、或其任何组合来生成经调整的USBDM信号和经调整的USBDP信号，以产生增大的共模电压。进一步地，响应于来自共模控制器618的控制信号指示应当减小到USB装置的输入的共模电压，驱动器620可以通过调整和/或增大USBDP信号的电压电平、USBDM线的电压电平、或其任何组合来生成经调整的USBDM和经调整的USBDP，以产生减小的共模电压。
基于控制信号，可以指示驱动器620将共模电压调整到预定义范围内。所述预定义范围可以在用于共模电压的规格额定电压的范围内、由图4的Vrefp信号和Vrefm信号限定的参考电压范围内、或其任何组合而对应于例如USB装置的操作范围。经调整的共模电压可以提供给USB装置物理层、USB装置的介质访问控制部件、USB装置的任何其他部件、或其任何组合。
现在参考图7，其中示出了根据各实施例的用于共模补偿的示例过程700。在一些实施例中，过程700可以由共模补偿电路(如共模补偿电路200)来执行。所述共模补偿电路可以包括贯穿本公开所描述的电路系统中的一个或多个，如共模提取器电路系统400、检测和比较电路系统500、处理电路系统600、或其任何组合。
过程700可以开始于框702，在所述框中，共模补偿电路监测USB输入信号。耦合到共模补偿电路系统的USB装置可以处于正常操作状态，其中USB装置的错误信号处于非错误状态。在过程700的框702处，共模补偿电路可以从USB输入信号提取共模电压。共模补偿电路可以将所提取的共模电压与正参考电压和/或负参考电压进行比较，以判定共模电压是否在正常操作共模电压范围之外。共模提取器电路系统(诸如共模提取器电路系统204(图2)和/或共模提取器电路系统400(图4))可以提取共模电压信号并且将其与参考电压进行比较。进一步地，框702可以包括由共模提取器电路系统204、共模提取器电路系统400执行的过程中一个或多个过程、和/或贯穿本公开所描述的用于提取共模电压和/或执行比较的任何其他过程。
在过程700的框704处，可以判定共模电压是否已经偏离正常操作共模电压范围大于指定量。所述指定量可以是一，并且框704可以涉及判定USB装置的共模电压是否超过正参考电压大于所述指定量和/或是否下降到低于负参考电压大于所述指定量。在一些实施例中，框704可以涉及判定共模干扰的数量是否超过指定量，所述共模干扰由超过正参考电压的正峰值和小于负参考电压的相应负峰值来指示。响应于在框704处确定共模电压已经偏离了大于指定量的倍数的量，所述过程可以继续到框706。否则，在框704处确定共模电压尚未偏离大于所述指定量或者偏离量等于所述指定量，所述过程返回到框702。
框704处的确定可以由检测和比较电路系统来执行，例如检测和比较电路系统206(图2)、检测和比较电路系统500(图5)、或其任何组合。进一步地，框704可以包括由检测和比较电路系统206、检测和比较电路系统500执行的过程中的一个或多个过程、和/或贯穿本公开所描述的用于确定共模电压偏离量的任何其他过程。
在过程700的框706处，可以更新和/或生成EFT信号，并且可以触发与所述EFT信号相关联的计数器，使得所述计数器从初始状态发起计数。所述EFT信号可以包括如图2、图3(EFT检测信号308)、图5和图6所示的EFT信号，如图2、图3(共模PWM信号310)、图5和图6所示的共模PWM信号、或其任何组合。基于框704的确定和/或根据贯穿本公开所描述的EFT信号和/或PWM信号的描述，可以更新和/或生成EFT信号的逻辑状态。
在过程700的框708处，可以调整和/或修改USB装置的物理层(如USBPHY 202)的共模电压。USB装置的错误信号(诸如图1的squelch信号、Rx检测信号和断开信号以及图6的重置信号、暂停信号、Rx检测信号和断开信号)可以被掩蔽。框708的过程可以由处理电路系统来执行，例如处理电路系统208、处理电路系统600、或其任何组合。进一步地，调整和/或修改共模电压并掩蔽错误信号可以根据由处理电路系统208、处理电路系统600执行的过程中的一个或多个过程、和/或贯穿本公开描述的用于调整和/或修改共模电压并掩蔽错误信号的任何其他过程来执行。
在过程700的框710处，共模补偿电路可以判定在指定时间段内的共模噪声干扰的数量是否超过预定量和/或共模噪声干扰的频率是否超过预定频率。框710的判定可以由处理电路系统来执行，例如处理电路系统208、处理电路系统600、或其任何组合。进一步地，所述判定可以根据由处理电路系统208、处理电路系统600执行的过程中的一个或多个过程、和/或贯穿本公开描述的用于确定在指定时间段内的共模噪声干扰的数量的任何其他过程来执行。如果共模补偿电路确定所述指定时间段内的共模噪声干扰的数量小于或等于预定量，则过程700返回到框708。否则，如果共模补偿电路确定所述指定时间段内的共模噪声干扰的数量超过预定量，则过程700继续到框712。
在过程700的框712处，可以生成和/或更新恢复信号和/或错误信号，并且USB装置可以转变到错误状态。所述恢复信号和/或错误信号可以包括：图2的替换断开信号hsdiscon和USB恢复信号USB_recov；图3的USB恢复信号312；图6的静噪信号、替换断开信号hsdiscon和USB恢复信号；或其任何组合。在框712中，可以生成和/或更新恢复信号和/或错误信号，以指示USB装置应当进入错误状态并且共模电路系统应当进入恢复模式。相应地，USB装置可以基于恢复信号和/或错误信号转变到错误状态。
框712的一项或多项操作可以由处理电路系统(例如处理电路系统208(图2)、处理电路系统600(图6)、或其任何组合)来执行。进一步地，生成和/或更新恢复信号和/或错误信号并将USB装置转变到错误状态可以根据由处理电路系统208、处理电路系统600执行的过程中一个或多个过程、和/或贯穿本公开描述的用于生成和/或更新恢复信号和/或错误信号并将USB装置转变到错误状态的任何其他过程来执行。
USB装置可以保持在错误状态，直到恢复信号和/或错误信号被重置到非错误状态。响应于复位信号和/或错误信号被重置，USB装置可以转变到非错误状态，并且所述过程可以返回到框702。
图8展示了根据各实施例的可以采用本文所描述的设备和/或方法(例如，共模补偿电路200、共模提取器电路系统400、检测和比较电路系统500、和/或处理电路系统600)的示例计算装置800。如所示出的，计算装置800可以包括多个部件，如一个或多个处理器804(示出了一个)以及至少一个通信芯片806。在各实施例中，所述一个或多个处理器804各自可以包括一个或多个处理器核。在各实施例中，所述至少一个通信芯片806可以物理地且电学地耦合到所述一个或多个处理器804。在进一步的实现方式中，通信芯片806可以是所述一个或多个处理器804的一部分。在各实施例中，计算装置800可以包括印刷电路板(PCB)802。对于这些实施例，所述一个或多个处理器804和通信芯片806可以布置在其上。在替代实施例中，可以在不使用PCB 802的情况下耦合所述各种组件。
根据其应用，计算装置800可以包括可以或可以不物理地和电学地耦合到PCB 802的其他组件。这些其他组件包括但不限于：存储器控制器805、易失性存储器(例如，动态随机存取存储器(DRAM)808)、非易失性存储器(如只读存储器(ROM)810)、闪速存储器812、存储器装置811(例如、硬盘驱动器(HDD))、I/O控制器814、数字信号处理器(未示出)、加密处理器(未示出)、图形处理器816、一个或多个天线818、显示器(未示出)、触摸屏显示器820、触摸屏控制器822、电池824、音频编解码器(未示出)、视频编解码器(未示出)、全球定位系统(GPS)装置828、罗盘830、加速度计(未示出)、陀螺仪(未示出)、扬声器832、相机834以及大容量存储装置(如硬盘驱动器、固态驱动器、致密盘(CD)、数字通用盘(DVD))(未示出)等。
在一些实施例中，一个或多个处理器804、闪存812和/或存储装置811可以包括存储编程指令的相关联的固件(未示出)，所述编程指令被配置成使计算装置800能够响应于由一个或多个处理器804执行编程指令而实践本文中所描述的方法中的全部或所选择的方面。在各个实施例中，这些方面可以另外地或替代地使用与所述一个或多个处理器804、闪速存储器812或存储装置811分离的硬件来实现。
在各实施例中，计算装置800的一个或多个部件可以包括本文所描述的共模补偿电路200、共模提取器电路系统400、检测和比较电路系统500、和/或处理电路系统600。例如，共模补偿电路200、共模提取器电路系统400、检测和比较电路系统500、和/或处理电路系统600可以被包括在计算装置800的I/O控制器814、处理器804、存储器控制器805、和/或另一部件中。在一些实施例中，I/O控制器814可以与一个或多个外部装置接口连接，以使用共模补偿电路200、共模提取器电路系统400、检测和比较电路系统500、和/或处理电路系统600来接收数据信号。另外或可替代地，共模补偿电路200、共模提取器电路系统400、检测和比较电路系统500、和/或处理电路系统600可以用于接收在计算装置800的两个部件之间传输的数据信号。
通信芯片806可以启用有线和/或无线通信，以用于将数据传送到计算装置800并从所述计算装置传送数据。术语“无线”及其派生词可以用于描述可以通过使用通过非固体介质的经调制的电磁辐射来传达数据的电路、装置、系统、方法、技术、通信信道等。该术语并不意味着相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包括。通信芯片806可以实现多种无线标准或协议中的任何标准或协议，包括但不限于：IEEE 702.20、长期演进(LTE)、LTE高级(LTE-A)、通用分组无线业务(GPRS)、演进数据优化(Ev-DO)、演进高速分组接入(HSPA+)、演进高速下行链路分组接入(HSDPA+)、演进高速上行链路分组接入(HSUPA+)、全球移动通信系统(GSM)、增强型数据速率GSM演进(EDGE)、码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、全球微波接入互操作性(WiMAX)、蓝牙、其衍生物、以及被称为3G、4G、5G和更高的任何其他无线协议。计算装置800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于诸如Wi-Fi和蓝牙等较短距离无线通信，并且第二通信芯片806可以专用于较长距离无线通信，如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、以及其他。
在各种实现方式中，计算装置800可以是膝上型计算机、上网本、笔记本、超级本、智能电话、计算平板机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元(例如，游戏控制台或汽车娱乐单元)、数码相机、家电、便携式音乐播放器或数字视频记录器。在进一步实现方式中，计算装置800可以是对数据进行处理的任何其他电子装置。
示例1可以包括一种用于经受共模噪声干扰的系统，所述系统包括：处理器；共模提取电路系统，用于：从输入/输出(I/O)通信装置的输入信号中提取共模电压；将所述共模电压与参考电压范围进行比较；以及基于所述比较来确定所述共模电压在所述参考电压范围之外；以及处理电路系统，耦合到所述处理器，所述处理电路系统用于将所述共模电压调整到所述参考电压范围内。
示例2可以包括如权利要求1所述的主题，其中，为了将所述共模电压与所述参考电压范围进行比较，所述共模提取电路系统用于将所述共模电压与正参考电压进行比较并且将所述共模电压与负参考电压进行比较。
示例3可以包括如权利要求2所述的主题，其中，为了确定所述共模电压在所述参考电压范围之外，所述共模提取电路系统用于确定所述共模电压大于所述正参考电压，并且其中，所述处理电路系统用于减小所述共模电压以便将所述共模电压调整到所述参考电压范围内。
示例4可以包括如权利要求2所述的主题，其中，为了确定所述共模电压在所述参考电压范围之外，所述共模提取电路系统用于确定所述共模电压小于所述负参考电压，并且其中，所述处理电路系统用于增大所述共模电压以便将所述共模电压调整到所述参考电压范围内。
示例5可以包括如示例1至4中任一项所述的主题，其中，所述处理电路系统进一步用于：响应于确定了所述共模电压在所述参考电压范围之外而掩蔽由所述USB装置的物理层生成的错误信号。
示例6可以包括如示例1至5中任一项所述的主题，进一步包括比较电路系统，所述比较电路系统用于对所述共模电压退出所述参考电压范围的次数进行计数，其中，所述处理电路系统进一步用于：响应于确定了所述数量超过预定数量而使所述I/O通信装置进入恢复模式。
示例7可以包括如示例1至6所述的主题，其中，所述I/O通信装置是通用串行总线装置。
示例8可以包括一种用于经受共模噪声干扰的设备，所述设备包括：提取电路系统，用于：从输入/输出(I/O)通信装置的输入中提取共模电压信号；以及基于所提取的共模电压信号来识别对所述输入的至少一个共模噪声干扰；以及处理电路系统，用于：响应于识别了所述至少一个共模噪声干扰而对所述共模电压信号的与所述至少一个共模噪声干扰相关联的部分进行移位。
示例9可以包括如权利要求8所述的主题，其中，为了识别所述至少一个共模噪声干扰，所述提取电路系统用于：识别所述共模电压信号的超过正参考电压的第一部分；以及识别所述共模电压信号的超过负参考电压的相应第二部分。
示例10可以包括如权利要求9所述的主题，其中，为了对所述共模电压信号的所述部分进行移位，所述处理电路系统用于：将与所述共模电压信号的所述第一部分相关联的共模电压减小到小于所述正参考电压；以及将与所述共模电压信号的所述第二部分相关联的共模电压增大到大于所述负参考电压。
示例11可以包括如示例9至10中任一项所述的主题，其中，所述正参考电压是500毫伏，并且所述负参考电压是-50毫伏。
示例12可以包括如示例8至11中任一项所述的主题，其中，所述提取电路系统进一步用于确定所述至少一个共模噪声干扰的持续时间，并且其中，所述处理电路系统进一步用于掩蔽所述I/O通信装置的物理层的错误输出达至少所述持续时间。
示例13可以包括如示例8-12中任一项所述的主题，其中，所述提取电路系统进一步用于基于所述所提取的共模电压信号来识别对所述输入的附加共模噪声干扰，其中，所述设备进一步包括用于确定所述附加共模噪声干扰的频率的比较电路系统，并且其中，所述处理电路系统进一步用于：判定所述频率是否大于预定错误频率；以及响应于确定了所述频率大于所述预定错误频率而向所述I/O通信装置发射使所述I/O通信装置转变成暂停/重置状态的恢复信号。
示例14可以包括如示例8至12中任一项所述的主题，其中，所述提取电路系统进一步用于基于所述所提取的共模电压信号来识别附加共模噪声干扰，其中，所述设备进一步包括用于对共模噪声干扰的数量进行计数的比较电路系统，所述共模噪声干扰包括所述至少一个共模噪声干扰以及对所述输入的所述附加共模噪声干扰，并且其中，所述处理电路系统进一步用于：判定所述共模噪声干扰的数量是否大于预定量；以及响应于确定了所述EFT干扰的数量大于所述预定量，向所述I/O通信装置发射使所述I/O通信装置转变成暂停/重置状态的恢复信号。
示例15可以包括如示例8至14中任一项所述的主题，其中，所述提取电路系统用于：基于所述所提取的共模电压信号来识别对所述输入的附加共模噪声干扰；以及确定包含所述至少一个共模噪声干扰和所述附加共模噪声干扰的时间段，其中，所述处理电路系统进一步用于掩蔽所述I/O通信装置的物理层的错误输出达至少所述时间段。
示例16可以包括如示例8至15中任一项所述的主题，其中，所述I/O通信装置是通用串行总线装置。
示例17可以包括如示例8至16中任一项所述的主题，其中，所述至少一个共模噪声干扰是至少一个电快速瞬变干扰。
示例18可以包括一种用于经受共模噪声干扰的设备，所述设备包括：用于由共模补偿电路来检测对输入/输出(I/O)通信装置的输入信号的共模噪声干扰的装置；用于确定与所述共模噪声干扰相关联的所述输入信号的共模电压电平的装置；以及用于将所述共模电压电平移位到预定电压范围内的装置。
示例19可以包括如权利要求18所述的主题，其中，用于检测所述共模噪声干扰的装置包括：用于在所述输入信号上检测与所述共模噪声干扰相关联的正峰值电压和相应的负峰值电压的装置。
示例20可以包括如权利要求19所述的主题，其中，用于检测所述共模噪声干扰的装置用于：如果所述正峰值电压大于500毫伏并且所述相应的负峰值电压小于-50毫伏，则确定所述共模噪声干扰存在。
示例21可以包括如权利要求18所述的主题，其中，用于检测所述共模噪声干扰的装置包括：用于检测所述输入信号的共模电压增大到高于正参考电压的装置；以及用于检测所述输入信号的所述共模电压减小到低于负参考电压的装置。
示例22可以包括如示例18至21中任一项所述的主题，进一步包括：用于识别所述共模噪声干扰的持续时间的装置；以及用于利用非错误操作值来掩蔽由所述I/O通信装置的物理层产生的错误信号达所述持续时间的装置。
示例23可以包括如权利要求18至22中任一项所述的主题，进一步包括：用于识别所述共模噪声干扰的持续时间的装置，其中，用于对所述共模电压进行移位的所述装置包括：用于在所述持续时间期间对所述共模电压进行移位的装置。
对于本领域技术人员将明显的是，在不背离本公开的精神或范围的情况下，可在所公开装置和相关联方法的所公开实施例中作出各种修改和变更。因此，本公开旨在涵盖以上所公开的实施例的这些修改和变更，只要这些修改和变更落在任意权利要求和其等效物的范围内。

Claims (23)

1.一种系统，包括：
处理器；
共模提取电路系统，用于：
从输入/输出(I/O)通信装置的输入信号中提取共模电压；
将所述共模电压与参考电压范围进行比较；以及
基于所述比较来确定所述共模电压在所述参考电压范围之外；以及
处理电路系统，耦合到所述处理器，所述处理电路系统用于将所述共模电压调整到所述参考电压范围内。
2.如权利要求1所述的系统，其中，为了将所述共模电压与所述参考电压范围进行比较，所述共模提取电路系统用于将所述共模电压与正参考电压进行比较并且将所述共模电压与负参考电压进行比较。
3.如权利要求2所述的系统，其中，为了确定所述共模电压在所述参考电压范围之外，所述共模提取电路系统用于确定所述共模电压大于所述正参考电压，并且其中，所述处理电路系统用于减小所述共模电压以便将所述共模电压调整到所述参考电压范围内。
4.如权利要求2所述的系统，其中，为了确定所述共模电压在所述参考电压范围之外，所述共模提取电路系统用于确定所述共模电压小于所述负参考电压，并且其中，所述处理电路系统用于增大所述共模电压以便将所述共模电压调整到所述参考电压范围内。
5.如权利要求1至4中任一项所述的系统，其中，所述处理电路系统进一步用于：响应于确定了所述共模电压在所述参考电压范围之外而掩蔽由所述I/O通信装置的物理层生成的错误信号。
6.如权利要求1至4中任一项所述的系统，进一步包括比较电路系统，所述比较电路系统用于对所述共模电压退出所述参考电压范围的次数进行计数，其中，所述处理电路系统进一步用于：响应于确定了所述数量超过预定数量而使所述I/O通信装置进入恢复模式。
7.如权利要求1至4中任一项所述的系统，其中，所述I/O通信装置是通用串行总线装置。
8.一种设备，包括：
提取电路系统，用于：
从输入/输出(I/O)通信装置的输入中提取共模电压信号；以及
基于所提取的共模电压信号来识别对所述输入的至少一个共模噪声干扰；以及
处理电路系统，用于：响应于识别了所述至少一个共模噪声干扰而对所述共模电压信号的与所述至少一个共模噪声干扰相关联的部分进行移位。
9.如权利要求8所述的设备，其中，为了识别所述至少一个共模噪声干扰，所述提取电路系统用于：
识别所述共模电压信号的超过正参考电压的第一部分；以及
识别所述共模电压信号的超过负参考电压的相应第二部分。
10.如权利要求9所述的设备，其中，为了对所述共模电压信号的所述部分进行移位，所述处理电路系统用于：
将与所述共模电压信号的所述第一部分相关联的共模电压减小到小于所述正参考电压；以及
将与所述共模电压信号的所述第二部分相关联的共模电压增大到大于所述负参考电压。
11.如权利要求9至10中任一项所述的设备，其中，所述正参考电压是500毫伏，并且所述负参考电压是-50毫伏。
12.如权利要求8至10中任一项所述的设备，其中，所述提取电路系统进一步用于确定所述至少一个共模噪声干扰的持续时间，并且其中，所述处理电路系统进一步用于掩蔽所述I/O通信装置的物理层的错误输出达至少所述持续时间。
13.如权利要求8至10中任一项所述的设备，其中，所述提取电路系统进一步用于基于所述所提取的共模电压信号来识别对所述输入的附加共模噪声干扰，其中，所述设备进一步包括用于确定所述附加共模噪声干扰的频率的比较电路系统，并且其中，所述处理电路系统进一步用于：
判定所述频率是否大于预定错误频率；以及
响应于确定了所述频率大于所述预定错误频率而向所述I/O通信装置发射使所述I/O通信装置转变成暂停/重置状态的恢复信号。
14.如权利要求8至10中任一项所述的设备，其中，所述提取电路系统进一步用于基于所述所提取的共模电压信号来识别附加共模噪声干扰，其中，所述设备进一步包括用于对共模噪声干扰的数量进行计数的比较电路系统，所述共模噪声干扰包括所述至少一个共模噪声干扰以及对所述输入的所述附加共模噪声干扰，并且其中，所述处理电路系统进一步用于：
判定所述共模噪声干扰的数量是否大于预定量；以及
响应于确定了所述共模噪声干扰的数量大于所述预定量，向所述I/O通信装置发射使所述I/O通信装置转变成暂停/重置状态的恢复信号。
15.如权利要求8至10中任一项所述的设备，其中，所述提取电路系统进一步用于：
基于所述所提取的共模电压信号来识别对所述输入的附加共模噪声干扰；以及
确定包含所述至少一个共模噪声干扰和所述附加共模噪声干扰的时间段，其中，所述处理电路系统进一步用于掩蔽所述I/O通信装置的物理层的错误输出达至少所述时间段。
16.如权利要求8至10中任一项所述的设备，其中，所述I/O通信装置是通用串行总线装置。
17.如权利要求8至10中任一项所述的设备，其中，所述至少一个共模噪声干扰是至少一个电快速瞬变干扰。
18.一种设备，包括：
用于由共模补偿电路来检测对输入/输出(I/O)通信装置的输入信号的共模噪声干扰的装置；
用于确定与所述共模噪声干扰相关联的所述输入信号的共模电压电平的装置；以及
用于将所述共模电压电平移位到预定电压范围内的装置。
19.如权利要求18所述的设备，其中，用于检测所述共模噪声干扰的装置包括：用于在所述输入信号上检测与所述共模噪声干扰相关联的正峰值电压和相应的负峰值电压的装置。
20.如权利要求19所述的设备，其中，用于检测所述共模噪声干扰的装置用于：如果所述正峰值电压大于500毫伏并且所述相应的负峰值电压小于-50毫伏，则确定所述共模噪声干扰存在。
21.如权利要求18所述的设备，其中，用于检测所述共模噪声干扰的装置包括：
用于检测所述输入信号的共模电压增大到高于正参考电压的装置；以及
用于检测所述输入信号的所述共模电压减小到低于负参考电压的装置。
22.如权利要求18至21中任一项所述的设备，进一步包括：
用于识别所述共模噪声干扰的持续时间的装置；以及
用于利用非错误操作值来掩蔽由所述I/O通信装置的物理层产生的错误信号达所述持续时间的装置。
23.如权利要求18至21中任一项所述的设备，进一步包括：用于识别所述共模噪声干扰的持续时间的装置，其中，用于对所述共模电压进行移位的所述装置包括：用于在所述持续时间期间对所述共模电压进行移位的装置。
CN201680056592.6A 2015-10-28 2016-09-26 耐电快速瞬变输入/输出（i/o）通信系统 Active CN108139998B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/925,713 US9996131B2 (en) 2015-10-28 2015-10-28 Electrical fast transient tolerant input/output (I/O) communication system
US14/925,713 2015-10-28
PCT/US2016/053787 WO2017074629A1 (en) 2015-10-28 2016-09-26 Electrical fast transient tolerant input/output (i/o) communication system

Publications (2)

Publication Number Publication Date
CN108139998A true CN108139998A (zh) 2018-06-08
CN108139998B CN108139998B (zh) 2021-07-30

Family

ID=58631738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680056592.6A Active CN108139998B (zh) 2015-10-28 2016-09-26 耐电快速瞬变输入/输出（i/o）通信系统

Country Status (4)

Country Link
US (1) US9996131B2 (zh)
EP (1) EP3368994B1 (zh)
CN (1) CN108139998B (zh)
WO (1) WO2017074629A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11029750B2 (en) * 2017-06-29 2021-06-08 Intel Corporation Apparatus for universal serial bus 2.0 (USB2) combined high speed squelch and disconnect detection
CN109213708B (zh) * 2017-06-29 2020-07-07 华为技术有限公司 一种串行解串链路发射机的驱动器
US11024209B2 (en) * 2018-05-03 2021-06-01 Novatek Microelectronics Corp. Integrated circuit and anti-interference method thereof
CN108768668A (zh) * 2018-05-25 2018-11-06 英业达科技有限公司 电讯传输装置及方法
US10656203B1 (en) * 2019-02-18 2020-05-19 Qualcomm Incorporated Low pin count test controller
CN110191319A (zh) * 2019-05-28 2019-08-30 英业达科技有限公司 电力供应及影像处理系统及其方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546057B1 (en) * 1998-06-04 2003-04-08 Bell Canada Suppression of radio frequency interference and impulse noise in communications channels
US20070004988A1 (en) * 2005-06-29 2007-01-04 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Circuit for measuring breath waveform with impedance method and method and device for resisting interference of electrical fast transient
US20070210836A1 (en) * 2006-03-06 2007-09-13 Francois Laulanet Precision differential level shifter
US20080116987A1 (en) * 2006-11-21 2008-05-22 Ryan Gerald P Method and system for spur supression in modulators
US20080129573A1 (en) * 2006-12-04 2008-06-05 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
US20080218266A1 (en) * 2007-03-08 2008-09-11 Sanyo Electric Co., Ltd. Amplifier circuit with input terminals thereof connected to sampling capacitors
US20090184717A1 (en) * 2008-01-18 2009-07-23 Gm Global Technology Operations, Inc. Methods for common mode voltage-based ac fault detection, verification and/or identification
US20110169480A1 (en) * 2010-01-12 2011-07-14 Hon Hai Precision Industry Co., Ltd. Low voltage differential signaling test system and method
CN102257559A (zh) * 2008-12-23 2011-11-23 伯斯有限公司 基于掩蔽的增益控制
US20130191566A1 (en) * 2012-01-25 2013-07-25 Clemens M. Kaestner Overcoming Limited Common-Mode Range for USB Systems
US20140125413A1 (en) * 2012-11-07 2014-05-08 Semtech Corporation Instrumentation amplifier with rail-to-rail input range
US20150067209A1 (en) * 2013-08-29 2015-03-05 Advanced Micro Devices, Inc. Method and circuit for detecting usb 3.0 lfps signal

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580324B2 (en) 2001-09-12 2003-06-17 Agere Systems, Inc. Apparatus, method and system for common-mode stabilization in circuits having differential operation
KR100411308B1 (ko) 2001-12-18 2003-12-18 주식회사 하이닉스반도체 스켈치회로
US7233203B2 (en) 2005-08-05 2007-06-19 Realtek Semiconductor Corp. Differential amplifier
WO2014117866A1 (en) 2013-02-01 2014-08-07 SMSC Holdings, S.a.r.l. Overcoming limited common-mode range for usb sytems
US9455752B2 (en) * 2014-09-11 2016-09-27 Intel Corporation Apparatus and method for adaptive common mode noise decomposition and tuning
US20160373408A1 (en) * 2015-06-22 2016-12-22 Adapt IP Usb firewall devices

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546057B1 (en) * 1998-06-04 2003-04-08 Bell Canada Suppression of radio frequency interference and impulse noise in communications channels
US20070004988A1 (en) * 2005-06-29 2007-01-04 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Circuit for measuring breath waveform with impedance method and method and device for resisting interference of electrical fast transient
US20070210836A1 (en) * 2006-03-06 2007-09-13 Francois Laulanet Precision differential level shifter
US20080116987A1 (en) * 2006-11-21 2008-05-22 Ryan Gerald P Method and system for spur supression in modulators
US20080129573A1 (en) * 2006-12-04 2008-06-05 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
US20080218266A1 (en) * 2007-03-08 2008-09-11 Sanyo Electric Co., Ltd. Amplifier circuit with input terminals thereof connected to sampling capacitors
US20090184717A1 (en) * 2008-01-18 2009-07-23 Gm Global Technology Operations, Inc. Methods for common mode voltage-based ac fault detection, verification and/or identification
CN102257559A (zh) * 2008-12-23 2011-11-23 伯斯有限公司 基于掩蔽的增益控制
US20110169480A1 (en) * 2010-01-12 2011-07-14 Hon Hai Precision Industry Co., Ltd. Low voltage differential signaling test system and method
US20130191566A1 (en) * 2012-01-25 2013-07-25 Clemens M. Kaestner Overcoming Limited Common-Mode Range for USB Systems
US20140125413A1 (en) * 2012-11-07 2014-05-08 Semtech Corporation Instrumentation amplifier with rail-to-rail input range
US20150067209A1 (en) * 2013-08-29 2015-03-05 Advanced Micro Devices, Inc. Method and circuit for detecting usb 3.0 lfps signal

Also Published As

Publication number Publication date
WO2017074629A1 (en) 2017-05-04
CN108139998B (zh) 2021-07-30
EP3368994B1 (en) 2024-04-24
EP3368994A1 (en) 2018-09-05
EP3368994A4 (en) 2019-06-26
US9996131B2 (en) 2018-06-12
US20170123470A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
CN108139998A (zh) 耐电快速瞬变输入/输出（i/o）通信系统
CN105302383B (zh) 一种电容触摸传感器抗干扰的方法和设备
US10506990B2 (en) Devices and methods for fall detection based on phase segmentation
JP6567658B2 (ja) ユーザーの活動を分類し及び／又はユーザーの歩数をカウントするデバイス及び方法
US11412981B2 (en) Intelligent device wearing detection method and intelligent device
KR102341489B1 (ko) 전자 장치 및 전자 장치의 충전 제어 방법
CN105302308A (zh) 智能手腕佩戴设备及其屏幕自动点亮方法、系统
US20140168057A1 (en) Gyro aided tap gesture detection
EP2802255A1 (en) Activity classification in a multi-axis activity monitor device
CN104238743A (zh) 信息处理装置以及信息处理方法
CN107485854B (zh) 一种游戏手柄的控制方法、存储介质及游戏手柄
CN105698815B (zh) 计步数据的调节方法及装置
CN110444140A (zh) 集成电路及其抗干扰方法
CN109758140A (zh) 一种心率检测方法和装置
US10656172B2 (en) Motion detecting device and detecting method for repetitive motion
CN109218515B (zh) 用于检测用户接近的电子设备及其操作方法
US20160364066A1 (en) Information Processing Method and Electronic Device
US11361602B2 (en) Method for calculating tread frequency of bicycle, wearable device, and storage medium
CN106821336A (zh) 睡眠监测方法及系统
WO2022111203A1 (zh) 心率检测方法和装置
CN105760800B (zh) 一种数据解码电路及数据解码方法
CN108595375A (zh) 一种滤波方法、装置及存储介质
KR102155206B1 (ko) 심전도 신호의 주기성을 이용한 r파 정점 검출 방법
CN104123967B (zh) 半导体装置
CN108738186A (zh) 微波炉控制方法、微波炉、控制终端及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant