CN108139979A - 数据处理装置和操作数据处理装置的方法 - Google Patents

数据处理装置和操作数据处理装置的方法 Download PDF

Info

Publication number
CN108139979A
CN108139979A CN201680058414.7A CN201680058414A CN108139979A CN 108139979 A CN108139979 A CN 108139979A CN 201680058414 A CN201680058414 A CN 201680058414A CN 108139979 A CN108139979 A CN 108139979A
Authority
CN
China
Prior art keywords
page
page fault
data processing
bit pattern
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680058414.7A
Other languages
English (en)
Other versions
CN108139979B (zh
Inventor
亚尼·科科宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN108139979A publication Critical patent/CN108139979A/zh
Application granted granted Critical
Publication of CN108139979B publication Critical patent/CN108139979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1009Address translation using page tables, e.g. page table structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/109Address translation for multiple virtual address spaces, e.g. segmentation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种数据处理装置(100),包括:处理器(101),用于执行一个进程,所述进程包括至少一个线程;内存管理单元(103),用于访问页表;页面错误处理程序(105),用于通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和将所述进程的不同页面错误操作,分配给每个所述多个预定于位模式,所述进程包括至少一个线程来处理页面错误。

Description

数据处理装置和操作数据处理装置的方法
技术领域
本发明大体涉及一种数据处理装置和操作这种数据处理装置的方法。更具体地,本发明涉及一种用于处理页面错误的数据处理装置和相应的方法。
背景技术
页面错误是当程序访问映射到虚拟内存地址空间但未加载到物理内存中的内存页时由硬件引发的异常。通常,页面错误不是错误,而是针对操作系统的常见和必要的指示,即程序可用的虚拟内存需要增加。通常,操作系统通过使在物理内存中的某个位置可访问所需页面来处理页面错误。例如,操作系统的页面错误处理程序与处理器的内存管理单元协调,以将页面加载到虚拟内存中,例如通过从永久存储器检索页面。
发明内容
本发明的目的在于提供一种数据处理装置、一种进程和一种操作这种数据处理装置的方法,该装置允许页面错误处理的改进。
上述和其他目的通过独立权利要求的主题来实现。结合从属权利要求、说明书和附图,具体实现形式显而易见。
根据第一方面,本发明涉及一种数据处理装置,所述数据处理装置包括:处理器,用于执行一个进程,所述进程包括至少一个线程;内存管理单元,用于访问页表;页面错误处理程序,用于通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和将所述进程的不同页面错误操作,分配给每个所述多个预定于位模式,所述进程包括至少一个线程来处理页面错误。预定义位模式可以是单个位,例如,在所述页表的预定义位置的1位而不是0位。
优势在于,所述提供的方案允许以特定进程的方式处理页面错误,更具体地,以特定线程的方式。
在根据第一方面所述的数据处理装置的第一种可能的实现方式中,所述处理器包括寄存器,所述处理器用于将指示符存储在寄存器中,其中,所述指示符用于指示通过检测所述页表中的多个预定义位模式中的一个触发了页面错误。
在根据第一方面的第一种实现方式所述的数据处理装置的第二种可能的实现方式中,所述处理器还用于将所述触发了页面错误的预定义位模式存储在所述寄存器中。
在这种实现方式中,可以直接从处理器寄存器提取页面错误位模式,以便快速有效地处理页面错误。
在根据第一方面的第二种实现方式所述的数据处理装置的第三种可能的实现方式中,所述处理器为ARMv8处理器或其演进版本,所述寄存器由异常综合征寄存器提供,其中,所述处理器还用于在页面错误的情况下,存储在所述异常综合征寄存器的指令特定综合征字段中触发了页面错误的预定义位模式。
在根据第一方面或第一方面的第一种至第三种实现方式的任一实现方式所述的数据处理装置的第四种可能的实现方式中,所述页面错误处理程序用于检测所述页表的未使用位中的位模式。
优势在于,这种实现方式允许使用现有的页表格式实现本发明。
在根据第一方面的第四种实现方式所述的数据处理装置的第五种可能的实现方式中,所述处理器为ARMv8处理器或其演进版本,其中,所述页表的不用于任何其它目的的多个位为所述页表的页表项中的位48至51和/或位12至的位n-1,其中,页面大小为4KB时,n等于21;页面大小为16KB时,n等于25;页面大小为64KB时,n等于29。
在根据第一方面或第一方面的第一种至第五种实现方式的任一实现方式所述的数据处理装置的第六种可能的实现方式中,分配给位模式的所述页面错误操作包括终止操作、调度操作和/或优先级排序操作。
根据第二方面,本发明涉及一种包括至少一个线程的进程,用于由根据第一方面或第一方面的任一种实现方式所述的数据处理装置的处理器执行,其中,针对所述数据处理装置,所述进程包括页面错误处理程序。该进程可以是运行在所述处理器上的应用,运行在所述处理器上的操作系统,或其组合。
在根据第二方面所述的进程的第一种可能的实现方式中,所述页面错误处理程序用于通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和将所述进程的不同页面错误操作,分配给每个所述多个预定于位模式,所述进程包括至少一个线程来处理页面错误。
在根据第二方面或第二方面的第一种实现方式所述的进程的第二种可能的实现方式中,所述页面错误操作包括终止操作、调度操作和/或优先级排序操作。
在根据第二方面或第二方面的第一种或第二种实现方式所述的进程的第三种可能的实现方式中,所述进程包括操作系统,其中,所述操作系统包括应用编程接口,用于使应用能够向所述操作系统注册页面错误处理程序。
优势在于,操作系统API提供一种简单的机制,用于向所述操作系统注册页面错误处理程序。
在根据第二方面的第三种实现方式所述的进程的第四种可能的实现方式中,所述应用编程接口用于提供向所述操作系统注册页面错误处理程序的功能,其中,所述功能将所述多个预定义位模式和分配给所述多个预定义位模式的不同页面错误操作当作参数。
提供作为API的一部分的功能构成了应用定义不同页面错误位模式以及分配给其的页面错误操作的便利机制。
根据第三方面,本发明涉及一种操作数据处理装置的方法,该方法包括以下步骤:在处理器上执行一个进程,所述进程包括至少一个线程;通过内存管理单元访问页表;通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和通过使用页面错误处理程序将所述进程的不同页面错误操作,分配给每个所述多个预定于位模式,所述进程包括至少一个线程来处理页面错误。
本发明可以以硬件和/或软件形式来实现。
附图说明
本发明的具体实施方式将结合以下附图进行描述,其中:
图1示出了一个实施例提供的一种数据处理装置的示意图;
图2a示出了一个实施例提供的一种数据处理装置的示例性处理器寄存器;
图2b示出了一个实施例提供的能够用在一种数据处理装置的环境中的示例性页表项;
图3示出了一个实施例提供的一种操作数据处理装置的方法的步骤的示意图;
图4示出了一个实施例提供的一种数据处理装置的不同方面和一种操作数据处理装置的方法的示意图。
具体实施方式
以下结合附图进行详细描述,所述附图是描述的一部分,并通过图解说明的方式示出可以实施本发明的具体方面。可以理解的是,在不脱离本发明范围的情况下,可以利用其他方面,并可以做出结构上或逻辑上的改变。因此,以下详细的描述并不当作限定,本发明的范围由所附权利要求书界定。
例如,可以理解的是,结合所描述的方法的公开内容对于用于执行所述方法的对应设备或系统也同样适用,反之亦然。例如,如果描述了一个具体的方法步骤,对应的设备可以包括用于执行所描述方法步骤的单元,即使这样的单元并没有在附图中明确阐述或说明。进一步地,可以理解的是,此处描述的各种示例性方面的特征可以互相结合,除非有特别说明。
图1示出了一种数据处理装置100的示意图。所述数据处理装置100包括用于执行特别是包括至少一个线程的进程的处理器101。在一个实施例中,该进程可以是操作系统,应用或其组合。
所述数据处理装置100还包括用于访问页表的内存管理单元103,例如,响应所述进程的虚拟地址调用。在一个实施例中,所述内存管理单元103可以被实现成是所述处理器101的一部分。在一个实施例中,所述内存管理单元103用于基于页表将虚拟地址映射到物理地址。在一个实施例中,所述页表可以驻留在所述数据处理装置100的存储器中,例如RAM107中。
所述数据处理装置100还包括页面错误处理程序105,用于通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和将所述包括至少一个线程的进程的不同页面错误操作分配给所述多个预定义位模式来处理页面错误。可能的预定义位模式可以是,例如,0x101、0x01、0x1101等。然而,预定义位模式也可以是单个位,例如,在所述页表的预定义位置的1位而不是0位。不同的页面错误操作能够分配给这些不同的位模式。然而,本发明还涉及两个不同的位模式分配给同一个页面错误操作的实施例,只要分配给不同的页面错误操作的至少一个其他位模式存在即可。
在一个实施例中,所述处理器101包括寄存器101a,所述处理器101用于将指示符,例如标志,存储在寄存器101a中,其中,所述指示符用于指示通过检测所述页表中的多个预定义位模式中的一个触发了页面错误。
在一个实施例中,所述处理器101还用于将所述触发了页面错误的预定义位模式存储在所述寄存器101a中。
在一个实施例中,所述处理器101为ARMv8处理器或其演进版本,所述寄存器101a由所述ARMv8处理器的异常综合征寄存器提供。图2a示出了所述ARMv8处理器的异常综合征寄存器101a的示意图。在一个实施例中,ARMv8处理器或其演进版本形式的所述处理器101还用于在页面错误的情况下,存储在所述异常综合征寄存器101a的指令特定综合征101b字段中触发了页面错误的预定义位模式。
在一个实施例中,所述页面错误处理程序105用于检测所述页表的未使用位中的位模式。在一个实施例中,所述处理器101为ARMv8处理器或其演进版本。图2b示出了所述ARMv8处理器使用的页表的页表项200的示意图。在一个实施例中,所述处理器101为ARMv8处理器或其演进版本,所述页面错误处理程序105用于检测图2b中的所述页表项200的未使用位中的页面错误触发位模式,即所述页表项200中的位48至51和/或位12至位n-1,其中,页面大小为4KB时,n等于21;页面大小为16KB时,n等于25;页面大小为64KB时,n等于29。
在一个实施例中,分配给位模式的所述页面错误操作可以包括终止操作、调度操作和/或优先级排序操作。
如上所述,图1所述的数据处理装置100的所述处理器101用于执行进程。在一个实施例中,所述进程可以具有至少一个线程。所述进程可以包括页面错误处理程序,因此提供了图1所述的数据处理装置100的所述页面错误处理程序105。
在一个实施例中,所述进程提供的所述页面错误处理程序105用于通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和将所述进程的不同页面错误操作,分配给每个所述多个预定于位模式,所述进程包括至少一个线程来处理页面错误。
在一个实施例中,经由所述进程提供的所述页面错误处理程序105触发的所述页面错误操作可以包括终止操作、调度操作和/或优先级排序操作。
在一个实施例中,所述进程可以包括操作系统,其中,所述操作系统包括应用编程接口,用于使应用能够向所述操作系统注册特定页面错误处理程序,因此提供了所述数据处理装置100的所述页面错误处理程序105。
在一个实施例中,所述操作系统提供的所述应用编程接口用于提供向所述操作系统注册特定页面错误处理程序的功能,因此,提供了所述数据处理装置100的所述页面错误处理程序105,其中,所述功能将所述多个预定义位模式和分配给所述多个预定义位模式的不同页面错误操作当作参数。
图3示出了一个实施例提供的一种操作数据处理装置100的方法300的步骤的示意图。所述方法300包括在数据处理装置100的处理器101上执行一个进程,所述进程包括至少一个线程的步骤301。所述方法300包括使用内存管理单元103访问页表的另一步骤303。所述方法包括另外的步骤305,其通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和通过使用页面错误处理程序105将所述包括至少一个线程的进程的不同页面错误操作分配给所述多个预定义位模式来处理页面错误。
图4示出了一个实施例提供的一种数据处理装置100不同方面的场景的和一个实施例提供的一种操作数据处理装置100的方法300的示例图。
在图4所示的场景中,所述数据处理装置100可以执行操作系统内核和多个应用。在一个实施例中,这些应用中的每一个都可以定义一个与所述操作系统内核运行在同一地址空间中的线程(图4中标识为阶段“0”)。在一个实施例中,每个应用可以指定自己的页面错误位模式,例如,应用1的位模式0x1和应用N的位模式0x101,页面错误位模式映射到属于这个应用的页表项,例如,图4所示的页表项200(在图4中标识为阶段“1”)。在一个实施例中,针对其自己的页面错误位模式,应用可以向所述操作系统内核注册自己的页面错误处理程序。在应用访问对应于具有特定页面错误位模式(在图4中标识为阶段“2”和“3”)的页表项的虚拟地址的情况下,在一个实施例中,特定页面错误被触发(在图4中标识为阶段“4”)。在一个实施例中,页面错误处理程序105从处理器寄存器101a中读取页面错误触发位模式,以识别导致页面错误的特定位模式。在一个实施例中,页面错误位模式可以写入页面错误处理程序函数的位掩码参数,例如由ARMv8过程调用标准(在图4中标识为阶段“5”)指定的页面错误处理程序函数。作为响应,在一个实施例中,页面错误处理程序105可以执行以下操作(在图4中标识为阶段“6”)。如果位掩码为零,页面错误处理程序105可以遵循例如由操作系统内核定义的默认页面错误处理。如果位掩码非零,页面错误处理程序105可以从线程本地存储器读取指向线程结构的指针,从线程结构读取注册的位模式并将它们与位掩码参数进行比较。如果发现匹配,则可以调用注册的页面错误处理程序。如果没有发现页面错误处理程序,可以上报错误消息。为了加快页面错误处理,线程结构中的单个字段可以标识是否设置了特定页面错误处理程序。如果没有,可以遵循默认页面错误处理。
尽管本发明的特定特征或方面可能已经仅结合几种实现方式或实施例中的一种进行公开,但此类特征或方面可以和其他实现方式或实施例中的一个或多个特征或方面相结合,只要对于任何给定或特定的应用是有需要或有利。而且,在一定程度上,术语“包括”、“有”、“具有”或这些词的其他变形在详细的说明书或权利要求书中使用,这类术语和所述术语“包含”是类似的,都是表示包括的含义。同样,术语“示例性地”,“例如”仅表示为示例,而不是最好或最佳的。可以使用术语“耦合”和“连接”及其派生词。应当理解,这些术语可以用于指示两个元件彼此协作或交互,而不管它们是直接物理接触还是电接触,或者它们彼此不直接接触。
尽管本文中已说明和描述特定方面,但所属领域的技术人员应了解,多种替代和/或等效实施方式可在不脱离本发明的范围的情况下所示和描述的特定方面。该申请旨在覆盖本文论述的特定方面的任何修改或变更。
尽管以下权利要求书中的各元素是借助对应的标签按照特定顺序列举的,除非对权利要求的阐述另有暗示用于实现部分或所有这些元素的特定顺序,否则这些元素并不一定限于以所述特定顺序来实现。
通过以上启示,对于本领域技术人员来说,许多替代产品、修改及变体是显而易见的。当然,所属领域的技术人员容易意识到除本文所述的应用之外,还存在本发明的众多其它应用。虽然已参考一个或多个特定实施例描述了本发明,但所属领域的技术人员将认识到在不偏离本发明的范围的前提下,仍可对本发明作出许多改变。因此,应理解,只要是在所附权利要求书及其等效文句的范围内,可以用不同于本文具体描述的方式来实践本发明。

Claims (13)

1.一种数据处理装置(100),其特征在于,包括:
处理器(101),用于执行一个进程,所述进程包括至少一个线程;
内存管理单元(103),用于访问页表;
页面错误处理程序(105),用于通过以下方式处理页面错误:
触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测;
将所述进程的不同页面错误操作,分配给每个所述多个预定于位模式,所述进程包括至少一个线程。
2.根据权利要求1所述的数据处理装置(100),其特征在于,所述处理器(101)包括寄存器(101a),所述处理器(101)用于将指示符存储在所述寄存器(101a)中,其中,在所述寄存器中,通过检测所述页表中的多个预定义位模式中的一个触发了页面错误。
3.根据权利要求2所述的数据处理装置(100),其特征在于,所述处理器(101)还用于将所述触发了页面错误的预定义位模式存储在所述寄存器(101a)中。
4.根据权利要求3所述的数据处理装置(100),其特征在于,所述处理器(101)为ARMv8处理器或其演进版本,所述寄存器(101a)由异常综合征寄存器(ESR)提供,其中,所述处理器(101)还用于在页面错误的情况下,存储在所述异常综合征寄存器(101a)的指令特定综合征字段(101b)中触发了页面错误的预定义位模式。
5.根据前述权利要求中任一项所述的数据处理装置(100),其特征在于,所述页面错误处理程序(105)用于检测所述页表的未使用位(201、203)中的位模式。
6.根据权利要求5所述的数据处理装置(100),其特征在于,所述处理器(101)为ARMv8处理器或其演进版本,其中,所述页表的未使用位(201、203)为所述页表的页表项(200)中的位48至51和/或位12至位n-1,其中,页面大小为4KB时,n等于21;页面大小为16KB时,n等于25;页面大小为64KB时,n等于29。
7.根据前述权利要求任一项所述的数据处理装置(100),其特征在于,分配给一种位模式的所述页面错误操作包括终止操作、调度操作和/或优先级排序操作。
8.一种包括至少一个线程的进程,其特征在于,用于由根据权利要求1至7任一项所述的数据处理装置(100)的处理器(101)执行,其中,针对所述数据处理装置(100),所述进程包括页面错误处理程序(105)。
9.根据权利要求8所述的进程,其特征在于,所述页面错误处理程序(105)用于通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和将所述进程的不同页面错误操作,分配给每个所述多个预定于位模式,所述进程包括至少一个线程来处理页面错误。
10.根据权利要求8或9所述的进程,其特征在于,所述页面错误操作包括终止操作、调度操作和/或优先级排序操作。
11.根据权利要求8至10任一项所述的进程,其特征在于,所述进程包括操作系统,其中,所述操作系统包括应用编程接口,用于使应用能够向所述操作系统注册页面错误处理程序(105)。
12.根据权利要求11所述的进程,其特征在于,所述应用编程接口用于提供向所述操作系统注册页面错误处理程序(105)的功能,其中,所述功能将所述多个预定义位模式和分配给所述多个预定义位模式的不同页面错误操作当作参数。
13.一种操作数据处理装置(100)的方法(300),其特征在于,所述方法(300)包括如下步骤:
在处理器(101)上执行(301)进程,所述进程包括至少一个线程;
通过内存管理单元(103)访问页表(303);
通过触发页面错误以响应对所述页表中的多个预定义位模式中的一个预定义位模式的检测和通过使用页面错误处理程序(105)将所述进程的不同页面错误操作,分配给每个所述多个预定于位模式,所述进程包括至少一个线程来处理(305)页面错误。
CN201680058414.7A 2015-10-08 2016-07-12 数据处理装置和操作数据处理装置的方法 Active CN108139979B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15188863.3A EP3153971B1 (en) 2015-10-08 2015-10-08 A data processing apparatus and a method of operating a data processing apparatus
EPEP15188863.3 2015-10-08
PCT/EP2016/066529 WO2017059972A1 (en) 2015-10-08 2016-07-12 A data processing apparatus and a method of operating a data processing apparatus

Publications (2)

Publication Number Publication Date
CN108139979A true CN108139979A (zh) 2018-06-08
CN108139979B CN108139979B (zh) 2021-01-12

Family

ID=54288697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680058414.7A Active CN108139979B (zh) 2015-10-08 2016-07-12 数据处理装置和操作数据处理装置的方法

Country Status (4)

Country Link
US (1) US10970227B2 (zh)
EP (1) EP3153971B1 (zh)
CN (1) CN108139979B (zh)
WO (1) WO2017059972A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113742115A (zh) * 2020-05-29 2021-12-03 成均馆大学校产学协力团 用于通过处理器处理页面错误的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030131206A1 (en) * 2000-12-29 2003-07-10 Hewlett-Packard Development Company, L.P. Fast suspend to disk
CN1877548A (zh) * 2005-06-06 2006-12-13 国际商业机器公司 用于管理页替换的方法和系统
US20070150695A1 (en) * 2005-12-27 2007-06-28 Samsung Electronics Co., Ltd. Demand paging apparatus and method for embedded system
CN101000581A (zh) * 2006-01-13 2007-07-18 三星电子株式会社 使用请求调页技术的系统中减少页替换时间的方法和设备
CN101017461A (zh) * 2006-02-07 2007-08-15 国际商业机器公司 统一cpu操作和io操作的存储器访问的方法和系统
CN102460384A (zh) * 2009-06-02 2012-05-16 株式会社普存微软 程序、控制方法以及控制装置
CN102473138A (zh) * 2009-06-29 2012-05-23 甲骨文美国公司 具有用于页面错误处理的闪存的扩展主存储器层次结构
US8225053B1 (en) * 2007-09-29 2012-07-17 Symantec Corporation Method and apparatus for mitigating performance impact of background processing on interactive application
CN102763090A (zh) * 2010-01-28 2012-10-31 索尼爱立信移动通讯有限公司 用于利用nand存储器件同时读写的系统和方法
US20150082001A1 (en) * 2013-09-13 2015-03-19 Nvidia Corporation Techniques for supporting for demand paging
WO2015138949A1 (en) * 2014-03-14 2015-09-17 Qualcomm Incorporated Systems and methods for supporting demand paging for subsystems in a portable computing environment with restricted memory resources

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996748B2 (en) * 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7836504B2 (en) * 2005-03-01 2010-11-16 Microsoft Corporation On-access scan of memory for malware
US10445243B2 (en) * 2013-03-14 2019-10-15 Nvidia Corporation Fault buffer for resolving page faults in unified virtual memory system
US20150121046A1 (en) * 2013-10-25 2015-04-30 Advanced Micro Devices, Inc. Ordering and bandwidth improvements for load and store unit and data cache
US9798666B2 (en) * 2015-06-26 2017-10-24 Intel Corporation Supporting fault information delivery

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030131206A1 (en) * 2000-12-29 2003-07-10 Hewlett-Packard Development Company, L.P. Fast suspend to disk
CN1877548A (zh) * 2005-06-06 2006-12-13 国际商业机器公司 用于管理页替换的方法和系统
US20070150695A1 (en) * 2005-12-27 2007-06-28 Samsung Electronics Co., Ltd. Demand paging apparatus and method for embedded system
EP1811384A2 (en) * 2005-12-27 2007-07-25 Samsung Electronics Co., Ltd. Demand paging in an embedded system
CN101000581A (zh) * 2006-01-13 2007-07-18 三星电子株式会社 使用请求调页技术的系统中减少页替换时间的方法和设备
CN101017461A (zh) * 2006-02-07 2007-08-15 国际商业机器公司 统一cpu操作和io操作的存储器访问的方法和系统
US8225053B1 (en) * 2007-09-29 2012-07-17 Symantec Corporation Method and apparatus for mitigating performance impact of background processing on interactive application
CN102460384A (zh) * 2009-06-02 2012-05-16 株式会社普存微软 程序、控制方法以及控制装置
CN102473138A (zh) * 2009-06-29 2012-05-23 甲骨文美国公司 具有用于页面错误处理的闪存的扩展主存储器层次结构
CN102763090A (zh) * 2010-01-28 2012-10-31 索尼爱立信移动通讯有限公司 用于利用nand存储器件同时读写的系统和方法
US20150082001A1 (en) * 2013-09-13 2015-03-19 Nvidia Corporation Techniques for supporting for demand paging
WO2015138949A1 (en) * 2014-03-14 2015-09-17 Qualcomm Incorporated Systems and methods for supporting demand paging for subsystems in a portable computing environment with restricted memory resources

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘博文: "基于ARM的嵌入式实时操作系统的内存管理", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113742115A (zh) * 2020-05-29 2021-12-03 成均馆大学校产学协力团 用于通过处理器处理页面错误的方法
CN113742115B (zh) * 2020-05-29 2024-03-12 成均馆大学校产学协力团 用于通过处理器处理页面错误的方法

Also Published As

Publication number Publication date
US20180225223A1 (en) 2018-08-09
EP3153971A1 (en) 2017-04-12
EP3153971B1 (en) 2018-05-23
WO2017059972A1 (en) 2017-04-13
CN108139979B (zh) 2021-01-12
US10970227B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
CN100468351C (zh) 对在虚拟机体系结构中客户软件操作期间出现的故障的控制
CN108900353B (zh) 故障告警方法及终端设备
CN107851153A (zh) 使用异步自测异常的计算机安全系统及方法
US8336099B2 (en) Methods, hardware products, and computer program products for implementing introspection data comparison utilizing hypervisor guest introspection data
US20120311709A1 (en) Automatic management system for group and mutant information of malicious codes
US10169183B2 (en) Mobile device and chassis with contactless tags to diagnose hardware and software faults
EP2615551B1 (en) Abnormality inspection device, central processing unit, and abnormality inspection method
CN105205413B (zh) 一种数据的保护方法及装置
CN105488415B (zh) 扫描系统进程的方法和装置
US9026612B2 (en) Generating a custom parameter rule based on a comparison of a run-time value to a request URL
CN104679645A (zh) 一种栈空间余量实时检测方法
Bullemer et al. Common procedural execution failure modes during abnormal situations
CN106156621A (zh) 一种检测虚拟机逃逸的方法及装置
US9635009B2 (en) Dynamic activation of service indicators based upon service personnel proximity
CN105631332B (zh) 一种处理恶意程序的方法及装置
CN108139979A (zh) 数据处理装置和操作数据处理装置的方法
JP5537599B2 (ja) 業務システムにおけるバージョンアップ管理方法
CN104160389A (zh) 通过具有非例示内容的智能事件的动态用户界面聚合
CN103514402A (zh) 入侵检测方法及装置
JP2020197777A (ja) 監視装置、および監視システム
CN112596841B (zh) 界面语言切换方法、装置、设备及存储介质
US8307405B2 (en) Methods, hardware products, and computer program products for implementing zero-trust policy in storage reports
CN105282718B (zh) 移动网络预定标识展示方法及装置
US9594657B2 (en) Method of analysing memory usage and user terminal performing the same
CN112487414B (zh) 一种进程命令行的获取方法、装置、设备以及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant