CN108073989B - 一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法 - Google Patents

一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法 Download PDF

Info

Publication number
CN108073989B
CN108073989B CN201711393841.3A CN201711393841A CN108073989B CN 108073989 B CN108073989 B CN 108073989B CN 201711393841 A CN201711393841 A CN 201711393841A CN 108073989 B CN108073989 B CN 108073989B
Authority
CN
China
Prior art keywords
probability
circuit
node
output
paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711393841.3A
Other languages
English (en)
Other versions
CN108073989A (zh
Inventor
王海滨
惠志坚
王灿灿
孙洪文
刘小峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Sudu Technology Co ltd
Original Assignee
Changzhou Campus of Hohai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Campus of Hohai University filed Critical Changzhou Campus of Hohai University
Priority to CN201711393841.3A priority Critical patent/CN108073989B/zh
Publication of CN108073989A publication Critical patent/CN108073989A/zh
Application granted granted Critical
Publication of CN108073989B publication Critical patent/CN108073989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Probability & Statistics with Applications (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于贝叶斯概率模型的组合逻辑电路选择性加固算法，首先读取输入的电路网表文件并生成电路传播网络，计算出整个电路网络中边的SP值；其次采用深度优先搜索算法对每一个节点都搜索出其通往电路输出的所有路径；然后利用贝叶斯概率模型以及逻辑屏蔽法则计算出这些路径中错误传播到输出的概率，并乘以距离因子，即为节点敏感度；最后利用生成的节点敏感度排序表以及用户指定的加固比例进行选择性加固，并输出加固后的电路网表。本发明的选择性加固算法经过实际仿真测试，在不同加固开销下都有不同程度的可靠性提升。

Description

一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法
技术领域
本发明涉及一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法，属于数据结构与算法领域。
背景技术
在宇宙空间中存在着许多高能粒子，而当这些高能粒子击中数字芯片时会导致芯片中逻辑门的状态发生改变，这种现象称为单粒子效应。在高端应用领域如卫星中，由于单粒子效应导致的芯片功能出错可能会导致灾难性后果，因此对逻辑电路进行加固可以提高芯片抗单粒子效应的性能，从而提高系统的可靠性。一种常用的加固方案是TMR(三模冗余)，即将原先的一个门改成三个相同的门，再结合投票器即可实现对节点错误的逻辑屏蔽。但是在对逻辑电路进行加固时，由于加固电路门数越多，电路面积就越大，功耗也越大，所以就需要用最小的加固比例得到最优的可靠性提升，也就是应用选择性加固方法，只选择最敏感的节点进行加固。
在已有的基于逻辑屏蔽的选择性加固算法中，每条路径的错误传播都单独分析，路径之间是相互独立的。但是在实际的大型数字电路中，很有可能会出现多条路径交叉在一起的情况，也就是路径间的相互影响，所以在本发明中我们采用贝叶斯概率模型去分析路径间的相互影响，可以有效解决已有算法的不足。
发明内容
本发明的目的在于，提出一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法。
本发明采用如下技术方案：一种基于贝叶斯概率模型的组合逻辑电路选择性加固算法，包括如下步骤：
(1)、读取输入电路网表文件并生成电路传播网络，计算出整个电路网络中边的SP值；
(1.1)、根据读入的电路网表，将电路的每一个逻辑门都看作是图的节点，电路的连线看作是图的边，将一个逻辑电路转化为一个电路传播网络，同时也是一个有向图，然后利用计算机图论相关算法去分析电路；
(1.2)、在计算电路中信号的SP值时，当信号为1的概率，假设整个电路最开始的输入信号SP值为0.5，然后根据电路传播网络计算出后面其他边的信号SP值。
(2)、采用深度优先搜索算法对每一个节点都搜索出其通往电路输出的所有路径；
(2.1)、首先选中电路中的某一个节点进行模拟打击；
(2.2)、利用深度优先搜索算法搜索出这个错误的所有传播路径，保留传播到输出的路径，这些路径即为需要进行分析的错误传播路径。
(3)、利用贝叶斯概率模型以及逻辑屏蔽法则计算出步骤(2)路径中错误传播到输出的概率，并乘以距离因子，即为节点敏感度；
(3.1)、首先选择一个电路门节点，将其输出信号的SP值取反，即SP＝1-SP，来模拟出错；
(3.2)、然后将整个电路的SP值都重新计算，根据路径的逻辑屏蔽法则计算出这个错误传播到电路输出的概率，由于同一个门节点到输出可能有多条路径，在计算出的多个概率值中按照用户需求选择最大值、平均值或者最小值；
(3.3)、在计算完成概率之后，将概率乘以距离因子即为该门节点的敏感度，距离因子为该节点距离输出最近一条路径中所包含的门节点个数经过归一化得到的系数，理论上该节点距离输出越远则越容易被逻辑屏蔽。其中的逻辑屏蔽法则为电路门的特性，即电路的错误传播到一个门节点时，不会导致该门节点输出的逻辑状态发生改变，如二输入与门有两个输入a和b，若输入a的值为0，则无论b从1翻转到0还是从0翻转到1，与门的输出始终为0，此时如果错误从输入b传播到该与门，错误不会影响到门的输出，也就是该错误被逻辑屏蔽了。
(4)、最后根据节点敏感度生成节点敏感度排序表，即加固的优先级，根据用户指定的加固比例进行选择性加固，并输出加固后的电路网表。在有面积或功耗限制时可以根据用户的需求选择一部分最敏感的门节点进行加固，从而实现芯片的可靠性提升。
本发明所达到的有益效果：本发明的选择性加固算法经过实际仿真测试，在不同加固开销下都有不同程度的可靠性提升。
附图说明
图1是本发明的整个算法的流程图。
图2是C17测试电路示意图。
图3是C17测试电路电路生成的电路传播网络(有向图)。
具体实施方式
下面结合附图对本发明作进一步描述，以下实例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
实施例：
以C17测试电路为例。
第一步、计算出电路中所有边信号的SP值，在图2中可以看到SP值已经根据逻辑门的功能计算完成了，电路的输入端(x0-x4)信号SP值都设置为0.5，电路的输出端为y0和y1，图3是根据电路网表生成的电路传播网络，其中x0-x4对应5个输入端，N1-N6对应6个NAND门，Y0-Y1对应两个输出端。
第二步、深度优先搜索算法(DFS)路径搜索，在C17测试电路中，由图2从电路传播网络中可以清晰地看到整个电路的信号传播路径。
第三步、为节点敏感度计算(在本实例中由于测试电路过小，所以不考虑距离因子，直接将贝叶斯概率模型计算出的概率记为敏感度)。首先贝叶斯概率模型的概率计算公式为：
p(x)＝Πp(xi|xpa(i))
其中p(x)表示错误在路径中传播到终点的概率，xi代表路径中经过的节点，xpa(i)代表xi节点的父节点，即输入到xi的节点，整条路径可以分割为很多个小路径(xpa(i)到xi的两端路径)，即xpa(i)出错时，xi出错的概率。
在C17测试电路中，以打击N2节点为例，计算路径N2-＞N4-＞N6-＞Y1P(Y1，N6，N4，N2)＝P(Y1|N6)·P(N6|N4，N3)·P(N4|N2，X4)·P(N2)的错误传播概率，即为N2节点的一个敏感度。敏感度展开式为：
式中各项为：
P(Y1|N6)＝1
P(N6|N4，N3)＝P(N3OUT＝1|N2，X2)
P(N4|N2，X4)＝P(X4＝1)
P(N2)＝1
其中，P(Y1 N6)是指当N6输出错误时Y1输出错误的概率，P(N6|N4，N3)是指当N4和N3输出错误时N6输出错误的概率，P(N4|N2，N4)是指当N2和N4输出错误时N4输出错误的概率，P(N2)是指N2输出错误的概率，此处由于我们打击的是N2节点，所以P(N2)等于1。表1为C17测试电路计算出的各个节点的敏感度。
1号门 2号门 3号门 4号门 5号门 6号门
敏感度 0.625 0.4375 0.75 0.625 1.0 1.0
表1
第四步、根据第三步计算得到的各个节点的敏感度，生成一个节点敏感排序表，再根据用户需求选择部分较为敏感的门进行加固，最后输出加固后的电路网表。

Claims (3)

1.一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法，其特征在于包括如下步骤：
（1）、在电路生成的电路传播网络中采用深度优先搜索算法对每一个节点都搜索出其通往电路输出的所有路径，形成错误传播网络结构；
（2）、利用贝叶斯概率模型以及错误传播概率计算法则计算出步骤（1）路径中错误传播到输出的概率，并乘以距离因子，即为节点敏感度；
（3）、最后根据节点敏感度生成节点敏感度排序表，即加固的优先级，根据用户指定的加固比例进行选择性加固，并输出加固后的电路网表。
2.根据权利要求1所述的一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法，其特征在于：所述步骤（1）中的路径搜索算法包括如下步骤：
（2.1）、利用深度优先搜索算法搜索出错误的所有传播路径；
（2.2）、对每一条路径都分析其影响范围，将通向输出的路径，即能够影响到输出端的路径筛选出来，作为主要分析对象。
3.根据权利要求2所述的一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法，其特征在于：所述步骤（2）中节点敏感度的计算步骤如下：
（3.1）、在模拟出错误传播网络结构之后采用贝叶斯概率及错误传播概率计算法则进行路径可靠性分析，分别对每一条路径都计算出错门的错误传播到终点的概率；
（3.2）、由于同一个门节点到输出可能有多条路径，在计算出的多个概率值中按照用户需求选择最大值、平均值或者最小值；
（3.3）、在计算完成概率之后，将概率乘以距离因子即为该门节点的敏感度，距离因子为该节点距离输出最近一条路径中所包含的门节点个数经过归一化得到的系数。
CN201711393841.3A 2017-12-21 2017-12-21 一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法 Active CN108073989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711393841.3A CN108073989B (zh) 2017-12-21 2017-12-21 一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711393841.3A CN108073989B (zh) 2017-12-21 2017-12-21 一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法

Publications (2)

Publication Number Publication Date
CN108073989A CN108073989A (zh) 2018-05-25
CN108073989B true CN108073989B (zh) 2022-03-11

Family

ID=62158896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711393841.3A Active CN108073989B (zh) 2017-12-21 2017-12-21 一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法

Country Status (1)

Country Link
CN (1) CN108073989B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108320767B (zh) * 2018-02-12 2020-07-28 河海大学常州校区 一种组合逻辑电路抗单粒子错误的选择性加固方法
CN110763984B (zh) * 2019-10-25 2021-06-22 长沙理工大学 逻辑电路失效率确定方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214920A (zh) * 2011-06-10 2011-10-12 华北电力大学 基于线路集群的电网连锁故障分析方法
CN104022895A (zh) * 2014-05-13 2014-09-03 沈阳理工大学 互联网级联故障诊断分析系统
CN104869581A (zh) * 2014-02-20 2015-08-26 香港城市大学 经由无线传感器网络内的标签传播确定故障节点

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214920A (zh) * 2011-06-10 2011-10-12 华北电力大学 基于线路集群的电网连锁故障分析方法
CN104869581A (zh) * 2014-02-20 2015-08-26 香港城市大学 经由无线传感器网络内的标签传播确定故障节点
CN104022895A (zh) * 2014-05-13 2014-09-03 沈阳理工大学 互联网级联故障诊断分析系统

Also Published As

Publication number Publication date
CN108073989A (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
Fazeli et al. Soft error rate estimation of digital circuits in the presence of multiple event transients (METs)
Asadi et al. An analytical approach for soft error rate estimation in digital circuits
JP3213198B2 (ja) 集積回路の電力評価方法
Kumar Interconnect and noise immunity design for the Pentium 4 processor
US6499131B1 (en) Method for verification of crosstalk noise in a CMOS design
Franco et al. Signal probability for reliability evaluation of logic circuits
Chen et al. Cep: Correlated error propagation for hierarchical soft error analysis
Asadi et al. Efficient algorithms to accurately compute derating factors of digital circuits
Chatterjee et al. The design of fault-tolerant linear digital state variable systems: Theory and techniques
US8635579B1 (en) Local clock skew optimization
George et al. Characterization of logical masking and error propagation in combinational circuits and effects on system vulnerability
CN108073989B (zh) 一种基于贝叶斯概率模型的组合逻辑电路选择性加固方法
Hamad et al. Characterizing, modeling, and analyzing soft error propagation in asynchronous and synchronous digital circuits
Cai et al. Single event transient propagation probabilities analysis for nanometer CMOS circuits
Shazli et al. Using boolean satisfiability for computing soft error rates in early design stages
Raji et al. Soft error rate estimation of combinational circuits based on vulnerability analysis
US9671447B2 (en) Method of analyzing error rate in system-on-chip
Kriebel et al. ACSEM: Accuracy-configurable fast soft error masking analysis in combinatorial circuits
CN115204076B (zh) 集成电路的逻辑优化方法、装置、电子设备及可读介质
Zhang et al. Path delay test generation toward activation of worst case coupling effects
CN110763984B (zh) 逻辑电路失效率确定方法、装置、设备及存储介质
Vaghef et al. Node-to-node error sensitivity analysis using a graph based approach for VLSI logic circuits
Cai et al. Circuit reliability analysis using signal reliability correlations
Raji et al. A practical metric for soft error vulnerability analysis of combinational circuits
Lavanyashree et al. Design of fault injection technique for VLSI digital circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230118

Address after: B605-8,9, Building B, Wandu Plaza, No. 388, Heping Middle Road, Tianning District, Changzhou City, Jiangsu Province, 213004

Patentee after: Changzhou Dabaihe International Trade Co.,Ltd.

Address before: 213022, No. 200, Jinling North Road, Xinbei District, Jiangsu, Changzhou

Patentee before: CHANGZHOU CAMPUS OF HOHAI University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230418

Address after: Room 1010, No. 301 Tongjiang Avenue, Xinbei District, Changzhou City, Jiangsu Province, 213022

Patentee after: Changzhou sudu Technology Co.,Ltd.

Address before: B605-8,9, Building B, Wandu Plaza, No. 388, Heping Middle Road, Tianning District, Changzhou City, Jiangsu Province, 213004

Patentee before: Changzhou Dabaihe International Trade Co.,Ltd.