CN107992433A - 二级缓存检测方法及装置 - Google Patents

二级缓存检测方法及装置 Download PDF

Info

Publication number
CN107992433A
CN107992433A CN201711376278.9A CN201711376278A CN107992433A CN 107992433 A CN107992433 A CN 107992433A CN 201711376278 A CN201711376278 A CN 201711376278A CN 107992433 A CN107992433 A CN 107992433A
Authority
CN
China
Prior art keywords
cache
address
data
module
low order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711376278.9A
Other languages
English (en)
Inventor
海明
宋风合
王英力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yunzhisheng Information Technology Co Ltd
Original Assignee
Beijing Yunzhisheng Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yunzhisheng Information Technology Co Ltd filed Critical Beijing Yunzhisheng Information Technology Co Ltd
Priority to CN201711376278.9A priority Critical patent/CN107992433A/zh
Publication of CN107992433A publication Critical patent/CN107992433A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开是关于二级缓存检测方法及装置。该技术方案，通过将二级缓存的存储结果划分为三个部分，使得在进行检测时，无需一次将该数据信息(高位地址、dirty标志、valid标志、数据)都读取出来才能判断请求的数据是否在二级缓存中(即hit)，仅需要二次查询，读取少量的数据(第一次读取dirty标识和valid标识，第二次读取高位地址)，就可以确定hit还是miss。由于每次读取数据量很小，降低了CPU对二级缓存操作时的功耗，并且，提高了二级缓存最高的工作频率。

Description

二级缓存检测方法及装置
技术领域
本公开涉及数据处理技术领域，尤其涉及二级缓存检测方法及装置。
背景技术
通常，二级缓存中将所有信息存储在一行，存储结构为：低位地址、高位地址、dirty标志、valid标志、数据。低位地址为一行的索引，低位地址与高位地址为完整行(cache line)地址。dirty标志表示数据是否被修改，如果被修改，则说明二级缓存中的数据与内存中的数据不一致。valid标志表示cache line是否有效。
每次根据低位地址读取一行信息，如果高位地址不对，或者valid标志无效表示cache line没有有效数据，在此情况下则一行信息中大部分信息是空的或无效的，浪费功耗较大。
发明内容
本公开实施例提供二级缓存检测方法及装置。所述技术方案如下：
根据本公开实施例的第一方面，提供一种二级缓存检测方法，所述二级缓存包括三个缓存模块：第一缓存模块存储数据对应dirty标识和valid标识；第二缓存模块存储所述数据对应的高位地址；第三缓存模块存储所述数据；
所述方法包括：
获取请求的第一地址，所述第一地址包括第一低位地址和第一高位地址；
根据所述第一低位地址查询所述第一缓存模块，获取所述第一低位地址对应的valid标识；
当根据所述valid标识判断所述第一低位地址对应的数据有效时，根据所述第一低位地址查询所述第二缓存模块，得到所述第一低位地址对应的第二高位地址；
将所述第二高位地址与所述第一高位地址进行比对；
当所述第二高位地址与所述第一高位地址相同时，确定所述二级缓存命中，当所述第二高位地址与所述第一高位地址不同时，确定所述二级缓存失效。
可选的，当所述二级缓存命中时，所述方法还包括：
根据所述第一低位地址查询所述第三缓存模块；
读取所述第一低位地址对应的数据。
可选的，当所述二级缓存命中时，所述方法还包括：
根据所述第一低位地址查询所述第三缓存模块；
在所述第三缓存模块中，所述第一低位地址对应的位置写入数据；
修改所述第一缓存模块中所述第一低位地址对应的dirty标识，使得修改后的所述dirty标识表示其对应的数据被修改过。
可选的，当所述二级缓存失效时，所述方法还包括：
采用随机淘汰策略，选择所述二级缓存中的需要替换的第一数据；
将所述第一数据回写到内存中。
根据本公开实施例的第二方面，提供一种二级缓存检测装置，所述二级缓存包括三个缓存模块：第一缓存模块存储数据对应dirty标识和valid标识；第二缓存模块存储所述数据对应的高位地址；第三缓存模块存储所述数据；
所述装置包括：
获取模块，用于获取请求的第一地址，所述第一地址包括第一低位地址和第一高位地址；
第一查询模块，用于根据所述第一低位地址查询所述第一缓存模块，得到所述第一低位地址对应的valid标识；
第二查询模块，用于当根据所述valid标识判断所述第一低位地址对应的数据有效时，根据所述第一低位地址查询所述第二缓存模块，得到所述第一低位地址对应的第二高位地址；
比对模块，用于将所述第二高位地址与所述第一高位地址进行比对；
确定模块，用于当所述第二高位地址与所述第一高位地址相同时，确定所述二级缓存命中，当所述第二高位地址与所述第一高位地址不同时，确定所述二级缓存失效。
可选的，所述装置还包括：
第三查询模块，用于当所述二级缓存命中时，根据所述第一低位地址查询所述第三缓存模块；
读取模块，用于读取所述第一低位地址对应的数据。
可选的，所述装置还包括：
第三查询模块，用于当所述二级缓存命中时，根据所述第一低位地址查询所述第三缓存模块；
写入模块，用于在所述第三缓存模块中，所述第一低位地址对应的位置写入数据；
修改模块，用于修改所述第一缓存模块中所述第一低位地址对应的dirty标识，使得修改后的所述dirty标识表示其对应的数据被修改过。
可选的，所述装置还包括：
选择模块，用于当所述二级缓存失效时，采用随机淘汰策略，选择所述二级缓存中的需要替换的第一数据；
回写模块，用于将所述第一数据回写到内存中。
本公开的实施例提供的技术方案可以包括以下有益效果：通过将二级缓存的存储结果划分为三个部分，使得在进行检测时，无需一次将该数据信息(即高位地址、dirty标志、valid标志、数据)都读取出来才能判断请求的数据是否在二级缓存中(即hit)，仅需要二次查询，读取少量的数据(第一次读取dirty标识和valid标识，第二次读取高位地址)，就可以确定hit还是miss。由于每次读取数据量很小，降低了CPU对二级缓存操作时的功耗，并且，提高了二级缓存最高的工作频率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1是根据一示例性实施例示出的一种二级缓存检测方法的流程图。
图2是根据另一示例性实施例示出的一种二级缓存检测方法的流程图。
图3是根据另一示例性实施例示出的一种二级缓存检测方法的流程图。
图4是根据另一示例性实施例示出的一种二级缓存检测方法的流程图。
图5是根据一示例性实施例示出的一种二级缓存检测装置的框图。
图6是根据另一示例性实施例示出的一种二级缓存检测装置的框图。
图7是根据另一示例性实施例示出的一种二级缓存检测装置的框图。
图8是根据另一示例性实施例示出的一种二级缓存检测装置的框图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
本公开实施例中，将二级缓存(L2cache)的存储结构分为三个部分：
第一缓存模块存储数据对应的dirty标识和valid标识；
第二缓存模块存储数据对应的高位地址(Tag)；
第三缓存模块存储数据对应数据。
图1是根据一示例性实施例示出的一种二级缓存检测方法的流程图，如图1所示，该方法应用于CPU，包括以下步骤：
步骤S11，获取请求的第一地址，第一地址包括第一低位地址和第一高位地址。
步骤S12，根据第一低位地址查询第一缓存模块，获取第一低位地址对应的valid标识。
步骤S13，当根据valid标识判断第一低位地址对应的数据有效时，根据第一低位地址查询第二缓存模块，得到第一低位地址对应的第二高位地址；
例如，当valid标识为1时，标识第一低位地址对应的数据有效。
步骤S14，将第二高位地址与第一高位地址进行比对。
步骤S15，当第二高位地址与第一高位地址相同时，确定二级缓存命中(以下简称hit)，当第二高位地址与第一高位地址不同时，确定二级缓存失效(以下简称miss)。
本实施例中，通过将二级缓存的存储结果划分为三个部分，使得在进行检测时，无需一次将该数据信息(高位地址、dirty标志、valid标志、数据)都读取出来才能判断请求的数据是否在二级缓存中(即hit)，仅需要二次查询，读取少量的数据(第一次读取dirty标识和valid标识，第二次读取高位地址)，就可以确定hit还是miss。由于每次读取数据量很小，降低了CPU对二级缓存操作时的功耗，并且，提高了二级缓存最高的工作频率。
图2是根据另一示例性实施例示出的一种二级缓存检测方法的流程图，如图2所示，当二级缓存命中时，该方法还包括以下步骤：
步骤S21，根据第一低位地址查询第三缓存模块；
步骤S22，读取第一低位地址对应的数据。
本实施例中，当二级缓存命中时，即二级缓存中包括所要读取的数据，才根据请求的第一低位地址，从二级缓存的第三缓存模块中读取所请求的数据。这样，在从二级缓存中进行数据读取时，只有二级缓存hit时，才读取全部数据，避免二级缓存miss时读取全部数据但数据无效时造成CPU功耗的浪费。
图3是根据另一示例性实施例示出的一种二级缓存检测方法的流程图，如图3所示，当二级缓存命中时，该方法还包括以下步骤：
步骤S31，根据第一低位地址查询第三缓存模块；
步骤S32，在第三缓存模块中，第一低位地址对应的位置写入数据；
步骤S33，修改第一缓存模块中第一低位地址对应的dirty标识，使得修改后的dirty标识表示其对应的数据被修改过。
本实施例中，当二级缓存hit时，即二级缓存中相应的地址位置可以写入数据时，才将数据写入到该第一地址对应的位置。这样，在对二级缓存进行数据写入时，只有二级缓存hit时，才写入数据。
图4是根据另一示例性实施例示出的一种二级缓存检测方法的流程图，如图4所示，当二级缓存失效时，该方法还包括以下步骤：
步骤S41，采用随机淘汰策略，选择二级缓存中的需要替换的第一数据；
步骤S42，将第一数据回写(write back)到内存中。
本实施例中，当二级缓存miss时，采用随机淘汰策略选择所要选择的缓存位置，将该位置的数据回写到内存中，之后，将新数据写入该位置。
在另一实施例中，当要清空二级缓存，写入新数据时，需要检查是否存在dirty标识为1的数据(即该数据被修改过)，如果有，则将dirty标识为1的数据回写到内存中相应的位置。
下述为本公开装置实施例，可以用于执行本公开方法实施例。
图5是根据一示例性实施例示出的一种二级缓存检测装置的框图，该装置可以通过软件、硬件或者两者的结合实现成为电子设备的部分或者全部。二级缓存包括三个缓存模块：第一缓存模块存储数据对应的dirty标识和
valid标识；第二缓存模块存储数据对应的高位地址；第三缓存模块存储数据；如图5所示，该二级缓存检测装置包括：
获取模块51，用于获取请求的第一地址，第一地址包括第一低位地址和第一高位地址；
第一查询模块52，用于根据第一低位地址查询第一缓存模块，得到第一低位地址对应的valid标识；
第二查询模块53，用于当根据valid标识判断第一低位地址对应的数据有效时，根据第一低位地址查询第二缓存模块，得到第一低位地址对应的第二高位地址；
比对模块54，用于将第二高位地址与第一高位地址进行比对；
确定模块55，用于当第二高位地址与第一高位地址相同时，确定二级缓存命中，当第二高位地址与第一高位地址不同时，确定二级缓存失效。
本实施例中，通过将二级缓存的存储结果划分为三个部分，使得在进行检测时，无需一次将该数据信息(高位地址、dirty标志、valid标志、数据)都读取出来才能判断请求的数据是否在二级缓存中(即hit)，仅需要二次查询，读取少量的数据(第一次读取dirty标识和valid标识，第二次读取高位地址)，就可以确定hit还是miss。由于每次读取数据量很小，降低了CPU对二级缓存操作时的功耗，并且，提高了二级缓存最高的工作频率。
图6是根据另一示例性实施例示出的一种二级缓存检测装置的框图，如图6所示，可选的，该装置还包括：
第三查询模块61，用于当二级缓存命中时，根据第一低位地址查询第三缓存模块；
读取模块62，用于读取第一低位地址对应的数据。
本实施例中，当二级缓存命中时，即二级缓存中包括所要读取的数据，才根据请求的第一低位地址，从二级缓存的第三缓存模块中读取所请求的数据。这样，在从二级缓存中进行数据读取时，只有二级缓存hit时，才读取全部数据，避免二级缓存miss时读取全部数据但数据无效时造成CPU功耗的浪费。
图7是根据另一示例性实施例示出的一种二级缓存检测装置的框图，如图7所示，可选的，该装置还包括：
第三查询模块71，用于当二级缓存命中时，根据第一低位地址查询第三缓存模块；
写入模块72，用于在第三缓存模块中，第一低位地址对应的位置写入数据；
修改模块73，用于修改第一缓存模块中第一低位地址对应的dirty标识，使得修改后的dirty标识表示其对应的数据被修改过。
本实施例中，当二级缓存hit时，即二级缓存中相应的地址位置可以写入数据时，才将数据写入到该第一地址对应的位置。这样，在对二级缓存进行数据写入时，只有二级缓存hit时，才写入数据。
图8是根据另一示例性实施例示出的一种二级缓存检测装置的框图，如图8所示，可选的，该装置还包括：
选择模块81，用于当二级缓存失效时，采用随机淘汰策略，选择二级缓存中的需要替换的第一数据；
回写模块82，用于将第一数据回写到内存中。
本实施例中，当二级缓存miss时，采用随机淘汰策略选择所要选择的缓存位置，将该位置的数据回写到内存中，之后，可以将新数据写入该位置。
在另一实施例中，当要清空二级缓存，写入新数据时，需要检查是否存在dirty标识为1的数据(即该数据被修改过)，如果有，则将dirty标识为1的数据回写到内存中相应的位置。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (8)

1.一种二级缓存检测方法，其特征在于，所述二级缓存包括三个缓存模块：第一缓存模块存储数据对应的dirty标识和valid标识；第二缓存模块存储所述数据对应的高位地址；第三缓存模块存储所述数据；
所述方法包括：
获取请求的第一地址，所述第一地址包括第一低位地址和第一高位地址；
根据所述第一低位地址查询所述第一缓存模块，获取所述第一低位地址对应的valid标识；
当根据所述valid标识判断所述第一低位地址对应的数据有效时，根据所述第一低位地址查询所述第二缓存模块，得到所述第一低位地址对应的第二高位地址；
将所述第二高位地址与所述第一高位地址进行比对；
当所述第二高位地址与所述第一高位地址相同时，确定所述二级缓存命中，当所述第二高位地址与所述第一高位地址不同时，确定所述二级缓存失效。
2.根据权利要求1所述的方法，其特征在于，当所述二级缓存命中时，所述方法还包括：
根据所述第一低位地址查询所述第三缓存模块；
读取所述第一低位地址对应的数据。
3.根据权利要求1所述的方法，其特征在于，当所述二级缓存命中时，所述方法还包括：
根据所述第一低位地址查询所述第三缓存模块；
在所述第三缓存模块中，所述第一低位地址对应的位置写入数据；
修改所述第一缓存模块中所述第一低位地址对应的dirty标识，使得修改后的所述dirty标识表示其对应的数据被修改过。
4.根据权利要求1所述的方法，其特征在于，当所述二级缓存失效时，所述方法还包括：
采用随机淘汰策略，选择所述二级缓存中的需要替换的第一数据；
将所述第一数据回写到内存中。
5.一种二级缓存检测装置，其特征在于，所述二级缓存包括三个缓存模块：第一缓存模块存储数据对应的dirty标识和valid标识；第二缓存模块存储所述数据对应的高位地址；第三缓存模块存储所述数据；
所述装置包括：
获取模块，用于获取请求的第一地址，所述第一地址包括第一低位地址和第一高位地址；
第一查询模块，用于根据所述第一低位地址查询所述第一缓存模块，得到所述第一低位地址对应的valid标识；
第二查询模块，用于当根据所述valid标识判断所述第一低位地址对应的数据有效时，根据所述第一低位地址查询所述第二缓存模块，得到所述第一低位地址对应的第二高位地址；
比对模块，用于将所述第二高位地址与所述第一高位地址进行比对；
确定模块，用于当所述第二高位地址与所述第一高位地址相同时，确定所述二级缓存命中，当所述第二高位地址与所述第一高位地址不同时，确定所述二级缓存失效。
6.根据权利要求5所述的装置，其特征在于，所述装置还包括：
第三查询模块，用于当所述二级缓存命中时，根据所述第一低位地址查询所述第三缓存模块；
读取模块，用于读取所述第一低位地址对应的数据。
7.根据权利要求5所述的装置，其特征在于，所述装置还包括：
第三查询模块，用于当所述二级缓存命中时，根据所述第一低位地址查询所述第三缓存模块；
写入模块，用于在所述第三缓存模块中，所述第一低位地址对应的位置写入数据；
修改模块，用于修改所述第一缓存模块中所述第一低位地址对应的dirty标识，使得修改后的所述dirty标识表示其对应的数据被修改过。
8.根据权利要求5所述的装置，其特征在于，所述装置还包括：
选择模块，用于当所述二级缓存失效时，采用随机淘汰策略，选择所述二级缓存中的需要替换的第一数据；
回写模块，用于将所述第一数据回写到内存中。
CN201711376278.9A 2017-12-19 2017-12-19 二级缓存检测方法及装置 Pending CN107992433A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711376278.9A CN107992433A (zh) 2017-12-19 2017-12-19 二级缓存检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711376278.9A CN107992433A (zh) 2017-12-19 2017-12-19 二级缓存检测方法及装置

Publications (1)

Publication Number Publication Date
CN107992433A true CN107992433A (zh) 2018-05-04

Family

ID=62038000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711376278.9A Pending CN107992433A (zh) 2017-12-19 2017-12-19 二级缓存检测方法及装置

Country Status (1)

Country Link
CN (1) CN107992433A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1853171A (zh) * 2003-09-19 2006-10-25 松下电器产业株式会社 高速缓冲存储器和高速缓冲存储器控制方法
CN1898654A (zh) * 2003-12-22 2007-01-17 松下电器产业株式会社 高速缓冲存储器及其控制方法
CN101727405A (zh) * 2008-10-20 2010-06-09 株式会社东芝 虚拟地址高速缓冲存储器和方法以及处理器
CN102057359A (zh) * 2009-04-10 2011-05-11 松下电器产业株式会社 高速缓冲存储器装置、高速缓冲存储器控制方法、程序及集成电路
CN102160040A (zh) * 2008-09-17 2011-08-17 松下电器产业株式会社 高速缓存存储器、存储器系统、数据复制方法及数据改写方法
US8499123B1 (en) * 2008-06-25 2013-07-30 Marvell Israel (M.I.S.L) Ltd. Multi-stage pipeline for cache access
CN103377162A (zh) * 2012-04-27 2013-10-30 株式会社东芝 信息处理装置
CN106126440A (zh) * 2016-06-22 2016-11-16 中国科学院计算技术研究所 一种改善数据在缓存中空间局部性的缓存方法及装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1853171A (zh) * 2003-09-19 2006-10-25 松下电器产业株式会社 高速缓冲存储器和高速缓冲存储器控制方法
CN1898654A (zh) * 2003-12-22 2007-01-17 松下电器产业株式会社 高速缓冲存储器及其控制方法
US8499123B1 (en) * 2008-06-25 2013-07-30 Marvell Israel (M.I.S.L) Ltd. Multi-stage pipeline for cache access
CN102160040A (zh) * 2008-09-17 2011-08-17 松下电器产业株式会社 高速缓存存储器、存储器系统、数据复制方法及数据改写方法
CN101727405A (zh) * 2008-10-20 2010-06-09 株式会社东芝 虚拟地址高速缓冲存储器和方法以及处理器
CN102057359A (zh) * 2009-04-10 2011-05-11 松下电器产业株式会社 高速缓冲存储器装置、高速缓冲存储器控制方法、程序及集成电路
CN103377162A (zh) * 2012-04-27 2013-10-30 株式会社东芝 信息处理装置
CN103377162B (zh) * 2012-04-27 2016-06-08 株式会社东芝 信息处理装置
CN106126440A (zh) * 2016-06-22 2016-11-16 中国科学院计算技术研究所 一种改善数据在缓存中空间局部性的缓存方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吕辉等: "《计算机系统结构与组成》", 31 July 2007 *

Similar Documents

Publication Publication Date Title
JP6916751B2 (ja) ハイブリッドメモリーモジュール及びその動作方法
US20170235681A1 (en) Memory system and control method of the same
KR102575913B1 (ko) 비대칭 세트 결합된 캐시
EP3371707B1 (en) Systems and methods for implementing coherent memory in a multiprocessor system
US20080168236A1 (en) Performance of a cache by detecting cache lines that have been reused
US11226904B2 (en) Cache data location system
US20190155733A1 (en) System and methods for efficient virtually-tagged cache implementation
US20140047175A1 (en) Implementing efficient cache tag lookup in very large cache systems
US11354242B2 (en) Efficient early ordering mechanism
CN1318972C (zh) 用于存储设备的自主错误恢复方法、系统及高速缓存
CN104298622A (zh) 使用fifo的最近最少使用的高速缓存替代实现
CN112597072A (zh) 一种Flash存储器的数据更新方法和装置
US20190236011A1 (en) Memory structure based coherency directory cache
US10884925B2 (en) Systems and methods for tag-less buffer implementation
JP3929872B2 (ja) キャッシュメモリ、プロセッサ及びキャッシュ制御方法
US7007135B2 (en) Multi-level cache system with simplified miss/replacement control
US7177983B2 (en) Managing dirty evicts from a cache
CN107992433A (zh) 二级缓存检测方法及装置
US8527736B1 (en) Systems and methods for improving address translation speed
US20050102465A1 (en) Managing a cache with pinned data
KR20130132651A (ko) 미세 단위 메모리 스페어링을 위한 방법 및 시스템
CN106354421B (zh) 筛选方法、筛选器及数据一致性维护系统
US9251070B2 (en) Methods and apparatus for multi-level cache hierarchies
JP3646679B2 (ja) 不揮発性メモリのデータ書き換え方法
CN117331853B (zh) 缓存处理方法、装置、电子设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180504

RJ01 Rejection of invention patent application after publication