CN107977533B - 一种集成电路设计中降低方程组计算复杂度的方法 - Google Patents

一种集成电路设计中降低方程组计算复杂度的方法 Download PDF

Info

Publication number
CN107977533B
CN107977533B CN201711391654.1A CN201711391654A CN107977533B CN 107977533 B CN107977533 B CN 107977533B CN 201711391654 A CN201711391654 A CN 201711391654A CN 107977533 B CN107977533 B CN 107977533B
Authority
CN
China
Prior art keywords
capacitance
optimization
capacitor device
capacitor
tolerance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711391654.1A
Other languages
English (en)
Other versions
CN107977533A (zh
Inventor
刘琳
邵雪
程明厚
周振亚
吴大可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huada Jiutian Technology Co.,Ltd.
Original Assignee
Huada Empyrean Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huada Empyrean Software Co Ltd filed Critical Huada Empyrean Software Co Ltd
Priority to CN201711391654.1A priority Critical patent/CN107977533B/zh
Publication of CN107977533A publication Critical patent/CN107977533A/zh
Application granted granted Critical
Publication of CN107977533B publication Critical patent/CN107977533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：1）确定电容优化的容差；2）遍历所有电容器件；3）根据所述电容优化的容差，对遍历的每一个电容器件进行断接或拆分处理。本发明的集成电路设计中降低方程组计算复杂度的方法，既能减少方程组的维数，又能够减少稀疏矩阵中非0元的个数，同时可以降低方程组中行与行之间的耦合，从而降低方程组计算的复杂度，提高了电子电路整体的设计周期。

Description

一种集成电路设计中降低方程组计算复杂度的方法
技术领域
本发明涉及集成电路自动化产品设计领域，特别涉及一种集成电路设计中降低方程组计算复杂度的方法。本发明是在集成电路自动化产品中对方程组进行优化的一种方法，尤其是针对后仿电路的优化。
背景技术
电子电路中方程组的规模是制约着集成电路自动化产品性能的一个重要因素。如何对方程组进行优化，如何降低方程组计算的复杂度是当前电子电路设计中的热门话题。随着工艺不断的向着纳米级进展，电路的规模也在急剧膨胀，相应的方程组规模也在快速增长。若不进行任何优化，会导致整个仿真在时间和空间上的耗费大幅度上升，严重制约着电子电路的设计规模和设计周期。本发明所解决的问题是在电子电路设计中针对电容器件做的一种特殊优化以减少方程组的计算复杂性和计算规模。
安全高效的降低方程组规模，可以极大的提高电子电路的设计中的仿真时间，及时发现问题，降低设计失败的风险。在当前的集成电路自动化领域中，大多数产品对方程组的优化方法都是针对电阻器件而言。而对于CC的测例（电容占多数的测例），优化性能并不好，导致仿真时间大幅度上涨，拉长了电子电路的整体设计周期。因此，集成电路自动化产品对电容器件的优化至关重要，它影响着产品性能，制约着产品的市场竞争力和推广。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路设计中降低方程组计算复杂度的方法。特别地，本发明针对目前集成电路自动化产品中对于电容器件的优化效率不高，进而导致针对方程组的优化力度不够的这一问题，提供了一种针对电容器件的特殊优化方法。
为实现上述目的，本发明提供的一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：
1）确定电容优化的容差；
2）遍历所有电容器件；
3）根据所述电容优化的容差，对遍历的每一个电容器件进行断接或拆分处理。
进一步地，步骤3）所述根据所述电容优化的容差，对电容器件进行断接处理的步骤，进一步包括：所述电容器件的电容值小于所述电容优化的容差，则对该电容器件进行断接处理。
进一步地，所述对电容器件进行断接处理是删除所述电容器件。
进一步地，步骤3）所述根据所述电容优化的容差，对电容器件进行拆分处理的步骤，进一步包括：所述电容器件的电容值小于所述电容优化的容差，则对该电容器件进行拆分处理。
进一步地，所述对电容器件进行拆分处理是：删除电容器件，为电容器件的两个端点增加一个电容值相等的接地电容。
本发明提出一种针对电容器件的特殊优化方法，它既能够减少方程组的维数，又能够减少稀疏矩阵中非0元的个数，同时可以降低方程组中行与行之间的耦合，从而降低方程组计算的复杂度，提高了电子电路整体的设计周期。进一步讲本发明通过对电容器件的优化不仅可以大大缩短电子电路的仿真时间，更可以为整个仿真减少存储空间，适应了电路规模的急剧增长。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的集成电路设计中降低方程组计算复杂度的方法的工作流程图；
图2为根据本发明的断接器件示意图；
图3为根据本发明的拆分电容器件示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的集成电路设计中降低方程组计算复杂度的方法的工作流程图。下面将参考图1，对本发明的集成电路设计中降低方程组计算复杂度的方法进行描述。
首先，在步骤101，开始进行优化，进入优化程序。
在步骤102，确定电容优化的容差（tolerance）。
在该步骤中，首先遍历所有待优化的电容器件，判断其所在的模块属性并收集所有电容器件的电容值。然后根据待优化电容器件所在的模块属性以及整个电路中待优化电容器件的容值分布决定优化的容差，其中电容优化的容差，包括：断接的容差和split的容差，后期根据该容差对电容器件做优化。
在步骤103，遍历网表中的电容器件，获取当前遍历的电容器件。
在该步骤中，分析电容器件的性质以判断其是否可以做优化。
在步骤104，判断当前正在遍历的电容器件是否可以断接。
在该步骤中，本发明根据电容器件的电容值对当前正在遍历的电容器件是否可以断接进行判断，电容值为网表给定的数值。如果当前正在遍历的电容器件的电容值小于电容断接优化的容差，则可以断接，删除该电容器件（如图2所示），以减少电路中元器件数目，然后进行步骤108；如果当前正在遍历的电容器件的电容值大于或等于电容断接优化的容差，则不可以断接，则继续进行步骤106，即判断该电容器件是否可以拆分（split）。
图2为根据本发明的断接器件示意图，如图2所示，器件断接，是指直接删除该器件，不改变其端点除该器件之外的连接关系。
在步骤106，判断当前正在遍历的器件是否可以拆分（split）。
在该步骤中，本发明根据电容器件的电容值对当前正在遍历的电容器件是否可以拆分进行判断，器件的电容值为网表给定的数值。如果当前正在遍历的电容器件的电容值小于电容split优化的容差，则可以拆分该电容器件，即断接该器件并为其端点添加两个容值相等的接地电容，以降低方程组行与行之间的耦合，从而降低计算复杂度，然后进行步骤108；如果当前正在遍历的电容器件的电容值大于或等于电容split优化的容差，则不可拆分，则直接进行步骤108。
图3为根据本发明的拆分电容器件示意图，如图3所示，电容拆分是针对电容器件的一种特殊优化，即删除电容器件，为电容的两个端点增加一个电容值相等的接地电容。
在步骤108，判断当前遍历的电容器件是否为最后一个电容器件。
在该步骤中，如果判断当前遍历的电容器件为最后一个电容器件，则结束优化；如果判断当前遍历的电容器件不是最后一个电容器件，则继续遍历电容器件，即进行步骤103。
当已经对最后一个电容器件优化完毕，则进行步骤109，结束优化。
本发明的优点在于以下两个方面：
第一，电容器件优化力度大：传统的优化方法只是对整体的线性电阻电容矩阵做约减，该种方法主要考虑的是电阻器件，对于电容器件的约减效率有限。本发明针对电容器件做处理，在传统优化方法的基础上可以对电容器件做进一步的优化，判断标准简单，易于控制，且有较大的优化力度。
第二，降低方程组计算复杂度：传统的方法只是考虑尽可能的减少电路中的器件数目，没有考虑到方程组的特性。在本方明中，针对电容器件做优化，判断一个电容器件是否可以断接、是否可以拆分，以降低电路中电容器件端点之间的耦合。split电容器件不仅可以减少方程组行与行之间的耦合度，也可以减少稀疏矩阵中的非零元个数，从而降低方程组计算的复杂度。该算法实现简单，易于控制，高效易用，兼容性强。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，包括以下步骤：
1）确定电容优化的容差；
2）遍历所有电容器件并收集所述电容器件的电容值；
3）根据所述电容优化的容差和所述电容值，对遍历的每一个电容器件进行断接或拆分处理；
所述步骤3）进一步包括，判断当前遍历的所述电容器件的电容值是否小于电容断接优化的容差，若是则进行断接，否则判断所述电容器件的电容值是否小于电容拆分优化的容差，若是则进行拆分；
所述对电容器件进行拆分处理是：断接所述电容器件，为所述电容器件的端点添加电容值相等的接地电容。
2.根据权利要求1所述的一种集成电路设计中降低方程组计算复杂度的方法，其特征在于，所述对电容器件进行断接处理是删除所述电容器件。
CN201711391654.1A 2017-12-21 2017-12-21 一种集成电路设计中降低方程组计算复杂度的方法 Active CN107977533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711391654.1A CN107977533B (zh) 2017-12-21 2017-12-21 一种集成电路设计中降低方程组计算复杂度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711391654.1A CN107977533B (zh) 2017-12-21 2017-12-21 一种集成电路设计中降低方程组计算复杂度的方法

Publications (2)

Publication Number Publication Date
CN107977533A CN107977533A (zh) 2018-05-01
CN107977533B true CN107977533B (zh) 2020-06-16

Family

ID=62007121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711391654.1A Active CN107977533B (zh) 2017-12-21 2017-12-21 一种集成电路设计中降低方程组计算复杂度的方法

Country Status (1)

Country Link
CN (1) CN107977533B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109753705B (zh) * 2018-12-24 2020-04-03 北京华大九天软件有限公司 一种集成电路设计中ic初值估算方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160584A (zh) * 2005-04-15 2008-04-09 松下电器产业株式会社 电路布线的干扰分析设备、干扰分析程序以及干扰分析设备所用的数据库、非对称耦合线路模型
CN103123656A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 对简化电路网表进行负载反标的方法
CN103729502A (zh) * 2013-12-19 2014-04-16 南京南瑞继保电气有限公司 一种提高电力系统电磁暂态仿真速度的方法
CN104112048A (zh) * 2014-07-15 2014-10-22 西安电子科技大学 基于最大反谐振点的电源分配网络去耦电容器选择方法
CN106650139A (zh) * 2016-12-29 2017-05-10 北京华大九天软件有限公司 一种集成电路自动化设计中方程组解的存在性检查方法
CN106650126A (zh) * 2016-12-28 2017-05-10 北京华大九天软件有限公司 一种计算阵列版图电阻网络的加速方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103793557B (zh) * 2014-01-14 2016-08-17 清华大学 面向集成电路互连电容提取的线网高斯面采样方法及系统
US9940418B2 (en) * 2015-07-22 2018-04-10 Nxp Usa, Inc. Simulation of hierarchical circuit element arrays
US10127338B2 (en) * 2015-12-15 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. System, method and associated computer readable medium for designing integrated circuit with pre-layout RC information

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101160584A (zh) * 2005-04-15 2008-04-09 松下电器产业株式会社 电路布线的干扰分析设备、干扰分析程序以及干扰分析设备所用的数据库、非对称耦合线路模型
CN103123656A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 对简化电路网表进行负载反标的方法
CN103729502A (zh) * 2013-12-19 2014-04-16 南京南瑞继保电气有限公司 一种提高电力系统电磁暂态仿真速度的方法
CN104112048A (zh) * 2014-07-15 2014-10-22 西安电子科技大学 基于最大反谐振点的电源分配网络去耦电容器选择方法
CN106650126A (zh) * 2016-12-28 2017-05-10 北京华大九天软件有限公司 一种计算阵列版图电阻网络的加速方法
CN106650139A (zh) * 2016-12-29 2017-05-10 北京华大九天软件有限公司 一种集成电路自动化设计中方程组解的存在性检查方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
中小规模集成电路的自动化集成方法研究及应用;龚永龙;《中国优秀硕士学位论文全文数据库 信息科技辑》;20150415;第2015年卷(第04期);第4、36-37页 *
基于PSpice的电力电子电路仿真;文伟;《船电技术》;20170215;第37卷(第2期);全文 *
开关电源系统的仿真研究;骆春敏;《华东交通大学学报》;20040229;第21卷(第1期);全文 *

Also Published As

Publication number Publication date
CN107977533A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
CN103164585B (zh) 缓冲器的插入方法及装置
CN107977533B (zh) 一种集成电路设计中降低方程组计算复杂度的方法
US20220005546A1 (en) Non-redundant gene set clustering method and system, and electronic device
CN112231866B (zh) 电源分配网络的电容选择方法、装置、服务器和介质
CN103870617B (zh) 低频芯片自动布局布线方法
CN105447105A (zh) 基于NoSQL的分布式物联网数据的单字段区间索引查询方式
CN110688723A (zh) 一种时钟分布网络快速设计方法
CN109361714B (zh) 用户登录鉴权方法、装置、设备及计算机存储介质
CN102508974B (zh) 基于版图变化改变互连延迟参数的集成电路分析方法
CN110795898A (zh) 一种穿墙套管多物理场耦合的仿真方法、装置及存储介质
CN115983177A (zh) 一种基于人工神经网络的晶体管模型建立方法
CN115673610A (zh) 数字化焊接加工方法、系统及计算机设备
CN102054069A (zh) 非线性电路直流工作点的伪瞬态分析方法与装置
CN115828803A (zh) 网表缩减方法、芯片验证方法及计算机存储介质
CN109684761B (zh) 一种宽同或电路优化方法
CN109100441B (zh) 一种液相色谱曲线去除脉冲干扰的方法
CN112115541A (zh) 一种装配式建筑设计方法、系统和云平台
CN111162963A (zh) 一种基于二分迭代法测试网络通信设备性能的方法及系统
CN101470763A (zh) 降额检查方法与电脑可读取储存媒体
CN104616332A (zh) 一种快速显示方法
CN114156864B (zh) 光伏逆变器配置方法、装置、终端及存储介质
CN116702665B (zh) 基于公共子表达式的大规模集成电路设计优化方法
CN113363960B (zh) 一种针对单相逆变器的虚拟阻抗构建方法
CN113945786B (zh) 一种传导骚扰参数自动优化装置及其优化方法
CN109637111A (zh) 红外信号压缩方法、装置、用户设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210324

Address after: 518100 1001, building 5, Shenjiu science and Technology Pioneer Park, northwest, intersection of Taohua road and Binglang Road, Fubao community, Fubao street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Huada Jiutian Technology Co.,Ltd.

Address before: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

TR01 Transfer of patent right