CN107943602A - 基于avs2编码的硬件抽象平台系统和设备 - Google Patents

基于avs2编码的硬件抽象平台系统和设备 Download PDF

Info

Publication number
CN107943602A
CN107943602A CN201711362697.7A CN201711362697A CN107943602A CN 107943602 A CN107943602 A CN 107943602A CN 201711362697 A CN201711362697 A CN 201711362697A CN 107943602 A CN107943602 A CN 107943602A
Authority
CN
China
Prior art keywords
platform
data message
avs2
hardware abstraction
codings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711362697.7A
Other languages
English (en)
Inventor
唐楷承
石小明
张帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumavision Technologies Co Ltd
Original Assignee
Sumavision Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumavision Technologies Co Ltd filed Critical Sumavision Technologies Co Ltd
Priority to CN201711362697.7A priority Critical patent/CN107943602A/zh
Publication of CN107943602A publication Critical patent/CN107943602A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/545—Interprogram communication where tasks reside in different layers, e.g. user- and kernel-space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5072—Grid computing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/547—Remote procedure calls [RPC]; Web services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/54—Indexing scheme relating to G06F9/54
    • G06F2209/544—Remote
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/54—Indexing scheme relating to G06F9/54
    • G06F2209/548—Queue
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明提供了基于AVS2编码的硬件抽象平台系统和设备，包括：上层应用、平台接口层和平台基础服务，上层应用、平台接口层和平台基础服务依次连接，其中，上层应用包括应用进程，平台基础服务包括基础服务进程；平台接口层用于通过应用程序编程接口API接收应用进程发送的第一数据信息，并将第一数据信息通过消息队列和共享内存的方式发送给基础服务进程；基础服务进程用于对第一数据信息进行处理，得到处理的第一数据信息，并将处理的第一数据信息通过平台接口层发送给应用进程，可以实现上层应用与底层硬件的隔离化，简化上层应用部署和开发难度，提高灵活性。

Description

基于AVS2编码的硬件抽象平台系统和设备
技术领域
本发明涉及视频处理技术领域，尤其是涉及基于AVS2编码的硬件抽象平台系统和设备。
背景技术
嵌入式系统设计过程中，传统采用“瀑布式”的设计思想，首先是硬件平台的制作和调试，而后是在已经定型的硬件平台的基础上再进行软件设计。由于硬件和软件的设计过程是串行的，因此需要很长的设计周期，这种软硬件平台串行的设计方式，导致硬件平台开发有着周期长、难度大、成本高、扩展性差等问题。
硬件抽象层技术隐藏了特定平台的硬件接口细节，为操作系统提供虚拟硬件平台，硬件抽象层能够使软件设计在硬件设计时，同时进行或并发进行，从而缩短了整个设计周期，减少了开发难度。但是，目前采用的硬件抽象层技术大多侧重于描写硬件抽象层这个概念的具体实现方式，或者侧重于硬件抽象层与底层硬件的通信交互方式，而没有侧重于搭建一个硬件抽象平台去实现视频编码的整体流程。
综上所述，目前的软硬件平台开发周期长、难度大、成本高，没有简化上层应用的硬件抽象平台，去实现AVS2编码。
发明内容
有鉴于此，本发明的目的在于提供基于AVS2编码的硬件抽象平台系统和设备，可以实现上层应用与底层硬件的隔离化，简化上层应用部署和开发难度，提高灵活性。
第一方面，本发明实施例提供了基于AVS2编码的硬件抽象平台系统，包括：上层应用、平台接口层和平台基础服务，所述上层应用、所述平台接口层和所述平台基础服务依次连接，其中，所述上层应用包括应用进程，所述平台基础服务包括基础服务进程；
所述平台接口层，用于通过应用程序编程接口API接收所述应用进程发送的第一数据信息，并将所述第一数据信息通过共享内存和消息队列的方式发送给所述基础服务进程；
所述基础服务进程，用于对所述第一数据信息进行处理，得到处理的第一数据信息，并将所述处理的第一数据信息通过所述平台接口层发送给所述应用进程。
进一步的，还包括现场可编程门阵列FPGA，所述FPGA用于通过PCIe接口接收所述基础服务进程发送的所述处理的第一数据信息。
进一步的，所述平台接口层包括写消息队列，所述平台接口层还用于将所述第一数据信息通过所述写消息队列发送给所述基础服务进程。
进一步的，所述平台接口层还包括读消息队列，所述平台接口层还用于通过所述读消息队列接收所述基础服务进程发送的所述处理的第一数据信息，并将所述第一数据信息分发到各个通道对应的消息队列中，其中，各个通道对应的消息队列存储在缓冲区队列中。
进一步的，所述平台接口层，还用于从所述缓冲区队列中选取至少一个通道对应的消息队列，并读取选取的所述至少一个通道对应的消息队列中的数据信息。
进一步的，还包括中央处理器CPU，所述FPGA还用于以直接内存存取DMA的方式读取所述CPU的第二数据信息，并将所述第二数据信息通过所述基础服务进程发送给所述应用进程。
进一步的，所述FPGA还用于通过所述基础服务进程接收所述应用进程发送所述第一数据信息，并将所述第一数据信息以所述DMA的方式发送给所述CPU。
进一步的，所述PCIe接口包括查询控制接口、数据采集接收接口、数据发送接口和数据交互接口。
第二方面，本发明实施例还提供基于AVS2编码的硬件抽象平台设备，包括如上所述的硬件抽象平台系统。
进一步的，多个所述硬件抽象平台设备进行级联，多个所述硬件抽象平台设备分别对应多个计算节点，所述多个计算节点构成计算集群。
本发明实施例提供了基于AVS2编码的硬件抽象平台系统和设备，可以实现上层应用与底层硬件的隔离化，简化上层应用部署和开发难度，提高灵活性。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的基于AVS2编码的硬件抽象平台系统示意图；
图2为本发明实施例提供的平台基础服务示意图；
图3为本发明实施例提供的平台接口层示意图；
图4为本发明实施例提供的平台基础服务与FPGA的交互示意图；
图5为本发明实施例提供的AVS2实时编码产品总体结构图；
图6为本发明实施例提供的S600计算单元示意图；
图7为本发明实施例提供的S600硬件设备级联形态示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为便于对本实施例进行理解，下面对本发明实施例进行详细介绍。
图1为本发明实施例提供的基于AVS2编码的硬件抽象平台系统示意图。
参照图1，该系统为硬件抽象平台，也称作S600平台。
该系统包括：上层应用、平台接口层、平台基础服务和现场可编程门阵列FPGA，上层应用、平台接口层和平台基础服务依次连接。
其中，上层应用包括应用进程，平台基础服务包括基础服务进程；
S600平台通过平台基础服务实现设备资源管理和设备组网，并以API(Application Programming Interface，应用程序编程接口)向上层应用提供接口和服务。其中，平台基础服务实现设备管理、I/O状态监测、互联组网管理、数据调度等工作，并通过平台接口层向上层应用提供数据接收/发送、设备/数据流信息查询等服务。
平台基础服务以进程形式单独存在，通过PCIe完成与FPGA(Field－ProgrammableGate Array，现场可编程门阵列)之间的数据交互。
平台接口层，用于通过应用程序编程接口API接收应用进程发送的第一数据信息，并将第一数据信息通过共享内存和消息队列的方式发送给基础服务进程；
基础服务进程，用于对第一数据信息进行处理，得到处理的第一数据信息，并将处理的第一数据信息通过平台接口层发送给应用进程。
每个计算单元都需要加载S600平台。各计算单元间由平台基础服务通过千兆口内部完成与主设备主CPU间的通讯，从而实现IP互联。
S600平台的设备组网、各设备物理端口状态/数据流查询和管理、各计算单元的负载统计等对应用进程透明。应用进程通过平台接口层完成各计算单元应用进程间的消息通讯、各设备物理端口的数据流调度及应用任务管理等工作，具体可参照图2，平台接口层是基础服务进程与应用进程间通讯代理层，以API库形式供应用进程调用，让上层应用不需要关注底层硬件的数据传递方式，简化了上层的功能实现流程。
平台接口层与基础服务进程间通过POSIX消息队列和共享内存两种方式进行通讯。
进一步的，平台接口层包括写消息队列，平台接口层还用于将所述第一数据信息通过所述写消息队列发送给所述基础服务进程。
这里，应用进程通过平台接口层发送第一数据信息时，平台接口层的API直接将应用进程发送的第一数据信息通过写消息队列传递到基础服务进程，由其完成数据发送工作。
进一步的，平台接口层还包括读消息队列，平台接口层还用于通过所述读消息队列接收所述基础服务进程发送的所述处理的第一数据信息，并将所述第一数据信息分发到各个通道对应的消息队列中，其中，各个通道对应的消息队列存储在缓冲区队列中。
这里，平台接口层为每个应用进程维护一个读消息队列和一个写消息队列，实现与基础服务进程间的通讯。
具体地，参照图3，每个应用进程对应多个通道，通过消息分发任务将基础服务进程发送的处理的第一数据信息分发到各个通道对应的消息队列中。
进一步的，平台接口层，还用于从缓冲区队列中选取至少一个通道对应的消息队列，并读取选取的至少一个通道对应的消息队列中的数据信息。
这里，由于各个通道对应的消息队列存储在缓冲区队列中，应用进程从缓冲区队列中读取数据信息即可。
综上，s600平台抽象了底层硬件的数据核、设备、信道等数据，提供API接口给上层应用调用，实现了上层应用与底层硬件的隔离操作，简化了上层应用部署和开发难度。
进一步的，还包括现场可编程门阵列FPGA，所述FPGA用于通过PCIe接口接收所述基础服务进程发送的所述处理的第一数据信息。
这里，通过PCIe总线互联的方式，进行平台基础服务与底层FPGA数据的实时交互，从而实现了4k AVS2实时编码的功能。
进一步的，还包括中央处理器CPU，所述FPGA还用于以直接内存存取DMA的方式读取所述CPU的第二数据信息，并将所述第二数据信息通过所述基础服务进程发送给所述应用进程。
进一步的，FPGA还用于通过所述基础服务进程接收所述应用进程发送所述第一数据信息，并将所述第一数据信息以所述DMA的方式发送给所述CPU。
具体地，平台基础服务向上透明化了底层的PCIe总线数据传输过程。CPU与FPGA间的数据传输由DMA搬运实现。
FPGA到CPU方向的数据缓冲区由基础服务进程维护。它主要有系统设备组网管理、系统设备信息(物理端口状态、输入/出数据流)管理、系统计算单元心跳监控、系统计算单元负载监控、系统数据输入/输出等功能。参照图4，CPU将第二数据信息存到自己的缓冲区中，再将存到缓冲区的第二数据信息发送给FPGA，FPGA再将第二数据信息存到自己的缓冲区中，然后再发送给基础服务进程中，基础服务进程再发送给应用进程。
应用进程发送第一数据信息时，先发送给基础服务进程，基础服务进程再发送给FPGA，FPDA通过DMA的方式将第一数据信息发送给CPU，CPU对第一数据信息进行处理。
其中，PCIe接口包括查询控制接口、数据采集接收接口、数据发送接口和数据交互接口。
数据交互接口支持各COMe节点的PCIe数据互联互通。本发明实施例设计一种分布式多进程架构，调用各个分布式能力节点，利用PCIe互联的方式进行控制流和数据流交互，实现了4k AVS2实时编码的功能。
根据上述原理，本发明实施例设计了一个4K AVS2分布式实时编码产品，主要由ARM主控、FPGA模块、COME模块、PCIE万兆互联模块和IP内部千兆交换模块五大模块组成，具体可参照图5。
图6为本发明实施例提供的S600计算单元示意图。
参照图6，基于AVS2编码的硬件设备包括硬件系统。其中，硬件系统应用在基于AVS2编码的硬件设备中，由于硬件系统具体很强的耦合性，可将多个硬件设备进行级联，使编码能力得到线性增长。
多个所述硬件设备分别对应多个计算节点，多个计算节点构成计算集群。
组网中，每个计算单元均可看作一个S600的计算节点，硬件设备是计算单元的组织形式，为计算单元提供数据的传输通道。多个硬件设备的组网可看作大量的S600计算单元形成的一个计算集群，应用进程运行在S600计算节点之上，系统底层的数据传输及组织结构对应用透明。每个计算节点可以运行多个应用进程，应用进程可以是相互独立的应用，也可以是多个应用进程相互组成一个应用。
通过对FPGA交互接口的封装，计算节点间的数据传输进一步可以抽象成PCIe接口形成的10G通道。对应用而言，S600系统就是大量高速互联的计算节点组成的计算集群。每台设备的I/O接口形成整个系统的输入输出源，任何输入数据流均可被监控和调度。
根据上述原理，为了达到更高质量的实时编码结果，本发明实施例设计S600硬件设备级联形态，如图7所示。一个s600设备包含4个计算单元，每个单元有一个千兆网口与内部路由相连。
适配s600硬件，采用分布式方式实现高质量实时编码，每台设备处理部分图像数据，在编码模式下，s600允许每个节点取到相应的部分YUV数据，所以编码暂时不需要做设备间的YUV数据交换。设备间数据交换模式采用万兆pcie互联方式。通过pcie间通信和数据交换，实现s600设备间数据交互，编码能力更强，可扩展性好。
在一个硬件设备中实现了AVS2 4K视频p30实时编码，但是在两个硬件设备中实现了AVS2 4K视频p50实时编码，从而提高了编码能力，使编码能力得到线性增长，实现了更高质量、更高码率的AVS2实时编码。
本发明实施例所提供的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种基于AVS2编码的硬件抽象平台系统，其特征在于，包括：上层应用、平台接口层和平台基础服务，所述上层应用、所述平台接口层和所述平台基础服务依次连接，其中，所述上层应用包括应用进程，所述平台基础服务包括基础服务进程；
所述平台接口层，用于通过应用程序编程接口API接收所述应用进程发送的第一数据信息，并将所述第一数据信息通过共享内存和消息队列的方式发送给所述基础服务进程；
所述基础服务进程，用于对所述第一数据信息进行处理，得到处理的第一数据信息，并将所述处理的第一数据信息通过所述平台接口层发送给所述应用进程。
2.根据权利要求1所述的基于AVS2编码的硬件抽象平台系统，其特征在于，还包括现场可编程门阵列FPGA，所述FPGA用于通过PCIe接口接收所述基础服务进程发送的所述处理的第一数据信息。
3.根据权利要求1所述的基于AVS2编码的硬件抽象平台系统，其特征在于，所述平台接口层包括写消息队列，所述平台接口层还用于将所述第一数据信息通过所述写消息队列发送给所述基础服务进程。
4.根据权利要求3所述的基于AVS2编码的硬件抽象平台系统，其特征在于，所述平台接口层还包括读消息队列，所述平台接口层还用于通过所述读消息队列接收所述基础服务进程发送的所述处理的第一数据信息，并将所述第一数据信息分发到各个通道对应的消息队列中，其中，各个通道对应的消息队列存储在缓冲区队列中。
5.根据权利要求4所述的基于AVS2编码的硬件抽象平台系统，其特征在于，所述平台接口层，还用于从所述缓冲区队列中选取至少一个通道对应的消息队列，并读取选取的所述至少一个通道对应的消息队列中的数据信息。
6.根据权利要求2所述的基于AVS2编码的硬件抽象平台系统，其特征在于，还包括中央处理器CPU，所述FPGA还用于以直接内存存取DMA的方式读取所述CPU的第二数据信息，并将所述第二数据信息通过所述基础服务进程发送给所述应用进程。
7.根据权利要求6所述的基于AVS2编码的硬件抽象平台系统，其特征在于，所述FPGA还用于通过所述基础服务进程接收所述应用进程发送所述第一数据信息，并将所述第一数据信息以所述DMA的方式发送给所述CPU。
8.根据权利要求2所述的基于AVS2编码的硬件抽象平台系统，其特征在于，所述PCIe接口包括查询控制接口、数据采集接收接口、数据发送接口和数据交互接口。
9.一种基于AVS2编码的硬件抽象平台设备，其特征在于，包括权利要求1至权利要求8任一项所述的硬件抽象平台系统。
10.根据权利要求9所述的基于AVS2编码的硬件抽象平台设备，其特征在于，多个所述硬件抽象平台设备进行级联，多个所述硬件抽象平台设备分别对应多个计算节点，所述多个计算节点构成计算集群。
CN201711362697.7A 2017-12-15 2017-12-15 基于avs2编码的硬件抽象平台系统和设备 Pending CN107943602A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711362697.7A CN107943602A (zh) 2017-12-15 2017-12-15 基于avs2编码的硬件抽象平台系统和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711362697.7A CN107943602A (zh) 2017-12-15 2017-12-15 基于avs2编码的硬件抽象平台系统和设备

Publications (1)

Publication Number Publication Date
CN107943602A true CN107943602A (zh) 2018-04-20

Family

ID=61944651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711362697.7A Pending CN107943602A (zh) 2017-12-15 2017-12-15 基于avs2编码的硬件抽象平台系统和设备

Country Status (1)

Country Link
CN (1) CN107943602A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413432A (zh) * 2018-07-03 2019-03-01 北京中科睿芯智能计算产业研究院有限公司 基于事件和共享内存机制的多进程编码方法、系统及装置
CN109800035A (zh) * 2019-01-24 2019-05-24 博云视觉科技(青岛)有限公司 一种算法集成服务框架系统
CN112307781A (zh) * 2020-10-30 2021-02-02 浪潮金融信息技术有限公司 一种用于自助终端的证卡扫描识读模块的软件系统及方法
CN112769892A (zh) * 2020-12-11 2021-05-07 北京邮电大学 多台移动设备的分布式计算网络系统的构建方法及系统
WO2021088419A1 (zh) * 2019-11-07 2021-05-14 浪潮(北京)电子信息产业有限公司 一种多业务请求进程调用fpga设备的方法及相关装置
CN114490033A (zh) * 2021-12-27 2022-05-13 华东师范大学 一种多样化算力的统一性能建模和适应性变更方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1313562A (zh) * 2001-05-15 2001-09-19 北京慧讯信息技术有限公司 嵌入式开放平台的体系结构
CN1937550A (zh) * 2006-07-25 2007-03-28 中山大学 一种基于数字家庭网络的消息中间件
CN101327785A (zh) * 2008-06-11 2008-12-24 武汉光庭汽车电子有限公司 智能化全图形汽车仪表的硬件系统架构
CN101662674A (zh) * 2009-09-09 2010-03-03 汕头市超声仪器研究所有限公司 视频数据传输方法
CN102541804A (zh) * 2011-12-26 2012-07-04 中国人民解放军信息工程大学 一种异构系统中多gpu互连体系结构
US20130346468A2 (en) * 2012-01-05 2013-12-26 Seoul National University R&Db Foundation Cluster system based on parallel computing framework, and host node, computing node and method for executing application therein
CN106454354A (zh) * 2016-09-07 2017-02-22 中山大学 一种avs2并行编码处理系统及方法
CN107346351A (zh) * 2016-05-06 2017-11-14 百度（美国）有限责任公司 用于基于源代码中定义的硬件要求来设计fpga的方法和系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1313562A (zh) * 2001-05-15 2001-09-19 北京慧讯信息技术有限公司 嵌入式开放平台的体系结构
CN1937550A (zh) * 2006-07-25 2007-03-28 中山大学 一种基于数字家庭网络的消息中间件
CN101327785A (zh) * 2008-06-11 2008-12-24 武汉光庭汽车电子有限公司 智能化全图形汽车仪表的硬件系统架构
CN101662674A (zh) * 2009-09-09 2010-03-03 汕头市超声仪器研究所有限公司 视频数据传输方法
CN102541804A (zh) * 2011-12-26 2012-07-04 中国人民解放军信息工程大学 一种异构系统中多gpu互连体系结构
US20130346468A2 (en) * 2012-01-05 2013-12-26 Seoul National University R&Db Foundation Cluster system based on parallel computing framework, and host node, computing node and method for executing application therein
CN107346351A (zh) * 2016-05-06 2017-11-14 百度（美国）有限责任公司 用于基于源代码中定义的硬件要求来设计fpga的方法和系统
CN106454354A (zh) * 2016-09-07 2017-02-22 中山大学 一种avs2并行编码处理系统及方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109413432A (zh) * 2018-07-03 2019-03-01 北京中科睿芯智能计算产业研究院有限公司 基于事件和共享内存机制的多进程编码方法、系统及装置
CN109413432B (zh) * 2018-07-03 2023-01-13 北京中科睿芯智能计算产业研究院有限公司 基于事件和共享内存机制的多进程编码方法、系统及装置
CN109800035A (zh) * 2019-01-24 2019-05-24 博云视觉科技(青岛)有限公司 一种算法集成服务框架系统
WO2021088419A1 (zh) * 2019-11-07 2021-05-14 浪潮(北京)电子信息产业有限公司 一种多业务请求进程调用fpga设备的方法及相关装置
CN112307781A (zh) * 2020-10-30 2021-02-02 浪潮金融信息技术有限公司 一种用于自助终端的证卡扫描识读模块的软件系统及方法
CN112307781B (zh) * 2020-10-30 2023-10-03 浪潮金融信息技术有限公司 一种用于自助终端的证卡扫描识读模块的软件系统及方法
CN112769892A (zh) * 2020-12-11 2021-05-07 北京邮电大学 多台移动设备的分布式计算网络系统的构建方法及系统
CN112769892B (zh) * 2020-12-11 2022-04-19 北京邮电大学 多台移动设备的分布式计算网络系统的构建方法及系统
CN114490033A (zh) * 2021-12-27 2022-05-13 华东师范大学 一种多样化算力的统一性能建模和适应性变更方法及装置
CN114490033B (zh) * 2021-12-27 2024-05-03 华东师范大学 一种多样化算力的统一性能建模和适应性变更方法及装置

Similar Documents

Publication Publication Date Title
CN107943602A (zh) 基于avs2编码的硬件抽象平台系统和设备
CN105263050B (zh) 基于云平台的移动终端实时渲染系统及其方法
CN105978704B (zh) 用于创建新的云资源指令集体系结构的系统和方法
CN109462652A (zh) 智能家居系统中基于哈希算法的终端网关负载分配方法
CN107528887A (zh) 一种基于融合统一计算的分布式云系统
CN105335221A (zh) 基于可重构的分布式软件总线
CN103856356B (zh) 一种基于用户自管控的家庭网络实现方法
CN105553887B (zh) 用于管芯上互连的体系结构
CN106899503B (zh) 一种数据中心网络的路由选择方法及网络管理器
CN105721358A (zh) 多跳分布控制面和单跳数据面交换结构系统的方法和装置
CN107533538A (zh) 在使用加速部件的系统中处理租户要求
CN105391651B (zh) 一种虚拟光网络多层资源汇聚方法和系统
CN107046567A (zh) 一种由微云系统构成的集中管理的分布式云计算系统
CN106656846A (zh) 一种sdn体系架构中协调层的构建方法
CN107533481A (zh) 在具有硬件加速平面和软件平面的系统中提供服务
CN104021029B (zh) 一种空间信息云计算系统及其实现方法
CN109743202A (zh) 数据的管理方法、装置、设备及可读存储介质
CN105704180B (zh) 数据中心网络的配置方法及其系统
CN110086647A (zh) 一种大数据信息中心网络架构方法
CN109254780A (zh) 一种批量刷新服务器节点固件的方法、装置及受控终端
CN104750614B (zh) 用于管理存储器的方法和装置
CN107508912A (zh) 基于数据云平台的工业物联网系统及方法
CN105046393A (zh) 基于云计算的交通资源管理系统
Aucinas et al. Energy efficient mobile M2M communications
El-Zoghdy et al. An efficient algorithm for resource allocation in parallel and distributed computing systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420