CN107919416B - 一种GaN基发光二极管外延结构及其制备方法 - Google Patents

一种GaN基发光二极管外延结构及其制备方法 Download PDF

Info

Publication number
CN107919416B
CN107919416B CN201610722770.6A CN201610722770A CN107919416B CN 107919416 B CN107919416 B CN 107919416B CN 201610722770 A CN201610722770 A CN 201610722770A CN 107919416 B CN107919416 B CN 107919416B
Authority
CN
China
Prior art keywords
layer
gan
type gan
undoped
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610722770.6A
Other languages
English (en)
Other versions
CN107919416A (zh
Inventor
展望
马后永
琚晶
游正璋
李起鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GATT semiconductor technology (Tongling) Co.,Ltd.
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201610722770.6A priority Critical patent/CN107919416B/zh
Publication of CN107919416A publication Critical patent/CN107919416A/zh
Application granted granted Critical
Publication of CN107919416B publication Critical patent/CN107919416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

一种GaN基发光二极管外延结构及其制备方法，P‑GaN层包含两种不同方法生长的第一P型GaN层和第二P型GaN层，第一P型GaN层是由未掺杂GaN层和未掺杂MgN层交替生长而成，第二P型GaN层是由InGaN层和未掺杂MgN层交替生长而成，P型GaN层的掺杂来自于Mg的扩散作用，通过扩散的方式使Mg更好地取代Ga位，减少了Mg‑H键的形成，提高了P型层Mg的活化性能和掺杂浓度，同时利用In的原子活性减少Mg的激活能，提高了Mg的激活效率和Mg的掺杂效率，增大了P层的空穴浓度和空穴注入效率，提升了LED器件的发光效率，另一方面也提升了抗静电能力。

Description

一种GaN基发光二极管外延结构及其制备方法
技术领域
本发明涉及发光二极管制造领域，尤其涉及一种GaN基发光二极管外延结构及其制备方法。
背景技术
以GaN为代表的III-V族氮化物材料在近十年来得到了广泛的研究、发展及应用。如图1所示，所述的GaN基发光二极管的外延结构依次包含：设置在衬底1’上的成核层2’，设置在成核层2’上的GaN层3’，设置在GaN层3’上的N型GaN层4’，设置在N型GaN层4’上的多量子阱（MQW）发光层5’，以及设置在多量子阱发光层5’上的P型GaN层6’。GaN基高效发光二极管具有寿命长、节能、绿色环保等显著特点，已被广泛应用于照明、大屏幕显示、交通信号、多媒体显示和光通讯领域。
但是，GaN基发光二极管（LED）的发光效率会受到众多因素的影响导致发光效率偏低，严重制约了GaN半导体发光二极管作为高亮度、高功率器件在照明领域的商业应用。
GaN的P型掺杂相对困难，P型掺杂浓度远低于N型掺杂浓度。同时，空穴的有效质量远大于电子的有效质量，导致空穴的迁移率远小于电子的迁移率。这两方面因素使得空穴向多量子阱区域的注入率远小于电子的注入率，造成了电子与空穴注入的不匹配，LED的发光效率受到限制以及出现大电流下发光效率衰减的问题。增强空穴的注入，对提升LED的发光性能具有十分重要的意义。
发明内容
本发明提供一种GaN基发光二极管外延结构及其制备方法，通过扩散的方式形成P-GaN层，使Mg更好地取代Ga位，减少了Mg-H键的形成，提高了P型层Mg的活化性能和掺杂浓度，同时利用In的原子活性减少Mg的激活能，提高了Mg的激活效率和Mg的掺杂效率，增大了P层的空穴浓度和空穴注入效率，提升了LED 器件的发光效率，另一方面也提升了抗静电能力。
为了达到上述目的，本发明提供一种GaN基发光二极管外延结构，包含：
设置在衬底上的成核层；
设置在成核层上的未掺杂GaN层；
设置在未掺杂GaN层上的N型GaN层；
设置在N型GaN层上的多量子阱发光层；
以及，设置在多量子阱发光层上的P型GaN层；
所述的P型GaN层包含：
设置在多量子阱发光层上的第一P型GaN层；
设置在第一P型GaN层上的第二P型GaN层；
所述的第一P型GaN层包含：多个叠加的第一类循环层，该第一类循环层包含未掺杂GaN层和设置在未掺杂GaN层上的未掺杂MgN层，最底层的第一类循环层设置在多量子阱发光层上，最顶层的第一类循环层上设置第二P型GaN层，该第一类循环层的数量n满足1 ≤n ≤ 50；
所述的第二P型GaN层包含：多个叠加的第二类循环层，该第二类循环层包含InxGa(1-x)N层和设置在InxGa(1-x)N层上的未掺杂MgN层，最底层的第二类循环层设置在第一P型GaN层上，该第二类循环层的数量m满足1 ≤ m ≤ 50，所述的InxGa(1-x)N层中，0＜ x ≤0.2。
所述的P型GaN层的总厚度为10-500nm，所述的第一P型GaN层的厚度为1-500nm，所述的第二P型GaN层的厚度为1-500nm，所述的未掺杂MgN层中Mg掺杂浓度为1e18~2e20。
所述的衬底采用蓝宝石，或GaN，或硅，或碳化硅。
所述的成核层的材料为未掺杂的GaN，厚度为15~50nm。
所述的未掺杂GaN层和N型GaN层的总厚度为1.5~8um，所述的N型GaN层的Si掺杂浓度为1e18~3e19。
所述的多量子阱发光层包含：多个叠加的势垒势阱周期对，该势垒势阱周期对包含InGaN势阱层和设置在InGaN势阱层上的GaN势垒层，最底层的势垒势阱周期对设置在N型GaN层上，最顶层的势垒势阱周期对上设置P型GaN层，该势垒势阱周期对的数量n满足2 ≤n ≤ 30。
所述的InGaN势阱层的厚度为0.5nm~5nm，所述的GaN势垒层的厚度为2-30nm，InGaN势阱层中In组分为15~20%。
本发明还提供一种GaN基发光二极管外延结构的制备方法，包含以下步骤：
步骤S1、在衬底上沉积生长成核层；
步骤S2、在成核层上沉积生长未掺杂GaN层，并在未掺杂GaN层上沉积生长N型GaN层；
步骤S3、在N型GaN层上沉积生长多量子阱发光层；
步骤S4、在多量子阱发光层上生长P型GaN层；
在多量子阱发光层上生长第一P型GaN层；
在第一P型GaN层上生长第二P型GaN层；
所述的生长第一P型GaN层的步骤具体包含：
在多量子阱发光层上生长一层未掺杂GaN层，在该未掺杂GaN层上生长一层未掺杂MgN层，形成第一层第一类循环层；
在第一层第一类循环层上生长一层未掺杂GaN层，在该未掺杂GaN层上生长一层未掺杂MgN层，形成第二层第一类循环层；
继续在第二层第一类循环层上生长第三层第一类循环层，以此类推，生长n个第一类循环层；
所述的第一类循环层的数量n满足1 ≤ n ≤ 50；
所述的生长第二P型GaN层的步骤具体包含：
在第一P型GaN层上生长一层InxGa(1-x)N层，在该InxGa(1-x)N层上生长一层未掺杂MgN层，形成第一层第二类循环层；
继续在第一层第二类循环层上生长一层InxGa(1-x)N层，在该InxGa(1-x)N层上生长一层未掺杂MgN层，形成第二层第二类循环层；
继续在第二层第二类循环层上生长第三层第二类循环层，以此类推，生长m个第二类循环层；
所述的第二类循环层的数量m满足1 ≤ m ≤ 50，所述的InxGa(1-x)N层满足0＜ x≤ 0.2。
所述的成核层的生长温度为400~700℃。
所述的生长未掺杂GaN层的步骤包含：在NH3气氛下通入Ga源生成未掺杂的GaN层。
所述的生长N型GaN层的步骤包含：在沉积生长未掺杂GaN的过程中，通入SiH4-硅烷掺杂形成N型GaN层，N型GaN层的Si掺杂浓度为1e18~3e19。
所述的未掺杂GaN层和N型GaN层的生长温度为800~1200℃。
所述的生长多量子阱发光层的步骤包含：
在N型GaN层上沉积生长一层InGaN势阱层，在该InGaN势阱层上沉积生长一层GaN势垒层，形成第一对势垒势阱周期对；
在第一对势垒势阱周期对中的准AlGaN合金势垒层上沉积生长一层InGaN势阱层，在该InGaN势阱层上沉积生长一层GaN势垒层，形成第二对势垒势阱周期对；
继续在第二对势垒势阱周期对上沉积生长第三对势垒势阱周期对，以此类推，沉积生长n个势垒势阱周期对；
所述的势垒势阱周期对的数量n满足2 ≤ n ≤ 30。
多量子阱发光层的生长温度为600℃~900℃。
所述的生长InGaN势阱层的步骤包含：在沉积生长未掺杂GaN的过程中，通入TMIn形成InGaN势阱层，InGaN势阱层中In的组分为15~20%。
所述的P型GaN层的生长温度为800℃~1100℃。
所述的生长未掺杂MgN层的步骤包含：在NH3气氛下通入MgCp2形成未掺杂MgN层，未掺杂MgN层中Mg掺杂浓度为1e18~2e20。
所述的生长InxGa(1-x)N层的步骤包含：在沉积生长未掺杂GaN的过程中，通入TMIn形成InxGa(1-x)N层。
本发明提供的发光二极管外延结构中，P-GaN层包含两种不同方法生长的第一P型GaN层和第二P型GaN层，第一P型GaN层是由未掺杂GaN层和未掺杂MgN层交替生长而成，第二P型GaN层是由InGaN层和未掺杂MgN层交替生长而成，P型GaN层的掺杂来自于Mg的扩散作用，通过扩散的方式使Mg更好地取代Ga位，减少了Mg-H键的形成，提高了P型层Mg的活化性能和掺杂浓度，同时利用In的原子活性减少Mg的激活能，提高了Mg的激活效率和Mg的掺杂效率，增大了P层的空穴浓度和空穴注入效率，提升了LED 器件的发光效率，另一方面也提升了抗静电能力。
附图说明
图1是背景技术中GaN基发光二极管外延结构的示意图。
图2是本发明提供的GaN基发光二极管外延结构的示意图。
图3是P型GaN层的结构示意图。
图4是第一P型GaN层的结构示意图。
图5是第二P型GaN层的结构示意图。
图6是多量子阱发光层的结构示意图。
具体实施方式
以下根据图2～图6，具体说明本发明的较佳实施例。
如图2所示，本发明提供一种GaN基发光二极管外延结构，包含：
设置在衬底1上的成核层2；
设置在成核层2上的未掺杂GaN层3；
设置在未掺杂GaN层3上的N型GaN层4；
设置在N型GaN层4上的多量子阱发光层5；
以及，设置在多量子阱发光层5上的P型GaN层6。
如图3所示，所述的P型GaN层6包含：
设置在多量子阱发光层5上的第一P型GaN层601；
设置在第一P型GaN层601上的第二P型GaN层602。
所述的P型GaN层6的总厚度为10-500nm。
如图4所示，所述的第一P型GaN层601包含：多个叠加的第一类循环层，该第一类循环层包含未掺杂GaN层6011和设置在未掺杂GaN层6011上的未掺杂MgN层6012，最底层的第一类循环层设置在多量子阱发光层5上，最顶层的第一类循环层上设置第二P型GaN层602，该第一类循环层的数量n满足1 ≤ n ≤ 50。
所述的第一P型GaN层601的厚度为1-500nm，Mg掺杂浓度为1e18~2e20。
如图5所示，所述的第二P型GaN层602包含：多个叠加的第二类循环层，该第二类循环层包含InxGa(1-x)N层6021和设置在InxGa(1-x)N层6021上的未掺杂MgN层6022，最底层的第二类循环层设置在第一P型GaN层601上，该第二类循环层的数量m满足1 ≤ m ≤ 50，所述的InxGa(1-x)N层6021中，0＜ x ≤ 0.2。
所述的第二P型GaN层602的厚度为1-500nm，Mg掺杂浓度为1e18~2e20。
所述的衬底1采用适合GaN及其半导体外延材料生长的材料，如蓝宝石、GaN、硅、碳化硅等单晶。
所述的成核层2的材料为未掺杂的GaN，厚度为15~50nm。
所述的未掺杂GaN层3和N型GaN层4的总厚度为1.5~8um。
所述的N型GaN层4的Si掺杂浓度为1e18~3e19。
如图6所示，所述的多量子阱发光层5包含：多个叠加的势垒势阱周期对，该势垒势阱周期对包含InGaN势阱层501和设置在InGaN势阱层501上的GaN势垒层502，最底层的势垒势阱周期对设置在N型GaN层4上，最顶层的势垒势阱周期对上设置P型GaN层6，该势垒势阱周期对的数量n满足2 ≤ n ≤ 30；
所述的InGaN势阱层501的厚度为0.5nm~5nm，所述的GaN势垒层502的厚度为2-30nm，InGaN势阱层501中In组分为15~20%。
本发明还提供一种GaN基发光二极管外延结构的制备方法，包含以下步骤：
步骤S1、在衬底上沉积生长成核层；
所述的衬底采用适合GaN及其半导体外延材料生长的材料，如蓝宝石、GaN、硅、碳化硅等单晶；
成核层的材料为未掺杂的GaN，生长温度为400~700℃，成核层的厚度为15~50nm；
所述的生长未掺杂GaN层的步骤包含：在NH3气氛下通入Ga源生成未掺杂的GaN层；
步骤S2、在成核层上沉积生长未掺杂GaN层，并在未掺杂GaN层上沉积生长N型GaN层；
所述的生长未掺杂GaN层的步骤包含：在NH3气氛下通入Ga源生成未掺杂的GaN层；
所述的生长N型GaN层的步骤包含：在沉积生长未掺杂GaN的过程中，通入SiH4-硅烷掺杂形成N型GaN层；
未掺杂GaN层和N型GaN层的生长温度为800~1200℃，未掺杂GaN层和N型GaN层的总厚度为1.5~8um，N型GaN层的Si掺杂浓度为1e18~3e19；
步骤S3、在N型GaN层上沉积生长多量子阱发光层；
在N型GaN层上沉积生长一层InGaN势阱层，在该InGaN势阱层上沉积生长一层GaN势垒层，形成第一对势垒势阱周期对；
在第一对势垒势阱周期对中的准AlGaN合金势垒层上沉积生长一层InGaN势阱层，在该InGaN势阱层上沉积生长一层GaN势垒层，形成第二对势垒势阱周期对；
继续在第二对势垒势阱周期对上沉积生长第三对势垒势阱周期对，以此类推，沉积生长n个势垒势阱周期对；
所述的势垒势阱周期对的数量n满足2 ≤ n ≤ 30，多量子阱发光层的生长温度为600℃~900℃，InGaN势阱层的厚度为0.5nm~5nm，GaN势垒层的厚度为2-30nm，InGaN势阱层中In的组分为15~20%；
所述的生长InGaN势阱层的步骤包含：在沉积生长未掺杂GaN的过程中，通入TMIn（三甲基铟）形成InGaN势阱层，TMIn的流量决定了In的组分百分比；
步骤S4、在多量子阱发光层上生长P型GaN层；
在多量子阱发光层上生长第一P型GaN层；
在第一P型GaN层上生长第二P型GaN层；
P型GaN层的生长温度为800℃~1100℃，P型GaN层6的总厚度为10-500nm；
所述的生长第一P型GaN层的步骤具体包含：
在多量子阱发光层上生长一层未掺杂GaN层，在该未掺杂GaN层上生长一层未掺杂MgN层，形成第一层第一类循环层；
在第一层第一类循环层上生长一层未掺杂GaN层，在该未掺杂GaN层上生长一层未掺杂MgN层，形成第二层第一类循环层；
继续在第二层第一类循环层上生长第三层第一类循环层，以此类推，生长n个第一类循环层；
所述的第一类循环层的数量n满足1 ≤ n ≤ 50，第一P型GaN层601的厚度为1-500nm，未掺杂MgN层中Mg掺杂浓度为1e18~2e20；
所述的生长未掺杂GaN层的步骤包含：在NH3气氛下通入Ga源生成未掺杂的GaN层；
所述的生长未掺杂MgN层的步骤包含：在NH3气氛下通入MgCp2（二茂镁）形成未掺杂MgN层；
所述的生长第二P型GaN层的步骤具体包含：
在第一P型GaN层上生长一层InxGa(1-x)N层，在该InxGa(1-x)N层上生长一层未掺杂MgN层，形成第一层第二类循环层；
继续在第一层第二类循环层上生长一层InxGa(1-x)N层，在该InxGa(1-x)N层上生长一层未掺杂MgN层，形成第二层第二类循环层；
继续在第二层第二类循环层上生长第三层第二类循环层，以此类推，生长m个第二类循环层；
所述的第二类循环层的数量m满足1 ≤ m ≤ 50，所述的InxGa(1-x)N层满足0＜ x≤ 0.2，第二P型GaN层的厚度为1-500nm，未掺杂MgN层中Mg掺杂浓度为1e18~2e20；
所述的生长InxGa(1-x)N层的步骤包含：在沉积生长未掺杂GaN的过程中，通入TMIn（三甲基铟）形成InxGa(1-x)N层；
所述的生长未掺杂MgN层的步骤包含：在NH3气氛下通入MgCp2（二茂镁）形成未掺杂MgN层。
本发明提供的发光二极管外延结构中，P-GaN层包含两种不同方法生长的第一P型GaN层和第二P型GaN层，第一P型GaN层是由未掺杂GaN层和未掺杂MgN层交替生长而成，第二P型GaN层是由InGaN层和未掺杂MgN层交替生长而成，P型GaN层的掺杂来自于Mg的扩散作用，通过扩散的方式Mg更好地取代Ga位，减少了Mg-H键的形成，提高了P型层Mg的活化性能和掺杂浓度，同时利用In的原子活性减少Mg的激活能，提高了Mg的激活效率和Mg的掺杂效率，增大了P层的空穴浓度和空穴注入效率，提升了LED 器件的发光效率，另一方面也提升了抗静电能力，在4000V 测试条件下，发光二极管器件的ESD良率可以提升到90%以上（平均水平在60%-70%）。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种GaN基发光二极管外延结构，其特征在于，包含：
设置在衬底（1）上的成核层（2）；
设置在成核层（2）上的未掺杂GaN层（3）；
设置在未掺杂GaN层（3）上的N型GaN层（4）；
设置在N型GaN层（4）上的多量子阱发光层（5）；
以及，设置在多量子阱发光层（5）上的P型GaN层（6）；
所述的P型GaN层（6）包含：
设置在多量子阱发光层（5）上的第一P型GaN层（601）；
设置在第一P型GaN层（601）上的第二P型GaN层（602）；
所述的第一P型GaN层（601）包含：多个叠加的第一类循环层，该第一类循环层包含未掺杂GaN层（6011）和设置在未掺杂GaN层（6011）上的未掺杂MgN层（6012），最底层的第一类循环层设置在多量子阱发光层（5）上，最顶层的第一类循环层上设置第二P型GaN层（602），该第一类循环层的数量n满足1 ≤ n ≤ 50；
所述的第二P型GaN层（602）包含：多个叠加的第二类循环层，该第二类循环层包含InxGa(1-x)N层（6021）和设置在InxGa(1-x)N层（6021）上的未掺杂MgN层（6022），最底层的第二类循环层设置在第一P型GaN层（601）上，该第二类循环层的数量m满足1 ≤ m ≤ 50，所述的InxGa(1-x)N层（6021）中，0＜ x ≤ 0.2。
2.如权利要求1所述的GaN基发光二极管外延结构，其特征在于，所述的P型GaN层（6）的总厚度为10-500nm，所述的第一P型GaN层（601）的厚度为1-500nm，所述的第二P型GaN层（602）的厚度为1-500nm，所述的未掺杂MgN层中Mg掺杂浓度为1e18~2e20。
3.如权利要求1所述的GaN基发光二极管外延结构，其特征在于，所述的衬底（1）采用蓝宝石，或GaN，或硅，或碳化硅；
所述的成核层（2）的材料为未掺杂的GaN，厚度为15~50nm；
所述的未掺杂GaN层（3）和N型GaN层（4）的总厚度为1.5~8um，所述的N型GaN层（4）的Si掺杂浓度为1e18~3e19。
4.如权利要求1所述的GaN基发光二极管外延结构，其特征在于，所述的多量子阱发光层（5）包含：多个叠加的势垒势阱周期对，该势垒势阱周期对包含InGaN势阱层（501）和设置在InGaN势阱层（501）上的GaN势垒层（502），最底层的势垒势阱周期对设置在N型GaN层（4）上，最顶层的势垒势阱周期对上设置P型GaN层（6），该势垒势阱周期对的数量n满足2 ≤ n≤ 30；
所述的InGaN势阱层（501）的厚度为0.5nm~5nm，所述的GaN势垒层（502）的厚度为2-30nm，InGaN势阱层（501）中In组分为15~20%。
5.一种如权利要求1-4中任意一项所述的GaN基发光二极管外延结构的制备方法，其特征在于，包含以下步骤：
步骤S1、在衬底上沉积生长成核层；
步骤S2、在成核层上沉积生长未掺杂GaN层，并在未掺杂GaN层上沉积生长N型GaN层；
步骤S3、在N型GaN层上沉积生长多量子阱发光层；
步骤S4、在多量子阱发光层上生长P型GaN层；
在多量子阱发光层上生长第一P型GaN层；
在第一P型GaN层上生长第二P型GaN层；
所述的生长第一P型GaN层的步骤具体包含：
在多量子阱发光层上生长一层未掺杂GaN层，在该未掺杂GaN层上生长一层未掺杂MgN层，形成第一层第一类循环层；
在第一层第一类循环层上生长一层未掺杂GaN层，在该未掺杂GaN层上生长一层未掺杂MgN层，形成第二层第一类循环层；
继续在第二层第一类循环层上生长第三层第一类循环层，以此类推，生长n个第一类循环层；
所述的第一类循环层的数量n满足1 ≤ n ≤ 50；
所述的生长第二P型GaN层的步骤具体包含：
在第一P型GaN层上生长一层InxGa(1-x)N层，在该InxGa(1-x)N层上生长一层未掺杂MgN层，形成第一层第二类循环层；
继续在第一层第二类循环层上生长一层InxGa(1-x)N层，在该InxGa(1-x)N层上生长一层未掺杂MgN层，形成第二层第二类循环层；
继续在第二层第二类循环层上生长第三层第二类循环层，以此类推，生长m个第二类循环层；
所述的第二类循环层的数量m满足1 ≤ m ≤ 50，所述的InxGa(1-x)N层满足0＜ x ≤0.2。
6.如权利要求5所述的GaN基发光二极管外延结构的制备方法，其特征在于，所述的成核层的生长温度为400~700℃；所述的未掺杂GaN层和N型GaN层的生长温度为800~1200℃；多量子阱发光层的生长温度为600℃~900℃；所述的P型GaN层的生长温度为800℃~1100℃。
7.如权利要求6所述的GaN基发光二极管外延结构的制备方法，其特征在于，所述的生长未掺杂GaN层的步骤包含：在NH3气氛下通入Ga源生成未掺杂的GaN层；
所述的生长N型GaN层的步骤包含：在沉积生长未掺杂GaN的过程中，通入SiH4-硅烷掺杂形成N型GaN层，N型GaN层的Si掺杂浓度为1e18~3e19。
8.如权利要求7所述的GaN基发光二极管外延结构的制备方法，其特征在于，所述的生长多量子阱发光层的步骤包含：
在N型GaN层上沉积生长一层InGaN势阱层，在该InGaN势阱层上沉积生长一层GaN势垒层，形成第一对势垒势阱周期对；
在第一对势垒势阱周期对中的准AlGaN合金势垒层上沉积生长一层InGaN势阱层，在该InGaN势阱层上沉积生长一层GaN势垒层，形成第二对势垒势阱周期对；
继续在第二对势垒势阱周期对上沉积生长第三对势垒势阱周期对，以此类推，沉积生长n个势垒势阱周期对；
所述的势垒势阱周期对的数量n满足2 ≤ n ≤ 30。
9.如权利要求8所述的GaN基发光二极管外延结构的制备方法，其特征在于，所述的生长InGaN势阱层的步骤包含：在沉积生长未掺杂GaN的过程中，通入TMIn形成InGaN势阱层，InGaN势阱层中In的组分为15~20%。
10.如权利要求9所述的GaN基发光二极管外延结构的制备方法，其特征在于，所述的生长未掺杂MgN层的步骤包含：在NH3气氛下通入MgCp2形成未掺杂MgN层，未掺杂MgN层中Mg掺杂浓度为1e18~2e20；
所述的生长InxGa(1-x)N层的步骤包含：在沉积生长未掺杂GaN的过程中，通入TMIn形成InxGa(1-x)N层。
CN201610722770.6A 2016-08-25 2016-08-25 一种GaN基发光二极管外延结构及其制备方法 Active CN107919416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610722770.6A CN107919416B (zh) 2016-08-25 2016-08-25 一种GaN基发光二极管外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610722770.6A CN107919416B (zh) 2016-08-25 2016-08-25 一种GaN基发光二极管外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN107919416A CN107919416A (zh) 2018-04-17
CN107919416B true CN107919416B (zh) 2019-03-12

Family

ID=61891435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610722770.6A Active CN107919416B (zh) 2016-08-25 2016-08-25 一种GaN基发光二极管外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107919416B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666398A (zh) * 2017-03-28 2018-10-16 山东浪潮华光光电子股份有限公司 一种led外延结构及其生长方法
CN109473516B (zh) * 2018-10-30 2020-04-07 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN109920889B (zh) * 2019-01-29 2020-07-07 华灿光电（浙江）有限公司 氮化镓基发光二极管外延片及其制造方法
CN109950375B (zh) * 2019-01-31 2021-04-02 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法
CN109860044A (zh) * 2019-01-31 2019-06-07 中国科学院半导体研究所 一种高欧姆接触特性的p型GaN外延片及其制备方法
CN111276579B (zh) * 2020-02-17 2023-04-11 湘能华磊光电股份有限公司 一种led外延生长方法
CN111276578B (zh) * 2020-02-17 2023-04-07 湘能华磊光电股份有限公司 一种led外延结构生长方法
CN111370540B (zh) * 2020-03-18 2023-04-07 湘能华磊光电股份有限公司 一种提高发光效率的led外延生长方法
CN113451454B (zh) * 2020-09-17 2022-08-05 重庆康佳光电技术研究院有限公司 一种p型半导体层生长方法、led外延层及芯片
CN112436076A (zh) * 2020-11-20 2021-03-02 湘能华磊光电股份有限公司 一种led外延结构及生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691277B1 (ko) * 2005-08-26 2007-03-12 삼성전기주식회사 질화갈륨계 발광소자 및 제조방법
CN103474538A (zh) * 2013-09-25 2013-12-25 湘能华磊光电股份有限公司 Led外延片、其制作方法及包含其的led芯片
CN105355738A (zh) * 2015-11-30 2016-02-24 天津三安光电有限公司 一种发光二极管外延片结构及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691277B1 (ko) * 2005-08-26 2007-03-12 삼성전기주식회사 질화갈륨계 발광소자 및 제조방법
CN103474538A (zh) * 2013-09-25 2013-12-25 湘能华磊光电股份有限公司 Led外延片、其制作方法及包含其的led芯片
CN105355738A (zh) * 2015-11-30 2016-02-24 天津三安光电有限公司 一种发光二极管外延片结构及制备方法

Also Published As

Publication number Publication date
CN107919416A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN107919416B (zh) 一种GaN基发光二极管外延结构及其制备方法
CN102185056B (zh) 提高电子注入效率的氮化镓基发光二极管
CN103811601B (zh) 一种以蓝宝石衬底为基板的GaN基LED多阶缓冲层生长方法
CN103413877B (zh) 外延结构量子阱应力释放层的生长方法及其外延结构
CN105449051B (zh) 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法
CN103730557A (zh) 一种具有新型的p型电子阻挡层结构的发光二极管及生长方法
CN106129198B (zh) Led外延生长方法
CN104681676B (zh) 一种发光二极管外延片
CN104157746A (zh) 新型量子阱势垒层的led外延生长方法及外延层
CN205264741U (zh) GaN基LED外延片
CN104332544B (zh) 一种提高led发光效率的外延生长方法
CN106449914B (zh) 一种GaN基发光二极管外延结构及其制备方法
CN104576852A (zh) 一种GaN基LED外延结构的发光量子阱应力调控方法
CN108550665A (zh) 一种led外延结构生长方法
CN106972085A (zh) 一种发光二极管外延片及其制造方法
CN107507891B (zh) 提高内量子效率的led外延生长方法
CN105161591B (zh) 一种可降低电压的GaN基外延结构及其生长方法
CN106229389B (zh) 一种在金属氮化镓复合衬底上制备发光二极管的方法
CN104900778B (zh) 一种发光二极管外延片的生长方法及外延片
CN101281940A (zh) 一种GaN基量子阱LED外延片及制备方法
CN105428477A (zh) GaN基LED外延片及其制备方法
CN102368524A (zh) 一种高效GaN基半导体发光二极管
CN105870269B (zh) 提高空穴注入的发光二极管外延生长方法
CN205452329U (zh) 一种氮化镓基led外延结构
CN111326622A (zh) 一种基于空穴调整层的发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220310

Address after: 244000 No. 3139, Tianmenshan North Road, Tongling Economic and Technological Development Zone, Anhui Province

Patentee after: GATT semiconductor technology (Tongling) Co.,Ltd.

Address before: 201306 room 211, financial center, No. 555, Xinyuan South Road, Lingang Industrial Zone, Pudong New Area, Shanghai

Patentee before: ENRAYTEK OPTOELECTRONICS Co.,Ltd.

TR01 Transfer of patent right