CN107871815A - 基于磁性隧道结的忆阻器 - Google Patents
基于磁性隧道结的忆阻器 Download PDFInfo
- Publication number
- CN107871815A CN107871815A CN201610856498.0A CN201610856498A CN107871815A CN 107871815 A CN107871815 A CN 107871815A CN 201610856498 A CN201610856498 A CN 201610856498A CN 107871815 A CN107871815 A CN 107871815A
- Authority
- CN
- China
- Prior art keywords
- memristor
- layer
- electrode layer
- free magnetic
- mtj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Hall/Mr Elements (AREA)
Abstract
本发明公开了一种基于磁性隧道结的忆阻器,所述忆阻器包括:相对平行设置的顶电极层和底电极层;以及设置在顶电极层和底电极层之间的隧道结,隧道结包括从顶电极层到底电极层依序设置的磁性自由层、势垒层、钉扎层以及反铁磁层;其中,磁性自由层沿与顶电极层的法线方向垂直的方向具有按预定规律变化的形状,以使磁性自由层中与顶电极层的法线方向垂直的方向形成至少一个磁畴壁钉扎中心。本发明通过设置横向宽度逐渐变化的阶梯状或曲率变化的波浪型忆阻器,使忆阻器具有至少一个磁畴壁钉扎中心,实现忆阻器电阻值在低阻和高阻之间的连续调制。此外,本发明的忆阻器具有电阻变化率大、电阻率高、功耗低、温度稳定性好等优点。
Description
技术领域
本发明属于磁性元件技术领域,具体地讲,涉及一种基于磁性隧道结的忆阻器。
背景技术
随着时代的发展,人们对计算机计算性能的需求越来越高,而现代计算系统因其所采用的冯诺伊曼结构所限制,数据的运算与存储分隔开来,分别由运算器与存储器管理,在两者间来回传输,使其运算速度受到极大的限制,其运算能耗也极大的增加。因此为提高计算系统的运算性能,降低能耗,必须突破冯诺伊曼结构,寻找新的计算系统结构。而如今最受众望的就是人工神经网络。人类和动物的大脑中的核心单元神经元通过突触相连接,构成神经网络。生物学理论指出,在大脑的认知过程中,存在一种竞争学习机制,为突触的放电时间依赖可塑性。即神经元的兴奋或抑制信号可以令突触的连接强度增强或被削弱,从而实现学习功能。忆阻器,作为继电阻、电容、电感外的第四种无源电子元件。忆阻器最大的特点为:它的电阻值非恒定,而是随着外加电压或电流的大小、极性而发生变化,并且这些变化具有非易失性,可以在很长一段时间内被保留下来。
目前忆阻器的研究主要由所采用的材料体系划分,最为成熟的是基于氧化物材料的体系,其工作机理主要依赖离子、氧空位在电场作用下迁移和聚集。显然,基于离子、氧空位迁移的过程比基于电子迁移的速度慢,且受到热效应的影响而使得稳定性较差,随机性很大,难以控制,且很容易受到外界环境的影响,限制了忆阻器的发展。
发明内容
为了解决上述现有技术中存在的问题,本发明的目的在于提供一种电阻变化率大、电阻率高、功耗低、温度稳定性好的基于磁性隧道结的忆阻器。
本发明提供了一种基于磁性隧道结的忆阻器,所述忆阻器包括:相对平行设置的顶电极层和底电极层;以及设置在所述顶电极层和所述底电极层之间的隧道结,所述隧道结包括从所述顶电极层到所述底电极层依序设置的磁性自由层、势垒层、钉扎层以及反铁磁层;其中,所述磁性自由层沿与所述顶电极层的法线方向垂直的方向具有按预定规律变化的形状,以使所述磁性自由层中与所述顶电极层的法线方向垂直的方向形成至少一个磁畴壁钉扎中心。
进一步地,所述磁性自由层包括本体部以及由所述本体部的一侧延伸的第一凸出部,所述本体部与所述凸出部的交汇处为第一磁畴壁钉扎中心。
进一步地,所述第一凸出部在所述本体部所在平面上的投影完全位于所述本体部之内。
进一步地,所述磁性自由层还包括由所述第一凸出部的背向所述本体部的一侧延伸的第二凸出部,所述第一凸出部和所述第二凸出部的交汇处形成第二磁畴壁钉扎中心。
进一步地,所述第二凸出部在所述第一凸出部所在平面上的投影完全位于所述第一凸出部之内。
进一步地,所述磁性自由层为由多个半圆环衔接形成的波浪状。
进一步地,所述多个半圆环的曲率沿着与所述顶电极层的法线方向垂直的方向依序增大或减小。
进一步地,所述势垒层、所述钉扎层以及所述反铁磁层与所述磁性自由层具有相同的形状。
进一步地,所述磁性自由层厚度为0.1nm~10nm,所述钉扎层的厚度为0.1nm~10nm,所述势垒层的厚度为0.1nm~10nm。
进一步地,所述隧道结呈锯齿形状或哑铃形状。
本发明的有益效果:本发明通过设置具有至少一个磁畴壁钉扎中心的忆阻器,使移动的磁畴壁能够被钉扎在磁畴壁钉扎中心上,通过电流实现忆阻器电阻值在低阻和高阻之间的连续调制。此外,本发明的忆阻器具有电阻变化率大、电阻率高、功耗低、温度稳定性好等优点。
附图说明
通过结合附图进行的以下描述,本发明的实施例的上述和其它方面、特点和优点将变得更加清楚,附图中:
图1是本发明较佳实施例的基于磁性隧道结的忆阻器的俯视图;
图2是图1沿A-A线的剖视图;
图3是本发明较佳实施例的磁性自由层的俯视图;
图4是本发明另一实施例的基于磁性隧道结的忆阻器的俯视图;
图5是本发明又一实施例的基于磁性隧道结的忆阻器的俯视图。
具体实施方式
以下,将参照附图来详细描述本发明的实施例。然而,可以以许多不同的形式来实施本发明,并且本发明不应该被解释为限制于这里阐述的具体实施例。相反,提供这些实施例是为了解释本发明的原理及其实际应用,从而本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。相同的标号在整个说明书和附图中可用来表示相同的元件。
图1是本发明较佳实施例的基于磁性隧道结的忆阻器的俯视图。图2是图1沿A-A线的剖视图。
结合图1和图2,本发明实施例的忆阻器30包括:相对平行设置的顶电极层11和底电极层12,以及设置在顶电极层11和底电极层12之间的隧道结20。
隧道结20包括从顶电极层11到所述底电极层12依次设置的磁性自由层21、势垒层22、钉扎层23以及反铁磁层24。
顶电极层11的厚度优选为10nm~200nm,材料优选为Pt或Au或Pb或Ta或Cr。但本发明并不限制于此。
底电极层12的厚度优选为10nm~200nm,材料优选为Pt或Au或Pb或Ta或Cr。但本发明并不限制于此。
势垒层22的厚度优选为0.1nm~10nm,材料优选为MgO或Al2O3或TiO2。但本发明并不限制于此。势垒层22允许电荷载流子在磁性自由层21和钉扎层23之间隧穿。
钉扎层23的厚度优选为0.1nm~10nm,材料优选为CoFeB或Py或Co或CoFe或FePt或它们的组合。钉扎层23的磁化方向为面内结构或垂直面内结构。其中,面内结构具体为:其磁矩沿钉扎层23所在平面内排列,磁化方向被反铁磁层24固定,且在器件的工作条件下不会发生明显的变化。垂直面内结构具体为:其磁矩垂直于钉扎层23所在平面排列的结构。但本发明并不限制于此。
磁性自由层21沿与述顶电极层11的法线方向垂直的方向具有按预定规律变化的形状,以使磁性自由层21中与顶电极层11的法线方向垂直的方向形成至少一个磁畴壁钉扎中心。
图3是本发明较佳实施例的磁性自由层的俯视图。
继续结合图2和图3,在本实施例中,所述磁性自由层21包括本体部211以及由本体部211的一侧延伸的第一凸出部212,本体部211与凸出部212的交汇处为第一磁畴壁钉扎中心21c。优选地,第一凸出部212在本体部211所在平面上的投影完全位于本体部211之内。
磁性自由层21还包括由第一凸出部212的背向本体部211的一侧延伸的第二凸出部213,第一凸出部212和第二凸出部213的交汇处形成第二磁畴壁钉扎中心21d。优选地,第二凸出部213在第一凸出部212所在平面上的投影完全位于第一凸出部212之内。
磁性自由层21可以包括零个或一个或多个磁畴壁,该磁畴壁可以被钉扎在第一磁畴壁钉扎中心21c上,也可以被钉扎在第二磁畴壁钉扎中心21d上。
当然本发明并不限制于此。图4是本发明另一实施例的基于磁性隧道结20的忆阻器的俯视图。如图4所示,作为本发明的另一实施例,磁性自由层21'还可以包括由第二凸出部213的一侧延伸形成的第三凸出部214,甚至还可以包括由第三凸出部214的一侧延伸形成的第四凸出部(图未示)等。
在本实施例中,本体部211、第一凸出部212、第二凸出部213和第三凸出部214依次排列,以使隧道结20在第一侧面21a、第二侧面21b呈阶梯形状。其中,第一侧面21a与第二侧面21b相互对称。
势垒层22、钉扎层23以及反铁磁层24与磁性自由层21具有相同的形状。具体而言,势垒层22、钉扎层23以及反铁磁层24分别与磁性自由层21相互平行。势垒层22、钉扎层23以及反铁磁层24在第一侧面21a、第二侧面21b延伸方向上的侧面也呈阶梯形状。更具体地,所述磁性自由层21、势垒层22、钉扎层23以及反铁磁层24的边缘在沿着顶电极层11朝向底电极层12的方向上对齐。
忆阻器30利用磁性隧道结20在凸出部212的宽度变化来调控其对畴壁钉扎强度的大小,即磁畴壁在一区域中运动至另一宽度变化的区域过程中,即磁畴壁运动到本体部211和第一凸出部212交汇处的第一磁畴壁钉扎中心21c时,会被第一磁畴壁钉扎中心21c钉扎住,由于不同尺寸会导致不同的钉扎强度,故不同位置需要不同强度的电流才能驱动磁畴壁退钉扎并继续移动,从而表现出忆阻器30电阻的变化,进而实现电调制忆阻功能。
图5是本发明又一实施例的基于磁性隧道结的忆阻器的俯视图。
结合图2和图5,在本实施例中,磁性自由层21为由多个半圆环衔接形成的波浪状。也就是说磁性自由层21、势垒层22、钉扎层23以及反铁磁层24在平行于顶电极层11朝向底电极层12方向上呈连续的S形,或者说波浪形。更具体地,磁性自由层21、势垒层22、钉扎层23以及反铁磁层24由若干个半圆环体首尾依次连接形成。多个半圆环的曲率沿着与顶电极层11的法线方向垂直的方向依序增大或减小。但本发明并不限制于此,每个半圆环体的曲率半径也可以根据实际情况改变。此时,在每个半圆环体沿圆心的法线方向附近形成磁畴壁钉扎中心。
本实施例利用曲率不同的半圆环结构对磁畴壁实现不同强度的钉扎,从而实现忆阻器的电调制忆阻功能。
当然本发明并不限制于此,所述磁性自由层21、势垒层22、钉扎层23以及反铁磁层24在平行于所述顶电极层11朝向所述底电极层12方向上呈锯齿形状、或哑铃形状、或梯形状等。
需要说明的是,可以通过微纳尺度加工技术来制备上述忆阻器。
具体地,磁性自由层21可通过磁场调控磁化方向。磁性自由层21的厚度为0.1nm~10nm,材料为CoFeB或Py或Co或CoFe或FePt或它们的组合。磁性自由层21的磁化方向为面内结构或垂直面内结构。磁性自由层21的磁化方向可变,其磁化方向在外部磁场信号作用下发生翻转,使忆阻器10的电阻在高阻态和低阻态之间转换。此时,利用电压源为该忆阻器10提供一定大小的电压,则产生的电流幅值也会发生相应改变。磁性自由层21中存在0个、1个乃至多个磁畴壁,不同的磁畴壁分别对应于忆阻器的不同存储状态。
更具体地,本发明实施例中的忆阻器具有磁性金属/氧化物势垒层/磁性金属磁性隧道结结构。当给磁性自由层21注入一个磁畴壁时,磁畴壁两侧为磁矩方向相反的两个磁畴,将磁性自由层21分割为一个与钉扎层23的磁矩方向平行和一个与钉扎层23的磁矩方向反平行的区域,此时的隧道结20相当于一个低阻态与一个高阻态隧道结并联的结构。通过电流调节磁畴壁的位置,可以改变隧道结20的总电阻大小。移动的磁畴壁被钉扎在磁畴壁钉扎中心后,在电流撤去后隧道结20仍然能够保持一个低阻态与一个高阻态隧道结并联的结构,从而在磁性隧道结20中实现忆阻特性。
以下将结合忆阻器的原理对本发明实施例作进一步的说明。
假设隧道结20在垂直于所述顶电极层11朝向所述底电极层12的方向上的长度为L、面积为S,则隧道结20在高阻态(即磁性自由层21与钉扎层23的磁化方向互为相反)时的电阻为Rap,在低阻态(即磁性自由层21与钉扎层23的磁化方向完全平行)时的电阻为Rp。当磁性自由层21中存在磁畴壁时,结合图1和式(1),设磁畴壁距离隧道结20左端距离为x,畴壁左右区域磁化方向分别为平行(反平行)和反平行(平行)于易轴方向,设反平行区域面积为SAP,则隧道结20的电阻R相当于两个电阻(Rap和Rp)并联,即:
由式(2)可以看出,磁性自由层21中,反平行区域面积SAP随畴壁位置x变化而发生改变,而磁畴壁位置x所决定的反平行区域面积SAP在自旋转移力矩、自旋轨道力矩等作用下受电流I调控,即:
SAP=I(t), (2)
而磁畴壁位置x决定了隧道结20电阻的大小,由式(3)可知:隧道结20的电阻受电流调控,即:
R=I(t), (3)
综上,本发明实施例提出的基于磁性隧道结忆阻器可通过电流调控实现忆阻功能。
此外,在对磁性自由层21中的磁畴壁进行调控时,为实现忆阻特性,需要使磁性自由层21在不同强度的电流下对应不同的电阻状态,此时磁畴壁在磁性自由层21中被钉扎在不同的位置,且对应于不同的钉扎强度。磁畴壁的钉扎强度与磁性自由层21的几何结构有很强的依赖关系。实验表明,相同厚度的磁性自由层21,磁畴壁在其中运动的过程中,磁性自由层21宽度的变化会迫使磁畴壁宽度发生变化,此时会对磁畴壁产生钉扎作用,宽度的不同,其对畴壁的钉扎强度也不同。由此可以在磁性隧道结20中实现对磁畴壁不同程度的钉扎。另外,在弯曲的几何结构中,磁畴壁的钉扎强度对其曲率也有很强的依赖关系。因此,通过对磁性隧道结20几何结构的改变,可以实现在磁性隧道结20中对磁畴壁的钉扎强度随磁畴壁位置连续变化。而通过垂直注入电流,利用自旋转移力矩以及电流产生的奥斯特场,可以驱动磁畴壁在磁性自由层21中运动,并且在一定强度的电流作用下退钉扎,由此可以实现磁畴壁在磁性自由层21中的位置随注入电流强度连续变化,从而实现磁性隧道结20电阻从低阻态向高阻态连续增加,反之亦然。
综上所述,本发明实施例通过设计横向宽度逐渐变化的阶梯形及曲率变化的波浪形忆阻器,使忆阻器在电流的调控下实现电阻变化。当忆阻器处于低阻态时,逐渐增加注入电流强度,可使得磁性隧道结由平行态向部分反平行变化,最后达到完全反平行态,在该过程中隧道结的电阻由低阻态逐渐达到高阻态,实现了忆阻器电阻值在低阻和高阻之间的连续调制,反之亦然。本发明实施例的忆阻器不仅具有电阻变化率大、电阻率高、功耗低、温度稳定性好等优点,还在灵敏度、动态范围、线性度、抗干扰能力等方面具有较大的优势。
虽然已经参照特定实施例示出并描述了本发明,但是本领域的技术人员将理解:在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下,可在此进行形式和细节上的各种变化。
Claims (10)
1.一种基于磁性隧道结的忆阻器,其特征在于,所述忆阻器包括:
相对平行设置的顶电极层和底电极层;以及
设置在所述顶电极层和所述底电极层之间的隧道结,所述隧道结包括从所述顶电极层到所述底电极层依序设置的磁性自由层、势垒层、钉扎层以及反铁磁层;
其中,所述磁性自由层沿与所述顶电极层的法线方向垂直的方向具有按预定规律变化的形状,以使所述磁性自由层中与所述顶电极层的法线方向垂直的方向形成至少一个磁畴壁钉扎中心。
2.根据权利要求1所述的基于磁性隧道结的忆阻器,其特征在于,所述磁性自由层包括本体部以及由所述本体部的一侧延伸的第一凸出部,所述本体部与所述凸出部的交汇处为第一磁畴壁钉扎中心。
3.根据权利要求2所述的基于磁性隧道结的忆阻器,其特征在于,所述第一凸出部在所述本体部所在平面上的投影完全位于所述本体部之内。
4.根据权利要求2或3所述的基于磁性隧道结的忆阻器,其特征在于,所述磁性自由层还包括由所述第一凸出部的背向所述本体部的一侧延伸的第二凸出部,所述第一凸出部和所述第二凸出部的交汇处形成第二磁畴壁钉扎中心。
5.根据权利要求4所述的基于磁性隧道结的忆阻器,其特征在于,所述第二凸出部在所述第一凸出部所在平面上的投影完全位于所述第一凸出部之内。
6.根据权利要求1所述的基于磁性隧道结的忆阻器,其特征在于,所述磁性自由层为由多个半圆环衔接形成的波浪状。
7.根据权利要求1所述的基于磁性隧道结的忆阻器,其特征在于,所述多个半圆环的曲率沿着与所述顶电极层的法线方向垂直的方向依序增大或减小。
8.根据权利要求1至7任一项所述的基于磁性隧道结的忆阻器,其特征在于,所述势垒层、所述钉扎层以及所述反铁磁层与所述磁性自由层具有相同的形状。
9.根据权利要求1所述的基于磁性隧道结的忆阻器,其特征在于,所述磁性自由层厚度为0.1nm~10nm,所述钉扎层的厚度为0.1nm~10nm,所述势垒层的厚度为0.1nm~10nm。
10.根据权利要求1所述的基于磁性隧道结的忆阻器,其特征在于,所述隧道结呈锯齿形状或哑铃形状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610856498.0A CN107871815A (zh) | 2016-09-28 | 2016-09-28 | 基于磁性隧道结的忆阻器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610856498.0A CN107871815A (zh) | 2016-09-28 | 2016-09-28 | 基于磁性隧道结的忆阻器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107871815A true CN107871815A (zh) | 2018-04-03 |
Family
ID=61752320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610856498.0A Pending CN107871815A (zh) | 2016-09-28 | 2016-09-28 | 基于磁性隧道结的忆阻器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107871815A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113496273A (zh) * | 2020-04-03 | 2021-10-12 | 中国科学院苏州纳米技术与纳米仿生研究所 | 磁性隧道结以及神经元非线性响应器件 |
CN113532257A (zh) * | 2020-04-16 | 2021-10-22 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种应变传感器及其制作方法 |
WO2023197389A1 (zh) * | 2022-04-12 | 2023-10-19 | 中国科学院微电子研究所 | 一种基于磁隧道结的神经元器件及神经网络装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120163069A1 (en) * | 2009-04-30 | 2012-06-28 | Centre National De La Recherche Scientifique | Memristor Device with Resistance Adjustable by Moving a Magnetic Wall by Spin Transfer and Use of Said Memristor in a Neural Network |
US20140126280A1 (en) * | 2012-11-06 | 2014-05-08 | International Business Machines Corporation | Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction |
US20150325278A1 (en) * | 2014-03-14 | 2015-11-12 | Uwe Bauer | Voltage-controlled solid-state magnetic devices |
-
2016
- 2016-09-28 CN CN201610856498.0A patent/CN107871815A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120163069A1 (en) * | 2009-04-30 | 2012-06-28 | Centre National De La Recherche Scientifique | Memristor Device with Resistance Adjustable by Moving a Magnetic Wall by Spin Transfer and Use of Said Memristor in a Neural Network |
US20140126280A1 (en) * | 2012-11-06 | 2014-05-08 | International Business Machines Corporation | Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction |
US20150325278A1 (en) * | 2014-03-14 | 2015-11-12 | Uwe Bauer | Voltage-controlled solid-state magnetic devices |
Non-Patent Citations (3)
Title |
---|
A. HIMENO, ET AL.: "《Depinning fields of a magnetic domain wall from asymmetric notches》", 《JOURNAL OF APPLIED PHYSICS》 * |
HELEN CRAMMAN, ET AL.: "《Multilevel 3 Bit-per-cell Magnetic Random Access Memory Concepts and Their Associated Control Circuit Architectures》", 《IEEE TRANSACTIONS ON NANOTECHNOLOGY》 * |
STEVEN LEQUEUX, ET AL.: "《A magnetic synapse, multilevel spin-torque memristor with perpendicular anisotropy》", 《SCIENTIFIC REPORTS》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113496273A (zh) * | 2020-04-03 | 2021-10-12 | 中国科学院苏州纳米技术与纳米仿生研究所 | 磁性隧道结以及神经元非线性响应器件 |
CN113496273B (zh) * | 2020-04-03 | 2024-05-14 | 中国科学院苏州纳米技术与纳米仿生研究所 | 磁性隧道结以及神经元非线性响应器件 |
CN113532257A (zh) * | 2020-04-16 | 2021-10-22 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种应变传感器及其制作方法 |
WO2023197389A1 (zh) * | 2022-04-12 | 2023-10-19 | 中国科学院微电子研究所 | 一种基于磁隧道结的神经元器件及神经网络装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sengupta et al. | Encoding neural and synaptic functionalities in electron spin: A pathway to efficient neuromorphic computing | |
TW574687B (en) | Magnetoresistance random access memory for improved scalability | |
Sengupta et al. | Spin-orbit torque induced spike-timing dependent plasticity | |
Di Ventra et al. | Memory materials: a unifying description | |
Shim et al. | Ising computation based combinatorial optimization using spin-Hall effect (SHE) induced stochastic magnetization reversal | |
CN107871815A (zh) | 基于磁性隧道结的忆阻器 | |
Biswas et al. | The straintronic spin-neuron | |
WO2015154695A1 (zh) | 一种有机高分子忆阻结构单元 | |
Huang et al. | Electrolyte-gated transistors for neuromorphic applications | |
Jin et al. | Printable ion-gel-gated In2O3 synaptic transistor array for neuro-inspired memory | |
Raymenants et al. | Chain of magnetic tunnel junctions as a spintronic memristor | |
Sengupta et al. | Spintronic devices for ultra-low power neuromorphic computation (Special session paper) | |
CN113193110B (zh) | 基于磁畴壁驱动型磁隧道结的激活函数发生器及制备方法 | |
Roy | Electric field-induced magnetization switching in interface-coupled multiferroic heterostructures: a highly-dense, non-volatile, and ultra-low-energy computing paradigm | |
Monalisha et al. | Synaptic plasticity investigation in permalloy based channel material for neuromorphic computing | |
JPWO2015111681A1 (ja) | 磁気素子及びスキルミオンメモリ | |
Bhattacharya et al. | Energy efficient and fast reversal of a fixed skyrmion two-terminal memory with spin current assisted by voltage controlled magnetic anisotropy | |
Akanda | Scaling of voltage controlled magnetic anisotropy based skyrmion memory and its neuromorphic application | |
WO2014185866A1 (en) | Non-volatile logic device | |
Aers et al. | Coherent exchange and double beam splitter oscillations in a triple quantum dot | |
CN109346599A (zh) | 多铁隧道结忆阻器及其制作方法 | |
Qiao et al. | Nonuniform magnetic domain-wall synapses enabled by population coding | |
CN105679358B (zh) | 垂直型自旋转移矩磁性随机存储器记忆单元 | |
Rahaman et al. | Diode characteristics in magnetic domain wall devices via geometrical pinning for neuromorphic computing | |
CN103280234A (zh) | 电场驱动的磁性元件及磁性随机存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180403 |
|
RJ01 | Rejection of invention patent application after publication |