CN107831824A - 时钟信号传递方法、装置、复用芯片和电子设备 - Google Patents
时钟信号传递方法、装置、复用芯片和电子设备 Download PDFInfo
- Publication number
- CN107831824A CN107831824A CN201710958797.XA CN201710958797A CN107831824A CN 107831824 A CN107831824 A CN 107831824A CN 201710958797 A CN201710958797 A CN 201710958797A CN 107831824 A CN107831824 A CN 107831824A
- Authority
- CN
- China
- Prior art keywords
- unit
- core
- clock signal
- core calculations
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 50
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 4
- 229910052729 chemical element Inorganic materials 0.000 description 10
- 238000007689 inspection Methods 0.000 description 7
- 230000008439 repair process Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000826860 Trapezium Species 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明实施例公开了一种时钟信号传递方法、装置、复用芯片和电子设备，其中，方法包括：基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向；其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据，所述复用芯片包括多个核心计算单元；将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元；所述逆向传递与所述正向传递方向相反。本发明实施例通过与数据流向相反的方向传递时钟信号，使得临近的运算核心的保持时序检查自然满足要求，无需添加额外的缓存单元，节约了大量的芯片面积和功耗。
Description
技术领域
本发明涉及数据处理技术，尤其是一种时钟信号传递方法、装置、复用芯片和电子设备。
背景技术
目前，现有技术中有很多芯片都包含大量的复用核心，特别是对于显示芯片，人工智能芯片和数字货币挖矿芯片；在复用核心芯片中，运算核心之间的数据流是单向的；时钟树，是个由许多缓冲单元(buffer cell)平衡搭建的网状结构，它有一个源点，一般是时钟输入端(clock input port)，然后就是由一级一级的缓冲单元搭建而成。
在实现本发明的过程中，发明人发现，现有技术至少存在以下问题：大部分复用核心芯片都比较大，对应的时钟树就会变得非常长。工程师必须在芯片的顶层设计中设计一棵非常长的时钟树，以满足临近运算核心之间同步时序检查的需求。
发明内容
本发明实施例所要解决的一个技术问题是：提供一种时钟信号传递方法、装置、复用芯片和电子设备。
本发明实施例提供的一种时钟信号传递方法，包括：
基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向；其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据，所述复用芯片包括多个核心计算单元；
将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元；所述逆向传递与所述正向传递方向相反。
在基于本发明上述方法的另一个实施例中，所述将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元，包括：
将最后一个核心计算单元作为当前核心计算单元，时钟发生器将产生的当前时钟信号输入当前核心计算单元和一组缓存单元，所述一组缓存单元包括至少一个缓存单元；
迭代执行，将经过缓存单元处理的时钟信号作为当前时钟信号，将所述上一个核心计算单元作为当前核心计算单元；将当前时钟信号输入当前核心计算单元和一组缓存单元，直到所述当前核心计算单元为第一个核心计算单元。
在基于本发明上述方法的另一个实施例中，还包括：所有所述缓存单元构成一个时钟树。
在基于本发明上述方法的另一个实施例中，所述时钟树中对应当前核心计算单元的一组缓存单元为第一组缓存单元，对应上一个核心计算单元的一组缓存单元为第二组缓存单元；所述第二组缓存单元中包括的缓存单元数量比所述第一组缓存单元中包括的缓存单元数量超出预设数量。
在基于本发明上述方法的另一个实施例中，所述时钟树为逐渐增大的梯形时钟树。
在基于本发明上述方法的另一个实施例中，所述缓存单元对接收的时钟信号进行修复，将所述时钟信号修复到达到预设标准后传输到当前核心计算单元和一组缓存单元。
在基于本发明上述方法的另一个实施例中，所述核心计算单元包括多个串联的基本计算单元，各所述基本计算单元对输入的数据执行相同操作。
根据本发明实施例的另一个方面，提供的一种时钟信号传递装置，包括：
方向获取单元，用于基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向；其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据，所述复用芯片包括多个核心计算单元；
时钟传输单元，用于将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元；所述逆向传递与所述正向传递方向相反。
在基于本发明上述装置的另一个实施例中，所述时钟传输单元，包括：
信号传输模块，用于将最后一个核心计算单元作为当前核心计算单元，时钟发生器将产生的当前时钟信号输入当前核心计算单元和一组缓存单元，所述一组缓存单元包括至少一个缓存单元；
迭代模块，用于迭代执行，将经过缓存单元处理的时钟信号作为当前时钟信号，将所述上一个核心计算单元作为当前核心计算单元；将当前时钟信号输入当前核心计算单元和一组缓存单元，直到所述当前核心计算单元为第一个核心计算单元。
在基于本发明上述装置的另一个实施例中，所述时钟传输单元，还包括：树构建模块，用于将所有所述缓存单元构成一个时钟树。
在基于本发明上述装置的另一个实施例中，所述时钟树中对应当前核心计算单元的一组缓存单元为第一组缓存单元，对应上一个核心计算单元的一组缓存单元为第二组缓存单元；所述第二组缓存单元中包括的缓存单元数量比所述第一组缓存单元中包括的缓存单元数量超出预设数量。
在基于本发明上述装置的另一个实施例中，所述时钟树为包括多组缓存单元的梯形时钟树。
在基于本发明上述装置的另一个实施例中，所述缓存单元，用于对接收的时钟信号进行修复，将所述时钟信号修复到达到预设标准后传输到当前核心计算单元和一组缓存单元。
在基于本发明上述装置的另一个实施例中，所述核心计算单元包括多个串联的基本计算单元，各所述基本计算单元对输入的数据执行相同操作。
根据本发明实施例的另一个方面，提供的一种复用芯片，包括：
多个核心计算单元，用于接收数据并将数据顺序传输；所述顺序传输为从第一个核心计算单元传输到最后一个核心计算单元；其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据；
时钟树，用于通过与核心计算单元中的数据流向相反的方向传输时钟信号。
在基于本发明上述复用芯片的另一个实施例中，所述时钟树包括多组缓存单元，所述每组缓存单元中包括至少一个缓存单元，所述缓存单元用于对接收的时钟信号进行修复。
在基于本发明上述复用芯片的另一个实施例中，所述时钟树中下一组缓存单元中包括的缓存单元数量比上一组缓存单元中包括的缓存单元数量超出预设数量。
根据本发明实施例的另一个方面，提供的一种电子设备，包括如上所述的时钟信号传递装置或如上所述的复用芯片。
根据本发明实施例的另一个方面，提供的一种电子设备，包括：存储器，用于存储可执行指令；
以及处理器，用于与所述存储器通信以执行所述可执行指令从而完成如上所述复用芯片的时钟信号传递方法的操作。
基于本发明上述实施例提供的一种时钟信号传递方法、装置、复用芯片和电子设备，基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向；将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元，通过与数据流向相反的方向传递时钟信号，使得临近的运算核心的保持时序检查自然满足要求，无需添加额外的缓存单元，节约了大量的芯片面积和功耗。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同描述一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1为本发明时钟信号传递方法一个实施例的流程图。
图2为核心计算单元之间的时序检查示意图。
图3为本发明时钟信号传递装置一个实施例的结构示意图。
图4为本发明复用芯片的一个具体示例的数据流向示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明实施例可以应用于计算机系统/服务器，其可与众多其它通用或专用计算系统环境或配置一起操作。适于与计算机系统/服务器一起使用的众所周知的计算系统、环境和/或配置的例子包括但不限于：个人计算机系统、服务器计算机系统、瘦客户机、厚客户机、手持或膝上设备、基于微处理器的系统、机顶盒、可编程消费电子产品、网络个人电脑、小型计算机系统、大型计算机系统和包括上述任何系统的分布式云计算技术环境，等等。
计算机系统/服务器可以在由计算机系统执行的计算机系统可执行指令(诸如程序模块)的一般语境下描述。通常，程序模块可以包括例程、程序、目标程序、组件、逻辑、数据结构等等，它们执行特定的任务或者实现特定的抽象数据类型。计算机系统/服务器可以在分布式云计算环境中实施，分布式云计算环境中，任务是由通过通信网络链接的远程处理设备执行的。在分布式云计算环境中，程序模块可以位于包括存储设备的本地或远程计算系统存储介质上。
现有技术中，传统时钟树的数据流流向和时钟树生长方向是相同的(由第一个核心计算单元到最后一个核心计算单元)，长到下一个核心计算单元的时钟树比前一个核心计算单元的时钟树更大更长，为了避免出现严重的时序违例就不得不插入大量的缓存器。
图1为本发明时钟信号传递方法一个实施例的流程图。如图1所示，该实施例方法包括：
步骤101，基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向。
其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据，复用芯片包括多个核心计算单元；
步骤102，将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元；逆向传递与正向传递方向相反。
基于本发明上述实施例提供的一种时钟信号传递方法，基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向；将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元，通过与数据流向相反的方向传递时钟信号，使得临近的运算核心的保持时序检查自然满足要求，无需添加额外的缓存单元，节约了大量的芯片面积和功耗。
所有时钟树结构都在运算核心内部，不占用顶层设计的空间和资源。
时钟树的分叉部分和芯片上偏斜代价都是确定的。可以在运算内部把时序问题提前解决掉。顶层不需要做额外的工作。
临近运算核心的时钟树长度差异较小，有利于借口时序的满足。时钟树长度差异等于梯形结构每一个台阶的高度。
逆数据流的时钟树结构，使得临近运算核心的保持时序检查天然满足，可以节约大量的芯片面积和功耗。
本发明时钟信号传递方法的另一个实施例，在上述各实施例的基础上，操作102，包括：
将最后一个核心计算单元作为当前核心计算单元，时钟发生器将产生的当前时钟信号输入当前核心计算单元和一组缓存单元，一组缓存单元包括至少一个缓存单元；
迭代执行，将经过缓存单元处理的时钟信号作为当前时钟信号，将上一个核心计算单元作为当前核心计算单元；将当前时钟信号输入当前核心计算单元和一组缓存单元，直到当前核心计算单元为第一个核心计算单元。
时钟信号由主板上的时钟发生器产生，通过从最后一个核心计算单元依次向前传递时钟信号，基于传递的缓存单元建立一个传递时钟信号的时钟树，相对于现有技术中正向传递的时钟树，逆向时钟树在生长时，生长方向与数据流流入方向相反，这样不会出现严重的时序违例，也不用为了修复时序违例而插入缓存器；图2为核心计算单元之间的时序检查示意图。如图2所示，每个核心计算单元之间都有很复杂的时序检查，具体为：信号需要从一个时序单元传播到另一个时序单元，时序检查要求信号到达时间1+到达时间2＞到达时间3，芯片才能正常运行，若时钟树与数据流都正向流动，它们到达【时序单元21】的时间短，到达【时序单元22】的时间长，为了不出现严重的时序违例不得不在时序单元22处插入缓冲器，保证所花费时间到达时间1+到达时间2＞到达时间3，而逆数据流流入时，本身到达【时序单元22】的时间短，到达【时序单元21】的时间长，从根本上满足了到达时间1+到达时间2＞到达时间3；逆数据流梯形时钟树节约了资源，降低了成本，也满足了时序检查。
在本发明时钟信号传递方法上述各实施例的一个具体示例中，所有缓存单元构成一个时钟树。
时钟树，是个由许多buffer cell缓冲单元平衡搭建的网状结构，它有一个源点，一般是clock input port时钟输入端，然后就是由一级一级的缓冲单元搭建而成，具体的多少级，根据你的设置以及所使用的单元而定，目的就是使所用终点的clock skew时钟偏斜(一般最关心这个)、insertion delay插入延迟以及transtion过渡了，满足设计要求。
在本发明时钟信号传递方法上述各实施例的一个具体示例中，时钟树中对应当前核心计算单元的一组缓存单元为第一组缓存单元，对应上一个核心计算单元的一组缓存单元为第二组缓存单元；第二组缓存单元中包括的缓存单元数量比第一组缓存单元中包括的缓存单元数量超出预设数量。
在本实施例中，时钟树反向传递，每传递过一个核心计算单元，相应的增加一定数量的缓存单元，这些增加的缓存单元加入时钟树中，使时钟树增大，因此，不需要添加缓存器就可以满足时序检查。
在本发明时钟信号传递方法上述各实施例的一个具体示例中，时钟树为逐渐增大的梯形时钟树。
在本实施例中，梯形时钟树中一个梯形代表一个核心，这样既节约了资源，降低了芯片成本，同时满足了时序检查中的建立时间检查和保持时间检查。
本发明时钟信号传递方法的又一个实施例，在上述各实施例的基础上，缓存单元对接收的时钟信号进行修复，将时钟信号修复到达到预设标准后传输到当前核心计算单元和一组缓存单元。
本实施例中，缓存单元没有功能性的作用，只负责修补信号，把信号高质量地传输下去，不改变任何功能；具体地，可以通过滤波器将变形的信号进行修补，将修补后的信号传递到上一个核心计算单元中，如将变形的方波重新修补为方波进行传递。
本发明时钟信号传递方法的还一个实施例，在上述各实施例的基础上，核心计算单元包括多个串联的基本计算单元，各基本计算单元对输入的数据执行相同操作。
本实施例中，很多芯片由于功能复杂，需要在芯片中集成大量基本计算单元，为了提高芯片处理效率，本实施例提出由多个基本计算单元构成一个核心计算单元，临近的核心计算单元之间紧贴在一起。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
图3为本发明时钟信号传递装置一个实施例的结构示意图。该实施例的装置可用于实现本发明上述各方法实施例。如图3所示，该实施例的装置包括：
方向获取单元31，用于基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向。
其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据，复用芯片包括多个核心计算单元；
时钟传输单元32，用于将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元；逆向传递与正向传递方向相反。
基于本发明上述实施例提供的一种时钟信号传递方法，将数据从复用芯片中的第一个核心计算单元流向最后一个核心计算单元；将时钟信号从复用芯片的最后一个核心计算单元传递到第一个核心计算单元，通过与数据流向相反的方向传递时钟信号，使得临近的运算核心的保持时序检查自然满足要求，无需添加额外的缓存单元，节约了大量的芯片面积和功耗。
本发明时钟信号传递装置的另一个实施例，在上述各实施例的基础上，时钟传输单元32，包括：
信号传输模块，用于将最后一个核心计算单元作为当前核心计算单元，时钟发生器将产生的当前时钟信号输入当前核心计算单元和一组缓存单元，一组缓存单元包括至少一个缓存单元；
迭代模块，用于迭代执行，将经过缓存单元处理的时钟信号作为当前时钟信号，将上一个核心计算单元作为当前核心计算单元；将当前时钟信号输入当前核心计算单元和一组缓存单元，直到当前核心计算单元为第一个核心计算单元。
时钟信号由主板上的时钟发生器产生，通过从最后一个核心计算单元依次向前传递时钟信号，基于传递的缓存单元建立一个传递时钟信号的时钟树，相对于现有技术中正向传递的时钟树，逆向时钟树在生长时，生长方向与数据流流入方向相反，这样不会出现严重的时序违例，也不用为了修复时序违例而插入缓存器；逆数据流梯形时钟树节约了资源，降低了成本，也满足了时序检查。
在本发明时钟信号传递装置上述各实施例的一个具体示例中，时钟传输单元32，还包括：树构建模块，用于将所有缓存单元构成一个时钟树。
在本发明时钟信号传递装置上述各实施例的一个具体示例中，时钟树中对应当前核心计算单元的一组缓存单元为第一组缓存单元，对应上一个核心计算单元的一组缓存单元为第二组缓存单元；第二组缓存单元中包括的缓存单元数量比第一组缓存单元中包括的缓存单元数量超出预设数量。
在本发明时钟信号传递装置上述各实施例的一个具体示例中，时钟树为包括多组缓存单元的梯形时钟树。
本发明时钟信号传递装置的又一个实施例，在上述各实施例的基础上，缓存单元，用于对接收的时钟信号进行修复，将时钟信号修复到达到预设标准后传输到当前核心计算单元和一组缓存单元。
本实施例中，缓存单元没有功能性的作用，只负责修补信号，把信号高质量地传输下去，不改变任何功能；具体地，可以通过滤波器将变形的信号进行修补，将修补后的信号传递到上一个核心计算单元中，如将变形的方波重新修补为方波进行传递。
本发明时钟信号传递装置的还一个实施例，在上述各实施例的基础上，核心计算单元包括多个串联的基本计算单元，各基本计算单元对输入的数据执行相同操作。
本实施例中，很多芯片由于功能复杂，需要在芯片中集成大量基本计算单元，为了提高芯片处理效率，本实施例提出由多个基本计算单元构成一个核心计算单元，临近的核心计算单元之间紧贴在一起。
本发明实施例的另一个方面，提供了一种复用芯片的一个实施例，包括：
多个核心计算单元，用于接收数据并将数据顺序传输；顺序传输为从第一个核心计算单元传输到最后一个核心计算单元；其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据；
时钟树，用于通过与核心计算单元中的数据流向相反的方向传输时钟信号。
图4为本发明复用芯片的一个具体示例的数据流向示意图。如图4所示，数据流正向从左侧进入多个核心计算单元，而时钟信号反向从右侧进入多个核心计算单元。
在本发明复用芯片上述各实施例的一个具体示例中，时钟树包括多组缓存单元，每组缓存单元中包括至少一个缓存单元，缓存单元用于对接收的时钟信号进行修复。
在本发明复用芯片上述各实施例的一个具体示例中，时钟树中下一组缓存单元中包括的缓存单元数量比上一组缓存单元中包括的缓存单元数量超出预设数量。
本发明实施例的另一个方面，提供了一种电子设备的一个实施例，包括本发明时钟信号传递装置上述实施例中任一项或本发明复用芯片上述实施例中任一项。
本发明实施例的另一个方面，提供了一种电子设备的另一个实施例，包括：存储器，用于存储可执行指令；
以及处理器，用于与存储器通信以执行可执行指令从而完成本发明时钟信号传递方法上述各实施例中任一项的操作。
本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于系统实施例而言，由于其与方法实施例基本对应，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
可能以许多方式来实现本发明的方法和装置。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本发明的方法和装置。用于所述方法的步骤的上述顺序仅是为了进行说明，本发明的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本发明实施为记录在记录介质中的程序，这些程序包括用于实现根据本发明的方法的机器可读指令。因而，本发明还覆盖存储用于执行根据本发明的方法的程序的记录介质。本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
Claims (10)
1.一种时钟信号传递方法，其特征在于，包括：
基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向；其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据，所述复用芯片包括多个核心计算单元；
将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元；所述逆向传递与所述正向传递方向相反。
2.根据权利要求1所述的方法，其特征在于，所述将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元，包括：
将最后一个核心计算单元作为当前核心计算单元，时钟发生器将产生的当前时钟信号输入当前核心计算单元和一组缓存单元，所述一组缓存单元包括至少一个缓存单元；
迭代执行，将经过缓存单元处理的时钟信号作为当前时钟信号，将所述上一个核心计算单元作为当前核心计算单元；将当前时钟信号输入当前核心计算单元和一组缓存单元，直到所述当前核心计算单元为第一个核心计算单元。
3.根据权利要求2所述的方法，其特征在于，还包括：所有所述缓存单元构成一个时钟树。
4.根据权利要求3所述的方法，其特征在于，所述时钟树中对应当前核心计算单元的一组缓存单元为第一组缓存单元，对应上一个核心计算单元的一组缓存单元为第二组缓存单元；所述第二组缓存单元中包括的缓存单元数量比所述第一组缓存单元中包括的缓存单元数量超出预设数量。
5.根据权利要求4所述的方法，其特征在于，所述时钟树为逐渐增大的梯形时钟树。
6.根据权利要求2-5任一所述的方法，其特征在于，所述缓存单元对接收的时钟信号进行修复，将所述时钟信号修复到达到预设标准后传输到当前核心计算单元和一组缓存单元。
7.一种时钟信号传递装置，其特征在于，包括：
方向获取单元，用于基于数据在复用芯片中从第一个核心计算单元流向最后一个核心计算单元的传递，获取数据的正向传递方向；其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据，所述复用芯片包括多个核心计算单元；
时钟传输单元，用于将时钟信号从复用芯片的最后一个核心计算单元输入，逆向传递到第一个核心计算单元；所述逆向传递与所述正向传递方向相反。
8.一种复用芯片，其特征在于，包括：
多个核心计算单元，用于接收数据并将数据顺序传输；所述顺序传输为从第一个核心计算单元传输到最后一个核心计算单元；其中，上一个核心计算单元的输出数据作为下一个核心计算单元的输入数据；
时钟树，用于通过与核心计算单元中的数据流向相反的方向传输时钟信号。
9.一种电子设备，其特征在于，包括权利要求7所述的时钟信号传递装置或权利要求8所述的复用芯片。
10.一种电子设备，其特征在于，包括：存储器，用于存储可执行指令；
以及处理器，用于与所述存储器通信以执行所述可执行指令从而完成权利要求1至6任意一项所述复用芯片的时钟信号传递方法的操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710958797.XA CN107831824B (zh) | 2017-10-16 | 2017-10-16 | 时钟信号传递方法、装置、复用芯片和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710958797.XA CN107831824B (zh) | 2017-10-16 | 2017-10-16 | 时钟信号传递方法、装置、复用芯片和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107831824A true CN107831824A (zh) | 2018-03-23 |
| CN107831824B CN107831824B (zh) | 2021-04-06 |
Family
ID=61648107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710958797.XA Ceased CN107831824B (zh) | 2017-10-16 | 2017-10-16 | 时钟信号传递方法、装置、复用芯片和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107831824B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022105252A1 (zh) * | 2020-11-23 | 2022-05-27 | 深圳比特微电子科技有限公司 | 运算核、计算芯片和数据处理设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1357135A (zh) * | 1998-04-01 | 2002-07-03 | 伊格内修斯·詹德拉素维塔 | 动态电源管理环境的数据路径时钟偏移管理 |
| CN1455411A (zh) * | 2002-05-02 | 2003-11-12 | 阿尔卡特公司 | 数据信号的相位控制方法，反时钟电路装置以及接口设备 |
| US20040232959A1 (en) * | 2001-09-06 | 2004-11-25 | Falk Hohnel | Option for independently adjusting the timing of the forward and reverse direction of bi-directional digital signals |
| CN1613041A (zh) * | 2001-02-14 | 2005-05-04 | 克利尔斯皮德科技有限公司 | 时钟分配系统 |
| CN1675719A (zh) * | 2002-08-08 | 2005-09-28 | 皇家飞利浦电子股份有限公司 | 具有经改善的兼容性的移位寄存器电路装置及其操作方法 |
| CN103324774A (zh) * | 2012-12-29 | 2013-09-25 | 东南大学 | 一种基于时钟规划偏差算法的处理器性能优化方法 |
| CN105359149A (zh) * | 2013-03-21 | 2016-02-24 | 美商新思科技有限公司 | 双重结构的时钟树综合（cts） |
-
2017
- 2017-10-16 CN CN201710958797.XA patent/CN107831824B/zh not_active Ceased
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1357135A (zh) * | 1998-04-01 | 2002-07-03 | 伊格内修斯·詹德拉素维塔 | 动态电源管理环境的数据路径时钟偏移管理 |
| CN1613041A (zh) * | 2001-02-14 | 2005-05-04 | 克利尔斯皮德科技有限公司 | 时钟分配系统 |
| US20040232959A1 (en) * | 2001-09-06 | 2004-11-25 | Falk Hohnel | Option for independently adjusting the timing of the forward and reverse direction of bi-directional digital signals |
| CN1455411A (zh) * | 2002-05-02 | 2003-11-12 | 阿尔卡特公司 | 数据信号的相位控制方法，反时钟电路装置以及接口设备 |
| CN1675719A (zh) * | 2002-08-08 | 2005-09-28 | 皇家飞利浦电子股份有限公司 | 具有经改善的兼容性的移位寄存器电路装置及其操作方法 |
| CN103324774A (zh) * | 2012-12-29 | 2013-09-25 | 东南大学 | 一种基于时钟规划偏差算法的处理器性能优化方法 |
| CN105359149A (zh) * | 2013-03-21 | 2016-02-24 | 美商新思科技有限公司 | 双重结构的时钟树综合（cts） |
Non-Patent Citations (1)
| Title |
|---|
| 刘小强: "光接收芯片内时钟数据恢复电路的设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022105252A1 (zh) * | 2020-11-23 | 2022-05-27 | 深圳比特微电子科技有限公司 | 运算核、计算芯片和数据处理设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107831824B (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103207904B (zh) | 搜索结果的提供方法及搜索引擎 | |
| CN107391526A (zh) | 一种基于区块链的数据处理方法及设备 | |
| US11663461B2 (en) | Instruction distribution in an array of neural network cores | |
| WO2020181268A1 (en) | Online trained object property estimator | |
| CN107748989A (zh) | 一种虚拟卡的开卡方法、系统和支付系统、发卡系统 | |
| CN105677455A (zh) | 一种设备调度方法及任务管理器 | |
| US9292640B1 (en) | Method and system for dynamic selection of a memory read port | |
| CN109634761A (zh) | 一种系统状态流转方法、装置、计算机设备及存储介质 | |
| CN111985831A (zh) | 云计算资源的调度方法、装置、计算机设备及存储介质 | |
| US20200050924A1 (en) | Data Processing Method and Apparatus for Neural Network | |
| CN107831824A (zh) | 时钟信号传递方法、装置、复用芯片和电子设备 | |
| US10613861B2 (en) | Programmable linear feedback shift register | |
| CN106354841A (zh) | 推荐算法的测试方法及装置 | |
| CN107506399A (zh) | 数据单元快速分段的方法、系统、设备及存储介质 | |
| CN103455367B (zh) | 用于实现可重构系统中多任务调度的管理单元和方法 | |
| US20210264247A1 (en) | Activation function computation for neural networks | |
| CN107817870A (zh) | 时钟信号传递方法和装置、时钟树、芯片、电子设备 | |
| CN107633219A (zh) | 一体化光学字符识别方法和系统 | |
| CN114090247A (zh) | 用于处理数据的方法、装置、设备以及存储介质 | |
| CN109308194B (zh) | 用于存储数据的方法和装置 | |
| Rani et al. | Design and analysis for improving reliability and accuracy of big-data based peripheral control through IoT | |
| CN111260070B (zh) | 运算方法、装置及相关产品 | |
| CN112989203A (zh) | 素材投放方法、装置、设备和介质 | |
| CN112418418A (zh) | 基于神经网络的数据处理方法、装置、存储介质及服务器 | |
| TW202113596A (zh) | 晶片上操作的顯式排程 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190418 Address after: 100192 2nd Floor, Building 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing Applicant after: BITMAIN TECHNOLOGIES Inc. Address before: 100029 Beijing Aubei Industrial Base Project 6 Building 2 Floor Applicant before: SUANFENG TECHNOLOGY (BEIJING) CO.,LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210819 Address after: 100192 Building No. 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing, No. 301 Patentee after: SUANFENG TECHNOLOGY (BEIJING) Co.,Ltd. Address before: 100192 2nd Floor, Building 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing Patentee before: BITMAIN TECHNOLOGIES Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220224 Address after: 100176 901, floor 9, building 8, courtyard 8, KEGU 1st Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing (Yizhuang group, high-end industrial area of Beijing Pilot Free Trade Zone) Patentee after: Beijing suneng Technology Co.,Ltd. Address before: 100192 Building No. 25, No. 1 Hospital, Baosheng South Road, Haidian District, Beijing, No. 301 Patentee before: SUANFENG TECHNOLOGY (BEIJING) CO.,LTD. |
|
| IW01 | Full invalidation of patent right | ||
| IW01 | Full invalidation of patent right |
Decision date of declaring invalidation: 20220914 Decision number of declaring invalidation: 57970 Granted publication date: 20210406 |