CN107704324A - 一种面向多核确定性的基于硬件的内存隔离方法 - Google Patents

Abstract

本发明公开了一种面向多核确定性的基于硬件的内存隔离方法，步骤包括：多线程程序初始化时，每个线程的虚拟内存均映射到相同的物理内存；程序运行时，分并行阶段和串行阶段；并行阶段中，各线程独立执行，只有在线程对某虚拟内存页面进行了写操作，才生成该线程私有的物理内存页面，并将该线程的该虚拟内存页面映射至新生成的私有物理内存页面之上；串行阶段中，按照确定性顺序，将私有物理内存页面中修改的内容提交到共享物理内存页面中。本发明能够消除多线程程序中的并行错误，保证并行阶段的独立执行，且执行效率高，空间消耗少。另外，本方法的实现机制对程序编写者来说是透明的，能够提高编程效率。

Description

一种面向多核确定性的基于硬件的内存隔离方法

技术领域

本发明涉及多核系统确定性执行领域，尤其涉及一种面向多核确定性的基于硬件的内存隔离方法。

背景技术

近年来，随着IC设计生产技术中单核CPU性能瓶颈的出现，人们选择了发展单芯片多核处理器技术，由此，越来越多的计算机采用了多核体系结构来提升性能。但是，采用单芯片多核处理器技术的多核体系结构在带来数倍的性能提升的同时，也给多线程线程带来了更为严峻的并行错误，典型的如数据竞争，互斥锁竞争及死锁。这些并行错误给程序的编写，调试带来了巨大的挑战。

上面所述并行错误，皆是由于在多核体系结构中，单进程中的共享内存的多个线程能够同时在多个处理器核心上执行，从而造成多个线程对内存的操作的顺序不能确定。而传统的通过程序编写者手动添加诸多同步语句的方式，既繁琐，又无法完全避开并行错误，而且存在不可复制性。多核确定性技术的发展给解决并行错误带来了有效的方法，其中传统的内存隔离技术通过将多线程程序划分为并行阶段和串行阶段交替进行方式，旨在为两种阶段提供内存隔离保护和内存操作顺序的可控性。

发明内容

基于背景技术存在的技术问题，本发明提出了一种面向多核确定性的基于硬件的内存隔离方法。

本发明公开了一种面向多核确定性的基于硬件的内存隔离方法，步骤包括：多线程程序初始化时，为每个线程分配相同虚拟内存，并以页面为单位进行管理，并通过本发明改进的MMU进行内存地址映射，其中多个线程中，相同虚拟内存地址的虚拟内存页面映射到相同的物理内存页面(也即程序中所有线程共享的物理内存页面)；程序运行时，分并行阶段和串行阶段；并行阶段中，各线程独立执行，若线程对虚拟内存页面只进行读，则不改变内存地址映射，若线程对某虚拟内存页面进行了写操作，那么生成该线程私有的物理内存页面，并使改进的MMU将该线程的该虚拟内存页面映射至新生成的私有物理内存页面之上，故而此阶段其后，该线程对该虚拟内存页面进行的所有读写操作均实际在该线程私有物理内存页面上进行；串行阶段中，多线程程序依照某种确定性的顺序，将私有物理内存页面中修改的部分内容提交到共享物理内存页面中。

本发明能够消除多线程程序中的并行错误，保证并行阶段的独立执行和串行阶段的确定提交，并且在此基础上，采用改进MMU的方式，保证本方法的实现机制对程序编写者来说是透明的，而且使得本文明提出的内存隔离方法，在执行时效率更高，空间消耗也能得到有效的减少。

附图说明

图1为本发明提出的一种面向多核确定性的基于硬件的内存隔离方法的步骤流程图。

具体实施方式

下面结合具体实施例对本发明作进一步解说。

实施例

参考图1，本实施例提出了一种面向多核确定性的基于硬件的内存隔离方法，步骤包括：多线程程序初始化时，为每个线程分配相同虚拟内存，并以页面为单位进行管理，并通过本发明改进的MMU进行内存地址映射，其中多个线程中，相同虚拟内存地址的虚拟内存页面映射到相同的物理内存页面(也即程序中所有线程共享的物理内存页面)；程序运行时，分并行阶段和串行阶段；并行阶段中，各线程独立执行，若线程对虚拟内存页面只进行读，则不改变内存地址映射，若线程对某虚拟内存页面进行了写操作，那么生成该线程私有的物理内存页面，并使改进的MMU将该线程的该虚拟内存页面映射至新生成的私有物理内存页面之上，故而此阶段其后，该线程对该虚拟内存页面进行的所有读写操作均实际在该线程私有物理内存页面上进行；串行阶段中，多线程程序依照某种确定性的顺序，将私有物理内存页面中修改的部分内容提交到共享物理内存页面中。

本发明能够消除多线程程序中的并行错误，保证并行阶段的独立执行和串行阶段的确定提交，并且在此基础上，采用改进MMU的方式，保证本方法的实现机制对程序编写者来说是透明的，而且使得本文明提出的内存隔离方法，在执行时效率更高，空间消耗也能得到有效的减少。

本实施例中，多核系统中，基于改进后的MMU的内存隔离方法的步骤具体如下：

1)多核系统上运行的多线程程序初始化时，为进程分配虚拟内存空间，并且按照内存页面为单位进行管理和映射。其中，进程中的多个线程共享相同的虚拟内存地址，但是映射到不同的，线程私有的物理内存地址上，以此形成线程间的内存隔离。

2)程序运行时，以同步点为分割标准，被划分为并行阶段和串行阶段，两个阶段交替进行。并行阶段时，每个线程对内存的操作均在私有的物理内存上进行；串行阶段时，每个线程按照某种确定性的顺序，依次将私有内存合并到共享内存中。

所述步骤1)中，多个线程共享相同的虚拟内存地址而映射到不同的私有物理内存，这种映射方式由改进后的MMU来实现。具体来说，改进后的MMU在创建改进的页表中的页表项时，增加了线程编号作为参数。同一个虚拟内存页面编号对应不同的物理内存页面，只有使用虚拟内存页面编号和线程编号才能唯一确定一个物理内存页面编号。CPU访存的具体步骤如下：

S1)CPU提出访问虚拟内存的请求时，需要同时给出虚拟内存地址和线程编号。

S2)改进后的MMU获取需要访问的虚拟内存地址和线程编号，根据虚拟内存地址得到虚拟内存页面编号，再使用虚拟内存页面编号和线程编号查询改进的页表，得到线程私有的物理内存页面编号，与原始的虚拟内存地址合成物理内存地址。

进程中的线程共享虚拟内存地址空间，但是实际可能映射到不同的物理内存地址上，而其实现的方式对程序编程者是透明的。故而所述步骤2)中，详细步骤如下：

S1)并行阶段开始时，进程中的所有线程共享内存，改进的MMU将改进的页表中，相同虚拟内存页面编号的页表项中的物理内存页面编号设置为相同的，即上一次串行阶段结束后形成的唯一的内存版本。

S2)并行阶段中，一个线程第一次写数据到某个内存页面中时，为该线程生成一个私有物理内存页面，该私有物理内存页面中的内容与原始的共享物理内存页面一致。之后，将改进的页表中相应页表项中物理页面编号，修改为新生成的私有物理内存页面编号。本次并行阶段中，该线程对该虚拟内存页面中的读写操作均在新生成的私有物理内存页面中进行，不再影响原始的共享物理内存页面。

S3)并行阶段结束后，切换至串行阶段时，按照某个确定性的顺序，每个线程将私有物理内存页面中修改的部分内容提交到共享物理内存页面中。

本实施例中，将本发明提出的一种面向多核确定性的基于硬件的内存隔离方法使用改进MMU的方式来实现，使得内存隔离对多线程程序的确定性执行更为有效，时空性能也均有所提升。同时，由于本实施例解决了并行错误，而且对上层程序是透明的。故而程序编写者不需要实现细节，只需当做在普通的单核体系结构上编写程序，从而减轻了程序编写者的程序编写和调试负担。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (3)

1.一种面向多核确定性的基于硬件的内存隔离方法，其特征在于步骤包括：

1)多核系统上运行的多线程程序初始化时，为进程分配虚拟内存空间，并且按照内存页面为单位进行管理和映射。其中，进程中的多个线程共享相同的虚拟内存地址，但是映射到不同的，线程私有的物理内存地址上，以此形成线程间的内存隔离。

2)程序运行时，以同步点为分割标准，被划分为并行阶段和串行阶段，两个阶段交替进行。并行阶段时，每个线程对内存的操作均在私有的物理内存上进行；串行阶段时，每个线程按照某种确定性的顺序，依次将私有内存合并到共享内存中。

2.根据权利要求1所述的面向多核确定性的基于硬件的内存隔离方法，其特征在于，所述步骤1)中，多个线程共享相同的虚拟内存地址而映射到不同的私有物理内存，这种映射方式由改进后的MMU来实现。具体来说，改进后的MMU在创建改进的页表中的页表项时，增加了线程编号作为参数。同一个虚拟内存页面编号对应不同的物理内存页面，只有使用虚拟内存页面编号和线程编号才能唯一确定一个物理内存页面编号。CPU访存的具体步骤如下：

S1)CPU提出访问虚拟内存的请求时，需要同时给出虚拟内存地址和线程编号。

S2)改进后的MMU获取需要访问的虚拟内存地址和线程编号，根据虚拟内存地址得到虚拟内存页面编号，再使用虚拟内存页面编号和线程编号查询改进的页表，得到线程私有的物理内存页面编号，与原始的虚拟内存地址合成物理内存地址。

3.根据权利要求1和2所述的面向多核确定性的基于硬件的内存隔离方法，其特征在于，进程中的线程共享虚拟内存地址空间，但是实际可能映射到不同的物理内存地址上，而其实现的方式对程序编程者是透明的。所述步骤2)中，详细步骤如下：

S1)并行阶段开始时，进程中的所有线程共享内存，改进的MMU将改进的页表中，相同虚拟内存页面编号的页表项中的物理内存页面编号设置为相同的，即上一次串行阶段结束后形成的唯一的内存版本。

S2)并行阶段中，一个线程第一次写数据到某个内存页面中时，为该线程生成一个私有物理内存页面，该私有物理内存页面中的内容与原始的共享物理内存页面一致。之后，将改进的页表中相应页表项中物理页面编号，修改为新生成的私有物理内存页面编号。本次并行阶段中，该线程对该虚拟内存页面中的读写操作均在新生成的私有物理内存页面中进行，不再影响原始的共享物理内存页面。

S3)并行阶段结束后，切换至串行阶段时，按照某个确定性的顺序，每个线程将私有物理内存页面中修改的部分内容提交到共享物理内存页面中。