CN107680031A - 一种rgb转yuv方法、系统及计算机可读存储介质 - Google Patents
一种rgb转yuv方法、系统及计算机可读存储介质 Download PDFInfo
- Publication number
- CN107680031A CN107680031A CN201710911536.2A CN201710911536A CN107680031A CN 107680031 A CN107680031 A CN 107680031A CN 201710911536 A CN201710911536 A CN 201710911536A CN 107680031 A CN107680031 A CN 107680031A
- Authority
- CN
- China
- Prior art keywords
- rgb
- yuv
- fpga
- data
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
本发明公开了一种面向CPU+FPGA异构加速平台的RGB转YUV方法、系统及计算机可读存储介质，该方法包括：主机端将RGB数据发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息；FPGA端根据参数信息，对RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至DDR内存；主机端从DDR内存获取转化YUV数据；本发明通过FPGA端根据参数信息，对RGB数据进行RGB转YUV并行计算，可以利用FPGA端对RGB转YUV算法的并行加速，提高了图像处理的速度和性能，有效改善了RGB转YUV算法的实现效率，减少了开发周期和成本。
Description
技术领域
本发明涉及可重构计算技术领域，特别涉及一种面向CPU+FPGA异构加速平台的RGB转YUV方法、系统及计算机可读存储介质。
背景技术
图片解码后，往往得到的是RGB或者ARGB数据，而在图像压缩和传输等处理时往往需要占用空间较小的YUV格式。因此，在图像处理过程中，RGB转YUV是不可或缺的一个步骤。
现有技术中，RGB转YUV算法是使用编程语言描述一个串行的过程，分别将RGB数据代入公式计算出对应的YUV数据，然后进行采样，不管是计算过程还是采样过程都是串行的。然而，在这个云计算的时代，大量图像需要处理，现有的云计算中心对于处理图像信息的性能已不足以满足越来越大的图像处理需求。因此，如何提高云计算中心对于处理图像信息的性能，是现今急需解决的问题。
发明内容
本发明的目的是提供一种面向CPU+FPGA异构加速平台的RGB转YUV方法、系统及计算机可读存储介质，以利用FPGA(Field-Programmable Gate Array，现场可编程门阵列)对RGB转YUV算法的并行加速，提高图像处理性能。
为解决上述技术问题，本发明提供一种面向CPU+FPGA异构加速平台的RGB转YUV方法，包括：
主机端将RGB数据发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息；
所述FPGA端根据所述参数信息，对所述RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至所述DDR内存；
所述主机端从所述DDR内存获取所述转化YUV数据。
可选的，所述FPGA端根据所述参数信息，对所述RGB数据进行RGB转YUV并行计算，包括：
所述FPGA端利用OpenCL语言实现的RGB转YUV内核，根据所述参数信息对所述RGB数据进行RGB转YUV并行计算。
可选的，所述FPGA端利用OpenCL语言实现的RGB转YUV内核，根据所述参数信息对所述RGB数据进行RGB转YUV并行计算，包括：
所述FPGA端将所述RGB数据从所述DDR内存读取至片上缓存；
通过预设计算公式将所述RGB数据并行计算成YUV数据；
对所述YUV数据进行采样，并将采样后的所述YUV数据进行宏块分发，获取所述转化YUV数据。
可选的，该方法还包括：
所述主机端创建与所述FPGA端进行数据通信的缓存，并将所述缓存存放在所述DDR内存上。
本发明还提供了一种面向CPU+FPGA异构加速平台的RGB转YUV系统，包括：
主机端，用于将RGB数据发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息；从所述DDR内存获取转化YUV数据；
所述FPGA端，用于根据所述参数信息，对所述RGB数据进行RGB转YUV并行计算，并将获取的所述转化YUV数据存储至所述DDR内存。
可选的，所述FPGA端具体用于利用OpenCL语言实现的RGB转YUV内核，根据所述参数信息对所述RGB数据进行RGB转YUV并行计算。
可选的，所述主机端还用于创建与所述FPGA端进行数据通信的缓存，并将所述缓存存放在所述DDR内存上。
此外，本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述的面向CPU+FPGA异构加速平台的RGB转YUV方法的步骤。
本发明所提供的一种面向CPU+FPGA异构加速平台的RGB转YUV方法，包括：主机端将RGB数据发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息；FPGA端根据参数信息，对RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至DDR内存；主机端从DDR内存获取转化YUV数据；
可见，本发明通过FPGA端根据参数信息，对RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至DDR内存，可以利用FPGA端对RGB转YUV算法的并行加速，提高了图像处理的速度和性能，有效改善了RGB转YUV算法的实现效率，减少了开发周期和成本。此外，本发明还提供了一种面向CPU+FPGA异构加速平台的RGB转YUV系统及计算机可读存储介质，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的一种面向CPU+FPGA异构加速平台的RGB转YUV方法的流程图；
图2为本发明实施例所提供的一种面向CPU+FPGA异构加速平台的RGB转YUV系统的结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明实施例所提供的一种面向CPU+FPGA异构加速平台的RGB转YUV方法的流程图。该方法可以包括：
步骤101：主机端将RGB数据发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息。
其中，本步骤的目的可以为主机端(CPU)将需要进行RGB转YUV并行计算的RGB数据传输到FPGA板卡上的DDR内存，并设置FPGA端对RGB数据进行RGB转YUV并行计算所需的参数信息。主机端(CPU)进行本步骤的具体方式，可以执行对应的可执行程序文件。对于可执行程序文件的具体内容，可以为编译器对OpenCL(Open Computing Language，开放式计算语言)语言描述的主机端程序进行编译生成的文件，也可以为编译器对其他语言描述的主机端程序进行编译生成的文件。只要可以达到本步骤的目的，本实施例对此不做任何限制。
可以理解的是，本步骤中的FPGA板卡的DDR内存，可以为主机端与FPGA端进行数据通信的缓存(Buffer)。如主机端与FPGA端之间采用PCI-E接口连接，进行数据通信，可以采用FPGA端所在的FPGA板卡上的DDR内存作为数据缓存。也就是说，本步骤之前还可以包括主机端创建与FPGA端进行数据通信的缓存，并将缓存存放在DDR内存上的步骤。对于缓存存放的DDR内存的具体存放位置，可以由设计人员自行设置，如可以存放在FPGA板卡上的DDR3内存，也就是，采用DDR3内存作为数据缓存。本实施例对此不做任何限制。
需要说明的是，本步骤设置的FPGA端运行所需的参数信息，可以由设计人员根据FPGA端对RGB数据进行的RGB转YUV并行计算对应进行设置，只要可以保证FPGA端可以根据参数信息，对RGB数据进行RGB转YUV并行计算，本实施例对此不做任何限制。对应的，主机端可以将参数信息发送至FPGA端的片上缓存，方便FPGA端对参数信息的调用。
步骤102：FPGA端根据参数信息，对RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至DDR内存。
其中，本步骤的目的可以为利用FPGA端作为协处理器对RGB数据进行RGB转YUV并行计算。对于FPGA端对对RGB数据进行RGB转YUV并行计算的具体方式，可以为执行由AlteraSDK for OpenCL(高层次综合工具)工具对OpenCL语言描述的RGB转YUV内核(kernel)进行编译生成的Aocx文件，也就是，FPGA端可以执行由Altera SDK for OpenCL工具对RGB转YUV内核自动化映射生成的比特流(Aocx文件)，对RGB数据进行RGB转YUV并行计算；也可以执行由其他工具对其他语言描述的RGB转YUV内核进行编译生成的FPGA端可执行的文件。只要可以达到本步骤的目的，本实施例对此不做任何限制。
可以理解的是，RGB转YUV内核中可以包括RGB转YUV算法的具体内容，对于RGB转YUV内核的具体内容，可以由设计人员根据现有的RGB转YUV算法，使用如OpenCL语言的计算机语言进行描述。只要FPGA端可以根据参数信息，对RGB数据进行RGB转YUV并行计算，本实施例对此不做任何限制。
需要说明的是，本步骤中的FPGA端对RGB数据进行的RGB转YUV并行计算，可以包括对RGB转YUV算法中计算过程的并行，如同时运用Y＝0.299R+0.587G+0.114B、U＝-0.147R-0.289G+0.436B和V＝0.615R-0.515G-0.100B这三个预设公式，计算出RGB数据对应的YUV数据；还可以包括对RGB转YUV算法中采样过程的并行，如为了对FPGA+CPU异构并行结构实现流水并提升运算性能，可以对RGB转YUV算法进行分宏块和子块的优化，宏块分发可有效防止在流水时频繁访问FPGA的DDR内存时产生的存储依赖，减少多次访问DDR内存时间，提高运算性能。本实施例对此不做任何限制。
具体的，本步骤中的FPGA端根据参数信息，对RGB数据进行RGB转YUV并行计算的过程，可以为FPGA端将RGB数据从DDR内存读取至片上缓存；通过预设计算公式将RGB数据并行计算成YUV数据；对YUV数据进行采样，并将采样后的YUV数据进行宏块分发，获取转化YUV数据。其中，转化YUV数据可以为FPGA端对RGB数据进行RGB转YUV并行计算后，获取的最终数据。
步骤103：主机端从DDR内存获取转化YUV数据。
其中，本步骤的目的可以为主机端从FPGA板卡上的DDR内存读取FPGA端对RGB数据进行RGB转YUV并行计算得到的转化YUV数据，对于主机端进行本步骤的具体方式，可以执行对应的可执行程序文件。对于可执行程序文件的具体内容，可以为编译器对OpenCL语言描述的主机端程序进行编译生成的文件，也可以为编译器对其他语言描述的主机端程序进行编译生成的文件。只要可以达到本步骤的目的，本实施例对此不做任何限制。
可以理解的是，本实施例所提供的方法中主机端写入RGB数据的DDR内存和读取转化YUV数据的DDR内存，可以为FPGA板卡上的同一DDR内存，也可以为FPGA板卡上的两个不同的DDR内存。本实施例对此不做任何限制。
具体的，本实施例所提供的方法还可以包括主机端与FPGA端进行信息交互的过程，如主机端可以在步骤101之后，可以向FPGA端发送启动信号，以提示FPGA端进行步骤102的操作；FPGA端在步骤102之后，可以向主机端发送完成信号，以提示主机端从DDR内存获取转化YUV数据。对于主机端与FPGA端具体的信息交互过程，可以由设计人员根据实用场景和用户需求自行设置，本实施例对此不做任何限制。
本实施例中，本发明实施例通过FPGA端根据参数信息，对RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至DDR内存，可以利用FPGA端对RGB转YUV算法的并行加速，提高了图像处理的速度和性能，有效改善了RGB转YUV算法的实现效率，减少了开发周期和成本。。
请参考图2，图2为本发明实施例所提供的一种面向CPU+FPGA异构加速平台的RGB转YUV系统的结构图。该系统可以包括：
主机端100，用于将RGB数据发送至FPGA板卡的DDR内存，并设置FPGA端200运行所需的参数信息；从DDR内存获取转化YUV数据；
FPGA端200，用于根据参数信息，对RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至DDR内存。
可选的，FPGA端200可以具体用于利用OpenCL语言实现的RGB转YUV内核，根据参数信息对RGB数据进行RGB转YUV并行计算。
可选的，FPGA端200可以具体用于将RGB数据从DDR内存读取至片上缓存；通过预设计算公式将RGB数据并行计算成YUV数据；对YUV数据进行采样，并将采样后的YUV数据进行宏块分发，获取转化YUV数据。
可选的，主机端100还可以用于创建与FPGA端进行数据通信的缓存，并将缓存存放在DDR内存上。
本实施例中，本发明实施例通过FPGA端200根据参数信息，对RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至DDR内存，可以利用FPGA端200对RGB转YUV算法的并行加速，提高了图像处理的速度和性能，有效改善了RGB转YUV算法的实现效率，减少了开发周期和成本。
本发明实施例还提供了一种计算机可读存储介质，其上存有计算机程序，该计算机程序被执行时可以实现上述实施例所提供的面向CPU+FPGA异构加速平台的RGB转YUV方法的步骤。该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的面向CPU+FPGA异构加速平台的RGB转YUV方法、系统及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (8)
1.一种面向CPU+FPGA异构加速平台的RGB转YUV方法，其特征在于，包括：
主机端将RGB数据发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息；
所述FPGA端根据所述参数信息，对所述RGB数据进行RGB转YUV并行计算，并将获取的转化YUV数据存储至所述DDR内存；
所述主机端从所述DDR内存获取所述转化YUV数据。
2.根据权利要求1所述的面向CPU+FPGA异构加速平台的RGB转YUV方法，其特征在于，所述FPGA端根据所述参数信息，对所述RGB数据进行RGB转YUV并行计算，包括：
所述FPGA端利用OpenCL语言实现的RGB转YUV内核，根据所述参数信息对所述RGB数据进行RGB转YUV并行计算。
3.根据权利要求2所述的面向CPU+FPGA异构加速平台的RGB转YUV方法，其特征在于，所述FPGA端利用OpenCL语言实现的RGB转YUV内核，根据所述参数信息对所述RGB数据进行RGB转YUV并行计算，包括：
所述FPGA端将所述RGB数据从所述DDR内存读取至片上缓存；
通过预设计算公式将所述RGB数据并行计算成YUV数据；
对所述YUV数据进行采样，并将采样后的所述YUV数据进行宏块分发，获取所述转化YUV数据。
4.根据权利要求1至3任一项所述的面向CPU+FPGA异构加速平台的RGB转YUV方法，其特征在于，还包括：
所述主机端创建与所述FPGA端进行数据通信的缓存，并将所述缓存存放在所述DDR内存上。
5.一种面向CPU+FPGA异构加速平台的RGB转YUV系统，其特征在于，包括：
主机端，用于将RGB数据发送至FPGA板卡的DDR内存，并设置FPGA端运行所需的参数信息；从所述DDR内存获取转化YUV数据；
所述FPGA端，用于根据所述参数信息，对所述RGB数据进行RGB转YUV并行计算，并将获取的所述转化YUV数据存储至所述DDR内存。
6.根据权利要求5所述的面向CPU+FPGA异构加速平台的RGB转YUV系统，其特征在于，所述FPGA端具体用于利用OpenCL语言实现的RGB转YUV内核，根据所述参数信息对所述RGB数据进行RGB转YUV并行计算。
7.根据权利要求5或6所述的面向CPU+FPGA异构加速平台的RGB转YUV方法，其特征在于，所述主机端还用于创建与所述FPGA端进行数据通信的缓存，并将所述缓存存放在所述DDR内存上。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的面向CPU+FPGA异构加速平台的RGB转YUV方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710911536.2A CN107680031A (zh) | 2017-09-29 | 2017-09-29 | 一种rgb转yuv方法、系统及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710911536.2A CN107680031A (zh) | 2017-09-29 | 2017-09-29 | 一种rgb转yuv方法、系统及计算机可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107680031A true CN107680031A (zh) | 2018-02-09 |
Family
ID=61138573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710911536.2A Pending CN107680031A (zh) | 2017-09-29 | 2017-09-29 | 一种rgb转yuv方法、系统及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107680031A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110062241A (zh) * | 2019-05-22 | 2019-07-26 | 苏州浪潮智能科技有限公司 | 一种Alpha通道数据的压缩方法、系统及相关组件 |
| CN110399596A (zh) * | 2019-07-26 | 2019-11-01 | 浪潮电子信息产业股份有限公司 | 一种文件格式转换方法、系统及相关组件 |
| US20210203900A1 (en) * | 2020-04-17 | 2021-07-01 | Beijing Baidu Netcom Science And Technology Co., Ltd. | Image processing method and apparatus, electronic device and computer-readable storage medium |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020033900A1 (en) * | 2000-06-14 | 2002-03-21 | Yoshihiro Honma | Image signal processing apparatus |
| CN106331532A (zh) * | 2016-08-26 | 2017-01-11 | 北京金山安全软件有限公司 | 一种数据转换方法、装置及电子设备 |
| CN107154062A (zh) * | 2017-05-12 | 2017-09-12 | 郑州云海信息技术有限公司 | 一种WebP有损压缩算法的实现方法、装置及系统 |
-
2017
- 2017-09-29 CN CN201710911536.2A patent/CN107680031A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020033900A1 (en) * | 2000-06-14 | 2002-03-21 | Yoshihiro Honma | Image signal processing apparatus |
| CN106331532A (zh) * | 2016-08-26 | 2017-01-11 | 北京金山安全软件有限公司 | 一种数据转换方法、装置及电子设备 |
| CN107154062A (zh) * | 2017-05-12 | 2017-09-12 | 郑州云海信息技术有限公司 | 一种WebP有损压缩算法的实现方法、装置及系统 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110062241A (zh) * | 2019-05-22 | 2019-07-26 | 苏州浪潮智能科技有限公司 | 一种Alpha通道数据的压缩方法、系统及相关组件 |
| CN110399596A (zh) * | 2019-07-26 | 2019-11-01 | 浪潮电子信息产业股份有限公司 | 一种文件格式转换方法、系统及相关组件 |
| US20210203900A1 (en) * | 2020-04-17 | 2021-07-01 | Beijing Baidu Netcom Science And Technology Co., Ltd. | Image processing method and apparatus, electronic device and computer-readable storage medium |
| US11930307B2 (en) * | 2020-04-17 | 2024-03-12 | Beijing Baidu Netcom Science Technology Co., Ltd. | Image processing method and apparatus, electronic device and computer-readable storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11132828B2 (en) | Non-volatile storage for graphics hardware | |
| CN110546654B (zh) | 通过构造接口的带宽控制来增强dnn模块的处理性能 | |
| CN110008009B (zh) | 在运行时绑定常量以提高资源利用率 | |
| CN101779219B (zh) | 用于图形系统中的变动包装和链接的方案 | |
| CN108268422A (zh) | 用于处理非常稀疏和超稀疏矩阵数据的硬件加速器架构 | |
| CN107027036A (zh) | 一种fpga异构加速平台的解压缩方法、装置及系统 | |
| CN107346351A (zh) | 用于基于源代码中定义的硬件要求来设计fpga的方法和系统 | |
| JP6991983B2 (ja) | 機械学習システムをトレーニングする方法及びシステム | |
| CN107680031A (zh) | 一种rgb转yuv方法、系统及计算机可读存储介质 | |
| CN102648450A (zh) | 用于并行命令列表生成的硬件 | |
| CN110046116B (zh) | 一种张量填充方法、装置、设备及存储介质 | |
| CN107111452A (zh) | 应用于计算机系统的数据迁移方法和装置、计算机系统 | |
| CN108255989B (zh) | 图片存储方法、装置、终端设备及计算机存储介质 | |
| CN108804137A (zh) | 用于双目的地类型转换、累加和原子存储器操作的指令 | |
| CN109542713A (zh) | 一种验证方法及验证装置 | |
| CN110825435B (zh) | 用于处理数据的方法和装置 | |
| CN107704268A (zh) | Md5哈希函数计算方法、系统及计算机可读存储介质 | |
| CN108269226A (zh) | 用于处理稀疏数据的装置和方法 | |
| WO2019185634A1 (en) | Block transfer of neuron output values through data memory for neurosynaptic processors | |
| CN113254073B (zh) | 数据处理方法及装置 | |
| CN108008959A (zh) | 一种软件开发工具包sdk接入方法、系统及装置 | |
| CN104346132A (zh) | 应用于智能卡虚拟机运行的控制装置及智能卡虚拟机 | |
| CN110795165A (zh) | 一种神经网络模型数据的加载方法及相关装置 | |
| CN103942082A (zh) | 一种消除冗余的内存访问操作的编译优化方法 | |
| Gribbon et al. | Design patterns for image processing algorithm development on fpgas |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180209 |