CN107634870A - 一种实现ip验证的方法及装置 - Google Patents
一种实现ip验证的方法及装置 Download PDFInfo
- Publication number
- CN107634870A CN107634870A CN201610573063.5A CN201610573063A CN107634870A CN 107634870 A CN107634870 A CN 107634870A CN 201610573063 A CN201610573063 A CN 201610573063A CN 107634870 A CN107634870 A CN 107634870A
- Authority
- CN
- China
- Prior art keywords
- binary file
- storage region
- memory cell
- acquisition
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供一种实现IP验证的方法及装置。其中,方法包括提供第一存储区域,用于存储包括支持至少一个通信协议的通信实现代码以及操作第二存储区域代码,所述操作包括读、写、擦除的至少一个;提供第二存储区域,用于存储至少一个二进制文件,其中,每个二进制文件对应一项IP功能测试;执行第二存储区域的所述至少一个二进制文件,实现IP验证。本发明的方案,不仅提高了测试的正确性,还能大大提高反复测试、新增测试的效率,进而提高测试系统的完整性和稳定性。
Description
技术领域
本发明涉及系统测试领域,尤其涉及实现IP验证的方法及装置。
背景技术
微控制器MCU(Micro Control Unit)在现场可编程门阵列FPGA(Field-Programmable Gate Array)的IP(Internet Protocol)验证阶段,为了充分验证IP功能的完整性、正确性、稳定性,需要IP验证人员设计众多针对该IP测试项目并反复测试。
IP设计人员根据IP验证人员的测试结果及发现的潜在的问题,重新修改IP,再交予IP验证人员重新设计IP测试项目并对其测试,如此反复,测试周期长。
IP验证人员通常是针对该IP设计、编码、编译、并将测试代码通过调试接口下载到FPGA板载内存或板载Flash中进行调试、运行。当IP验证无误的情况下,为保证测试的可靠性,IP验证人员又须将验证过程中所设计的测试项,重新运行。此时,虽可以省去设计、编码步骤,但由于测试项目众多,编译、并将测试代码通过调试接口下载、运行仍需耗费大量时间。
当IP设计人员需要下一代MCU增加该IP部分功能时,IP验证人员仍无法避免耗费在测试该IP原有功能上所消耗的编译、并将测试代码通过调试接口下载并运行的时间。
发明内容
本发明的主要目的在于克服上述现有技术的缺陷,提出了一种实现IP验证的方法及装置,以解决现有技术IP验证的完整性、正确性、稳定性不够的技术问题。
本发明一方面提供了一种实现IP验证的方法,所述方法包括:提供第一存储区域,用于存储包括支持至少一个通信协议的通信实现代码以及操作第二存储区域代码,所述操作包括读、写、擦除的至少一个;提供第二存储区域,用于存储至少一个二进制文件,其中,每个二进制文件对应一项IP功能测试;执行第二存储区域的所述至少一个二进制文件,实现IP验证。
可选地,所述通信协议包括UART协议、I2C总线协议、SPI协议、USB协议中的至少一个。
可选地,所述第一存储区域设置为以MCU起始取址位置映射后的地址为存储起始位置,和/或第二存储区域设置在FPGA的Flash区域。
可选地,在实现IP验证后,测试结果被收集并生成可视化的测试报表。
可选地,还包括执行第一存储区域的通信实现代码获取二进制文件,进而执行操作第二存储区域代码,将获取的二进制文件写入第二存储区域。
可选地,所述将获取的二进制文件写入第二存储区域包括将获取的二进制文件以增加的方式写入第二存储区域,或者将获取的二进制文件以覆盖的方式写入第二存储区域。
可选地,所述获取的二进制文件由测试脚本生成装置发送,所述测试脚本生成装置将编写后的测试脚本对应的IP功能代码编译成为二进制文件。
可选地,所述测试脚本包括windows下的DOS脚本,和/或Linux下的Shell脚本。
本发明一方面提供了一种实现IP验证的装置,其特征在于,包括第一存储单元、第二存储单元和控制单元;所述第一存储单元,用于存储包括支持至少一个通信协议的通信实现代码以及操作第二存储单元代码,所述操作包括读、写、擦除的至少一个;所述第二存储单元,用于存储至少一个二进制文件,其中,每个二进制文件对应一项IP功能测试;所述控制单元,用于执行第二存储单元的所述至少一个二进制文件,实现IP验证。
可选地,所述通信协议包括UART协议、I2C总线协议、SPI协议、USB协议中的至少一个。
可选地,所述第一存储单元设置为以MCU起始取址位置映射后的地址为存储起始位置,和/或第二存储单元设置在FPGA的Flash区域。
可选地,所述控制器,还包括执行第一存储单元的通信实现代码获取二进制文件,进而执行操作第二存储单元代码,将获取的二进制文件写入第二存储单元。
可选地,所述将获取的二进制文件写入第二存储单元包括将获取的二进制文件以增加的方式写入第二存储单元,或者将获取的二进制文件以覆盖的方式写入第二存储单元。
可选地,所述获取的二进制文件由测试脚本生成装置发送,所述测试脚本生成装置将编写后的测试脚本对应的IP功能代码编译成为二进制文件。
可选地,所述测试脚本包括windows下的DOS脚本,和/或Linux下的Shell脚本。
可选地,在实现IP验证后,测试结果被所述测试脚本生成装置收集并生成可视化的测试报表。
本发明的方案,相对于现有技术中的IP验证的技术方案,不仅提高了测试的正确性,还能大大提高反复测试、新增测试的效率,进而提高测试系统的完整性和稳定性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是本发明提供的实现IP验证的方法的一实施例的方法示意图;
图2本发明提供的实现IP验证的方法的一实施例中的存储区域的示意图;
图3本发明提供的实现IP验证的方法的一实施例中的第一存储区域与测试脚本生成装置通信示意图;
图4本发明提供的实现IP验证的方法的一实施例中的第二存储区域与测试脚本生成装置通信示意图;
图5是本发明提供的实现IP验证的装置的一实施例的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是本发明提供的实现IP验证的方法的一实施例的方法示意图。
一种实现IP验证的方法,包括步骤S110、S130和S150。
其中步骤S110,提供第一存储区域,用于存储包括支持至少一个通信协议的通信实现代码以及操作第二存储区域代码,所述操作包括读、写、擦除的至少一个。
可选地,通信协议包括UART协议、I2C总线协议、SPI协议、USB协议中的至少一个。
步骤S130,提供第二存储区域,用于存储至少一个二进制文件,其中,每个二进制文件对应一项IP功能测试。
步骤S150,执行第二存储区域的所述至少一个二进制文件,实现IP验证。
可选地,在实现IP验证后,测试结果被收集并生成可视化的测试报表。
例如,测试结果可以以xml文件的格式呈现,当整个自动化测试完成时,只需要用浏览器打开个xml文件,即可以清楚的浏览测试结果。
可选地,可以通过执行第一存储区域的通信实现代码获取二进制文件,进而执行操作第二存储区域代码,将获取的二进制文件写入第二存储区域。
例如,一项IP功能代码经过编译后生成了一二进制文件,生成该二进制文件的实体通过某一通信协议与第一存储区域进行通信。进而,再运行第一存储区域的代码,对第二存储区域进行读或写或擦除等操作,将该二进制文件写入第二存储区。
例如,在第二存储区域可以存储一个二进制文件。或者例如,在第二存储区域可以存储多个二进制文件。
可选地,所述将获取的二进制文件写入第二存储区域包括将获取的二进制文件以增加的方式写入第二存储区域,或者将获取的二进制文件以覆盖的方式写入第二存储区域。
例如,若原第二存储区域的二进制文件对应着不需要再进行测试的测试脚本,则可以对原存储的二进制文件进行全部或部分擦除,再将新接收的二进制文件进行存储,此为覆盖的方式。
例如,当第二存储区域存储多个二进制文件时,某些原有的二进制文件可以保留,某些可以被覆盖,新增IP测试对应的二进制文件以增加的方式保存至第二存储区域。
覆盖或增加完成后,二进制文件可以按照测试脚本中特定的顺序,多次、反复执行IP测试,大大提升了IP测试的效率和准确性。
可选地,所述获取的二进制文件由测试脚本生成装置发送,所述测试脚本生成装置将编写后的测试脚本对应的IP功能代码编译成为二进制文件。
例如,测试脚本生成装置可设置在常用的装有Windows OS的个人PC上,也可设置在运行有Linux OS的嵌入式设备上。测试脚本可以是Windows下的DOS脚本,也可以是Linux下的Shell脚本。
图2本发明提供的实现IP验证的方法的一实施例中的存储区域的示意图。
本发明一具体实施方式,结合其他实施方式的各个方面。
例如,存储区域的设置如图2所示。图中对应于第一存储区域的是BOOTCODE,对应于第二存储区域的是APPCODE。
图2中,ORG_START_ADDR为MCU上电时的起始取址位置,将该起始取址位置进行映射后地址为MAP_START_ADDR。以MAP_START_ADDR为起始,一定大小的地址空间,例如2KB的地址空间,作为第一存储区域。
可选地,第二存储区域可以设置在FPGA的Flash区域。
图3本发明提供的实现IP验证的方法的一实施例中的第一存储区域与测试脚本生成装置通信示意图。
本发明一具体实施方式,结合其他实施方式的各个方面。在图3中,测试脚本需要调用的装置标记为Executable Utility和第一存储区域标记为BOOTCODE。
图3中“ROMCon”为Executable Utility与BOOTROM建立通信链路的请求命令,BOOTROM确认收到该命令后向BOOTCODE发送“P”以示“成功”应答,发送“N”以示”超时”应答。
“Er”为Executable Utility请求擦除FPGA板载Flash命令,BOOTROM确认成功擦除Flash后发送“P”以示“成功”应答,发送“N”以示“失败”应答。
“Wr”为Executable Utility请求写FPGA板载Flash命令,紧随其后便是写入Flash的字节流,BOOTROM确认成功写入Flash后发送“P”以示“成功”应答,发送“N”以示“失败”应答。
“Rd”为Executable Utility请求读FPGA板载Flash命令,紧随其后便是BOOTCODE读出Flash内容的字节流,Executable Utility确认成功读入Flash内容后发送”P”以示”成功”应答,发送”N”以示”失败”应答。
“Rb”为Executable Utility请求重新启动MCU的命令,该命令无应答。
图4本发明提供的实现IP验证的方法的一实施例中的第二存储区域与测试脚本生成装置通信示意图。
本发明一具体实施方式,结合其他实施方式的各个方面。在图4中,测试脚本生成装置标记为Executable Utility和第二存储区域标记为APPCODE。
其中,APPCODE在每个测试项测试完成后该命令后向Executable Utility发送“P”以示“成功”应答,发送“N”以示“失败”应答;
“Rb”为Executable Utility请求重新启动MCU的命令,该命令无应答。
本发明一具体实施方式,结合其他实施方式的各个方面。
在本实施方式中,MCU上电运行的地址0x00000000(ORG_START_ADDR)映射到0x1FFFF000(MAP_START_ADDR)。并将MAP_START_ADDR以下2KB字节称之为第一存储区域。
第一存储区域的大小,可以根据实际应用情况,例如FPGA板载Flash大小等确定。
控制器将利用MCU Uart通信协议与外部实体通信。与外部通信的代码固化在第一存储区域。
根据MCU本身支持的硬件通信接口确定第一存储区域支持的通信协议,例如可以包括但不限于,Uart,I2C,SPI,USB等。
第一存储区域除了具有基本的Uart(I2C,SPI等)通信功能外,还规定了与外界对应Uart(I2C,SPI等)通信的特定协议规范、具备重新Reset MCU功能以及访问FPGA平台板载Flash的能力。这里的访问能力是指:读、写、擦除板载Flash的能力。
IP验证人员设计可以运行在用于开发测试的个人PC上或运行于嵌入式的LinuxOS上的可执行实体。该可执行实体支持与第一存储区域之间的通信协议,具备通过某一通信协议,例如Uart,与第一存储区域交互的能力。
IP验证人员将IP的每一条测试项编译成可以在MCU上运行的,特定的二进制文件,并按一定的命名规则整理并存放。IP验证人员编写测试脚本,测试脚本中每一项对应于一个编译好的二进制文件,每一个二进制文件对应着IP相关功能的测试。每个测试项完成时,第二存储区域向Uart(I2C、SPI等)发送特定的字符(参考图4所示),以指示该测试项“成功”或者“失败”,并等待从可执行实体发出的系统重启命令。
测试启动后,测试脚本按序与第一存储区域中的代码按特定的协议进行通信,并逐个将二进制文件烧入到FPGA板载Flash中,之后Reset MCU平台,MCU运行烧录在Flash中的代码。
最后,测试脚本收集测试结果并生成可视化的测试报表。
当MCU IP需要迭代设计时,只需要将测试新增加的IP功能所需要的测试项二进制文件补充加入到测试脚本中,自动运行该脚本即可。免去了为测试IP原有功能所花费的编译、下载时间。
图5是本发明提供的实现IP验证的装置的一实施例的结构示意图。
一种实现IP验证的装置20,包括第一存储单元201、第二存储单元203和控制单元205。
第一存储单元201,用于存储包括支持至少一个通信协议的通信实现代码以及操作第二存储单元代码,所述操作包括读、写、擦除的至少一个。
可选地,通信协议包括UART协议、I2C总线协议、SPI协议、USB协议中的至少一个。
可选地,第一存储单元设置为以MCU起始取址位置映射后的地址为存储起始位置
第二存储单元203,用于存储至少一个二进制文件,其中,每个二进制文件对应一项IP功能测试。
可选地,第二存储单元设置在FPGA的Flash区域。
控制单元205,用于执行第二存储单元的所述至少一个二进制文件,实现IP验证。
可选地,在实现IP验证后,测试结果被收集并生成可视化的测试报表。
例如,测试结果可以以xml文件的格式呈现,当整个自动化测试完成时,只需要用浏览器打开个xml文件,即可以清楚的浏览测试结果。
可选地,可以通过执行第一存储单元的通信实现代码获取二进制文件,进而执行操作第二存储单元代码,将获取的二进制文件写入第二存储单元。
例如,一项IP功能测试脚本经过编译后生成了一二进制文件,生成该二进制文件的实体通过某一通信协议与第一存储单元进行通信。进而,再运行第一存储单元的代码,对第二存储单元进行读或写或擦除等操作,将该二进制文件写入第二存储单元。
例如,在第二存储区域可以存储一个二进制文件。或者例如,在第二存储区域可以存储多个二进制文件。
可选地,所述将获取的二进制文件写入第二存储单元包括将获取的二进制文件以增加的方式写入第二存储单元,或者将获取的二进制文件以覆盖的方式写入第二存储单元。
例如,若原第二存储单元的二进制文件对应着不需要再进行测试的测试脚本,则可以对原存储的二进制文件进行全部或部分擦除,再将新接收的二进制文件进行存储,此为覆盖的方式。
例如,当第二存储区域存储多个二进制文件时,某些原有的二进制文件可以保留,某些可以被覆盖,新增IP测试对应的二进制文件以增加的方式保存至第二存储区域。
覆盖或增加完成后,二进制文件可以按照测试脚本特定的顺序,多次、反复执行IP测试,大大提升了IP测试的效率和准确性。
可选地,所述获取的二进制文件由测试脚本生成装置发送,所述测试脚本生成装置将编写后的测试脚本编译成为二进制文件。
例如,测试脚本生成所调用的装置可设置在常用的装有Windows OS的个人PC上,也可设置在运行有Linux OS的嵌入式设备上。测试脚本可以是Windows下的DOS脚本,也可以是Linux下的Shell脚本。
本发明的方案,不仅提高了测试的正确性,还能大大提高反复测试、新增测试的效率,进而提高测试系统的完整性和稳定性。
本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体予以传输。其它实例及实施方案在本发明及所附权利要求书的范围及精神内。举例来说,归因于软件的性质,上文所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任何者的组合执行的软件实施。此外,各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如所述单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,单元或模块的间接耦合或通信连接,可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为控制装置的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (16)
1.一种实现IP验证的方法,其特征在于,所述方法包括:
提供第一存储区域,用于存储包括支持至少一个通信协议的通信实现代码以及操作第二存储区域代码,所述操作包括读、写、擦除的至少一个;
提供第二存储区域,用于存储至少一个二进制文件,其中,每个二进制文件对应一项IP功能测试;
执行第二存储区域的所述至少一个二进制文件,实现IP验证。
2.根据权利要求1所述的方法,其特征在于,所述通信协议包括UART协议、I2C总线协议、SPI协议、USB协议中的至少一个。
3.根据权利要求1或2所述的方法,其特征在于,所述第一存储区域设置为以MCU起始取址位置映射后的地址为存储起始位置,和/或第二存储区域设置在FPGA的Flash区域。
4.根据权利要求1-3任一所述的方法,其特征在于,在实现IP验证后,测试结果被收集并生成可视化的测试报表。
5.根据权利要求1-4任一所述的方法,其特征在于,还包括执行第一存储区域的通信实现代码获取二进制文件,进而执行操作第二存储区域代码,将获取的二进制文件写入第二存储区域。
6.根据权利要求5所述的方法,其特征在于,所述将获取的二进制文件写入第二存储区域包括将获取的二进制文件以增加的方式写入第二存储区域,或者将获取的二进制文件以覆盖的方式写入第二存储区域。
7.根据权利要求5或6所述的方法,其特征在于,所述获取的二进制文件由测试脚本生成装置发送,所述测试脚本生成装置将编写后的测试脚本对应的IP功能代码编译成为二进制文件。
8.根据权利要求7所述的方法,其特征在于,所述测试脚本包括windows下的DOS脚本,和/或Linux下的Shell脚本。
9.一种实现IP验证的装置,其特征在于,包括第一存储单元、第二存储单元和控制单元;
所述第一存储单元,用于存储包括支持至少一个通信协议的通信实现代码以及操作第二存储单元代码,所述操作包括读、写、擦除的至少一个;
所述第二存储单元,用于存储至少一个二进制文件,其中,每个二进制文件对应一项IP功能测试;
所述控制单元,用于执行第二存储单元的所述至少一个二进制文件,实现IP验证。
10.根据权利要求9所述的装置,其特征在于,所述通信协议包括UART协议、I2C总线协议、SPI协议、USB协议中的至少一个。
11.根据权利要求9或10所述的装置,其特征在于,所述第一存储单元设置为以MCU起始取址位置映射后的地址为存储起始位置,和/或第二存储单元设置在FPGA的Flash区域。
12.根据权利要求9-11任一所述的装置,其特征在于,所述控制器,还包括执行第一存储单元的通信实现代码获取二进制文件,进而执行操作第二存储单元代码,将获取的二进制文件写入第二存储单元。
13.根据权利要求12所述的装置,其特征在于,所述将获取的二进制文件写入第二存储单元包括将获取的二进制文件以增加的方式写入第二存储单元,或者将获取的二进制文件以覆盖的方式写入第二存储单元。
14.根据权利要求12或13所述的装置,其特征在于,所述获取的二进制文件由测试脚本生成装置发送,所述测试脚本生成装置将编写后的测试脚本对应的IP功能代码编译成为二进制文件。
15.根据权利要求14所述的装置,其特征在于,所述测试脚本包括windows下的DOS脚本,和/或Linux下的Shell脚本。
16.根据权利要求14或15所述的装置,其特征在于,在实现IP验证后,测试结果被所述测试脚本生成装置收集并生成可视化的测试报表。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610573063.5A CN107634870B (zh) | 2016-07-18 | 2016-07-18 | 一种实现ip验证的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610573063.5A CN107634870B (zh) | 2016-07-18 | 2016-07-18 | 一种实现ip验证的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107634870A true CN107634870A (zh) | 2018-01-26 |
CN107634870B CN107634870B (zh) | 2019-11-12 |
Family
ID=61112431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610573063.5A Active CN107634870B (zh) | 2016-07-18 | 2016-07-18 | 一种实现ip验证的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107634870B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109614366A (zh) * | 2018-11-15 | 2019-04-12 | 广东工贸职业技术学院 | 运动控制系统的可配置方法及装置 |
CN109660417A (zh) * | 2018-05-02 | 2019-04-19 | 王泽政 | 一种基于设备管理器的测试多通信协议的方法及装置 |
CN113094274A (zh) * | 2021-04-14 | 2021-07-09 | 深圳忆联信息系统有限公司 | 基于Python的FPGA验证方法、装置、计算机设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1609862A (zh) * | 2004-11-19 | 2005-04-27 | 华南理工大学 | 基于pci总线的ip核仿真验证平台及其验证方法 |
CN1622053A (zh) * | 2004-12-24 | 2005-06-01 | 北京中星微电子有限公司 | 一种嵌入式产品软件开发方法 |
US7096439B2 (en) * | 2003-05-21 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for performing intellectual property merge |
CN101477471A (zh) * | 2009-01-07 | 2009-07-08 | 杭州海康威视数字技术股份有限公司 | 一种嵌入式系统固件在线升级方法 |
CN104111890A (zh) * | 2014-07-29 | 2014-10-22 | 北京航空航天大学 | 一种实时性能测试方法与系统 |
CN104268078A (zh) * | 2014-09-23 | 2015-01-07 | 北京控制工程研究所 | 一种基于参数化ip 测试用例集合的芯片自动化验证方法 |
-
2016
- 2016-07-18 CN CN201610573063.5A patent/CN107634870B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7096439B2 (en) * | 2003-05-21 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for performing intellectual property merge |
CN1609862A (zh) * | 2004-11-19 | 2005-04-27 | 华南理工大学 | 基于pci总线的ip核仿真验证平台及其验证方法 |
CN1622053A (zh) * | 2004-12-24 | 2005-06-01 | 北京中星微电子有限公司 | 一种嵌入式产品软件开发方法 |
CN101477471A (zh) * | 2009-01-07 | 2009-07-08 | 杭州海康威视数字技术股份有限公司 | 一种嵌入式系统固件在线升级方法 |
CN104111890A (zh) * | 2014-07-29 | 2014-10-22 | 北京航空航天大学 | 一种实时性能测试方法与系统 |
CN104268078A (zh) * | 2014-09-23 | 2015-01-07 | 北京控制工程研究所 | 一种基于参数化ip 测试用例集合的芯片自动化验证方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109660417A (zh) * | 2018-05-02 | 2019-04-19 | 王泽政 | 一种基于设备管理器的测试多通信协议的方法及装置 |
CN109614366A (zh) * | 2018-11-15 | 2019-04-12 | 广东工贸职业技术学院 | 运动控制系统的可配置方法及装置 |
CN109614366B (zh) * | 2018-11-15 | 2023-06-06 | 广东工贸职业技术学院 | 运动控制系统的可配置方法及装置 |
CN113094274A (zh) * | 2021-04-14 | 2021-07-09 | 深圳忆联信息系统有限公司 | 基于Python的FPGA验证方法、装置、计算机设备及存储介质 |
CN113094274B (zh) * | 2021-04-14 | 2023-10-13 | 深圳忆联信息系统有限公司 | 基于Python的FPGA验证方法、装置、计算机设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN107634870B (zh) | 2019-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107247859B (zh) | 逻辑电路设计的验证方法、装置、电子设备及存储介质 | |
JP4810349B2 (ja) | I/o装置及び方法 | |
US20130054533A1 (en) | Verifying a data recovery component using a managed interface | |
CN109284117A (zh) | 基于闪存微控制器的固件升级方法和系统及闪存微控制器 | |
CN104077204B (zh) | 可重构的8位rsic单片机仿真器 | |
CN108563567A (zh) | 自动化测试方法、装置、设备及计算机可读存储介质 | |
CN105320553A (zh) | 一种基于国产处理器平台更新网卡固件的方法及系统 | |
CN109656608A (zh) | 一种mcu固件升级方法及其相关设备 | |
CN107634870A (zh) | 一种实现ip验证的方法及装置 | |
CN108170457A (zh) | 固件升级方法、装置及vr头戴式显示器 | |
CN102662688B (zh) | 一种Nor flash更新方法及装置 | |
CN109445691A (zh) | 一种提高ftl算法开发和验证效率的方法及装置 | |
CN111262753B (zh) | 一种numa节点个数自动配置方法方法、系统、终端及存储介质 | |
CN108614762A (zh) | 一种浏览器测试方法及装置 | |
US10067894B1 (en) | Cable-based configuration | |
CN113687779A (zh) | 数据迁移方法、装置、电子设备及可读存储介质 | |
CN109426511A (zh) | 软核更新方法和系统 | |
CN103678751B (zh) | 处理器芯片仿真调试系统 | |
CN112885403B (zh) | 一种Flash控制器的功能测试方法、装置及设备 | |
CN116112412A (zh) | 一种虚拟网卡绑定冗余功能测试方法、系统、装置及介质 | |
CN110537171B (zh) | 测试设备及用于对设备驱动器软件进行测试的方法 | |
CN107908418B (zh) | 光纤通道节点卡的逻辑程序升级方法及光纤通道总线设备 | |
CN110990116A (zh) | 在智能网卡和虚拟机之间传输数据的方法、装置和系统 | |
CN110045966A (zh) | 安装器的处理方法、装置及设备 | |
CN113360379B (zh) | 程序测试环境创建方法和程序测试环境创建装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |