CN107612767A - 一种基于正弦余弦算法的NoC测试规划方法 - Google Patents
一种基于正弦余弦算法的NoC测试规划方法 Download PDFInfo
- Publication number
- CN107612767A CN107612767A CN201710685262.XA CN201710685262A CN107612767A CN 107612767 A CN107612767 A CN 107612767A CN 201710685262 A CN201710685262 A CN 201710685262A CN 107612767 A CN107612767 A CN 107612767A
- Authority
- CN
- China
- Prior art keywords
- test
- time
- core
- noc
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种基于正弦余弦算法的NoC测试规划方法，采用专用TAM的并行测试方法，在满足功耗、引脚约束的条件下，建立测试规划模型，对NoC进行测试。通过群体围绕最优解进行正弦、余弦的波动，以及多个随机算子和自适应变量进行寻优，达到最小化测试时间的目的。在ITC’02test benchmarks测试集上进行对比实验，结果表明相比粒子群(PSO)算法，提出的算法能够获得更短的测试时间。
Description
技术领域
本发明涉及片上网络(Network-on-Chip,NoC)技术领域，具体涉及一种基于正弦余弦算法的NoC测试规划方法。
背景技术
为了解决快速上市的问题，芯片生产厂商都采用在单个芯片上集成大量的晶体管和重用IP(Intellectual Property)核。然而，当SoC(System-on-Chip)变得越来越稠密，传统的基于总线结构的SoC受到了很多限制，如全局时钟同步、通信带宽、扩展性以及性能。为了消除总线结构带来的限制，NoC设计规范应运而生。一个典型的基于包交换互联结构NoC系统，包含IP核、路由器、资源接口和互联线。然而，相比于传统SoC，测试NoC系统的遇到了新的挑战。
像传统的基于总线的SoC一样，NoC系统的测试问题包括测试壳设计，TAM(TestAccess Mechanism)结构设计和测试规划方法。根据所用TAM的方式可分成两类，一类是在重用NoC作为TAM的方式进行的，这一类是很多研究人员专注的领域。NoC测试规划在减少测试时间，提高测试效率中起来关键性的作用，因此，如何对NoC进行高效经济的测试规划是目前亟待解决的问题。NoC测试规划问题，被证明为NP完全问题。
发明内容
本发明所要解决的是如何实现多约束条件下测试时间优化的问题，提供一种基于正弦余弦算法的NoC测试规划方法，其能够在满足测试引脚约束和测试功耗约束的情况下最小化测试时间。
为解决上述问题，本发明是通过以下技术方案实现的：
一种基于正弦余弦算法的NoC测试规划方法，包括如下步骤：
步骤1、根据IP核的数量k，设定解空间的维数；设定TAM的数量m；设定种群大小n；设定自适应常数a；设定最大迭代次数G；初始化迭代次数t＝1；
步骤2、设定NoC功耗约束和测试引脚约束；
步骤3、根据设定的NoC功耗约束和测试引脚约束，在可行解空间内随机生成维数为k、规模为m且大小为n的初始种群；
步骤4、根据总的测试时间去评估种群的每一个解，并将种群中总的测试时间最少的解作为最优解；
步骤5、更新参数r1、r2、r3和r4，即
r2＝2π×rand(0,1)
r3＝2×rand(0,1)
r4＝rand(0,1)
式中，a为自适应常数，G为最大迭代次数，t为当前迭代次数，rand(0,1)为(0,1)的随机数；
步骤6、利用参数r1、r2、r3和r4对种群的解的位置进行更新，即
式中，表示当前解在第j维第t+1代的位置，表示当前解在第j维第t代的位置，Wj是当前最优解在第j维的位置，|.|表示绝对值，1≤j≤m，m为TAM的数量，t为当前迭代次数；
步骤7、判断迭代次数t是否达到最大迭代次数G？没有达到，则让迭代次数t+1，转至步骤4；如果达到，则输出当前最优解和总的测试时间。
步骤2中，设定的NoC功耗约束为：
式中，Ptesti为核i的功耗，Pmax为系统允许最大功耗，TSi为核i的测试开始时间，TEi为核i的测试结束时间；1≤i≤k，k为IP核的数量；τ为时间槽。
步骤2中，设定的测试引脚约束为：
式中，Pini为核i的测试引脚数，Pinmax为测试中最大可用测试引脚数，TSi为核i的测试开始时间，TEi为核i的测试结束时间；1≤i≤k，k为IP核的数量；τ为时间槽。
步骤3中，可行解空间内随机生成的初始种群Xij为：
Xij＝(Ubij-Lbij)·rand(0,1)+Lbij
式中，i＝1,2,…,k，k为IP核的数量；j＝1,2,…,m，m为TAM的数量；为第i个个体的第j维的上界，Lbij为第i个个体的第j维的下界，rand(0,1)为(0,1)的随机数。
步骤4中，总的测试时间Tsum为：
其中：Ti(wj)＝{1+max(Sin,Sout)}·np+min(Sin+Sout)
式中，Ti(wj)为核i的测试时间，yij为二进制变量，Sin为核的最长Wrapper扫入扫描链的长度，Sout为核的最长Wrapper扫出扫描链的长度，np为测试矢量的个数，i＝1,2,…,k，k为IP核的数量；j＝1,2,…,m，m为TAM的数量。
上述步骤中，核i的测试时间Ti(wj)的值通过BFD算法计算所得。
与现有技术相比，本发明采用专用TAM的并行测试方法，在满足功耗、引脚约束的条件下，建立测试规划模型，对NoC进行测试。通过群体围绕最优解进行正弦、余弦的波动，以及多个随机算子和自适应变量进行寻优，达到最小化测试时间的目的。在ITC’02testbenchmarks测试集上进行对比实验，结果表明相比粒子群(PSO)算法，提出的算法能够获得更短的测试时间。
附图说明
图1为在[-2,2]区间允许一个解围绕或远离目标值的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，并参照附图，对本发明进一步详细说明。
近年来，具有群智能特征的算法在NP完全问题上显示出优越的求解性能，受到人们越来越多的关注。正弦余弦算法(Multi-verse optimizer，SCA)是Mirjalili S最新提出的一个智能优化算法，通过群体围绕最优解进行正弦、余弦的波动，以及多个随机算子和自适应变量进行寻优，适于解决组合优化的NP完全问题。为此，本发明提出一种基于正弦余弦算法的NoC测试规划方法，其能够在满足测试引脚约束和测试功耗约束的情况下最小化测试时间。
1.问题定义
采用BFD(Best Fit Decreasing)测试壳设计方法和专用测试访问机制(TAM)。嵌入式核在同一条TAM上是顺序测试，在不同的TAM上是并行测试。总的测试时间是所有并行测试的TAM测试耗时最大的测试时间。
引入一个二进制变量yij(1≤i≤k，1≤j≤m)，用来确定NoC中核到TAM的分配。系统中的每一个核都仅分配到一个TAM上。
公式(1)给出了yij定义：
式中，1≤i≤k，k为被测IP核数量，1≤j≤m，m是TAM的数量。
测试完TAM j上所有的核需要的时间为：
由于所有的TAM是并行测试的，总的测试时间为：
核本身的测试时间和测试数据传输带宽有关。假设为核i分配的TAM带宽为w，那么测试时间Ti(wj)为：
Ti(wj)＝{1+max(Sin,Sout)}·np+min(Sin+Sout) (4)
其中Sin和Sout分别表示一个核的最长Wrapper扫入扫描链和扫出扫描链的长度，np表示测试矢量的个数。Ti(wj)的值通过Wrapper设计的Best fit decreasing(BFD)算法计算所得。
在整个测试过程中，被测核使用的总测试引脚不能超过Pinmax。引入在时间槽τ中实际使用的测试引脚变量其定义如下：
其中Pinmax是测试中最大可用测试引脚数。
定义为：
其中TSi和TEi是分别为核i的测试开始时间和测试结束时间。
尽管增加TAM的数量可以有效的缩短测试时间，提高测试效率，但是会导致测试功耗的增加。因此，为了保证测试的可行性，在测试过程中必须满足功耗约束。
在任意的时间槽τ，功耗必须满足
其中Ptesti是核i的功耗，Pmax是系统允许最大功耗。
因此，NoC测试规划可如下描述：
式中，Tsum为总的测试时间；Ti(wj)为核i的测试时间；Ptesti为核i的功耗；Pmax为系统允许最大功耗；Pini为核i的测试引脚数；Pinmax为测试中最大可用测试引脚数；TSi为核i的测试开始时间，TEi为核i的测试结束时间；1≤i≤k，k为IP核的数量；1≤j≤m，m为TAM的数量；τ为时间槽。
2.SCA算法
在SCA算法中，位置更新如式(9)
式中，表示当前解在第j维第t+1代的位置，表示当前解在第j维第t代的位置，Wj是当前最优解在第j维的位置，|.|表示绝对值，j＝1,2,…,m，m为TAM的数量。r4∈[0,1]是随机数。
SCA算法中，参数r1表示下一个位置区域在解和目标之内或者之外。参数r2定义为朝向或者远离目标多远。参数r3为目标值给出一个随机权值，为了随机强调(r3>1)或者忽略(r3<1)目标值在定义距离的效果。参数r4平等地切换正弦和余弦函数。
由于使用了正弦和余弦函数，所以此算法叫正弦余弦算法。正弦和余弦函数的周期模式允许一个解围绕另外一个解重新定位。这种机制能够保证两个解之间的空间开发能力。为了探索解空间，解应该能够搜索到相应目标值的外部。这可以通过改变正弦和余弦函数的范围实现。一个在[-2,2]区间范围的正弦和余弦函数的概念模型如图1所示。图中显示如何改变正弦和余弦函数范围，需要一个解在自身和另外解的搜索空间的外面或者里面，去更新它的位置。随机定位在里面或者在外面是通过为公式(9)的r2∈[0,2π]定义的随机数获得。
为了平衡算法开发和探索能力，式(9)中正弦和余弦的范围按照式(10)自适应的改变。
r2＝2π×rand(0,1) (10)
r3＝2×rand(0,1)
r4＝rand(0,1)
式中，t是当前迭代次数，G是最大迭代次数，a是一个常数，rand(0,1)为(0,1)的随机数。
SCA算法开始优化过程也是从随机解集开始。然后，算法保存迄今最优解，并把它赋值给目标点，接着更新跟它相关的其它解。同时，为了强调开发能力随着迭代次数的增加，更新正弦和余弦函数的范围。当达到最大迭代次数时，SCA算法终止。当然也可以设定其它终止条件，比如函数评估次数或者全局最优解精度。
初始群体生成公式如下：
Xij＝(Ubij-Lbij)·rand(0,1)+Lbij (11)
式中：i＝1,2,…,k，j＝1,2,…,m，Ubij表示第i个个体的第j维的上界，Lbij表示第i个个体的第j维的下界，rand(0,1)表示一个(0,1)的随机数。
一种基于正弦余弦算法的NoC测试规划方法，具体包括如下步骤：
步骤(1)：根据IP核的数量，设置解空间的维数k；设置TAM的数量m，设置NoC功耗约束，测试引脚约束；设置种群大小n；设置最大迭代次数G，设置自适应常数a。
步骤(2)：利用式(11)在可行解空间内生成规模为m的初始种群；
步骤(3)：根据式(3)评估每一个解，并保存最优解；
步骤(4)：更新迄今最优解；
步骤(5)：更新r1,r2,r3,r4；
步骤(6)：根据式(9)更新解的位置；
步骤(7)：判断迭代次数是否达到G？没有达到，则令t＝t+1，转步骤(3)；否则，输出最优解和最优目标函数(即公式式(3))值。
为了验证本算法的有效性，实验中，采用3个国际基准电路ITC’02testbenchmarks的三个系统：d695，p22810和p93791(如表1)。为了验证测试结果，让SCA和PSO进行比较。SCA算法比PSO算法在每一测试项上都产生了最小的测试时间。这得益于SCA算法在返回值大于1或小于-1能探索不同区域的搜索空间，而在[-1,1]区间内能发掘有前景的搜索空间，并且正弦和余弦函数之间采用自适应范围可以使SCA的探索和发掘能力自然过渡，可以很好的平衡探索和发掘能力，使得它相比在得到解的质量方面更优越。
表1基准电路的基本信息
需要说明的是，尽管以上本发明所述的实施例是说明性的，但这并非是对本发明的限制，因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下，凡是本领域技术人员在本发明的启示下获得的其它实施方式，均视为在本发明的保护之内。
Claims (6)
1.一种基于正弦余弦算法的NoC测试规划方法，其特征是，包括如下步骤：
步骤1、根据IP核的数量k，设定解空间的维数；设定TAM的数量m；设定种群大小n；设定自适应常数a；设定最大迭代次数G；初始化迭代次数t＝1；
步骤2、设定NoC功耗约束和测试引脚约束；
步骤3、根据设定的NoC功耗约束和测试引脚约束，在可行解空间内随机生成维数为k、规模为m且大小为n的初始种群；
步骤4、根据总的测试时间去评估种群的每一个解，并将种群中总的测试时间最少的解作为最优解；
步骤5、更新参数r1、r2、r3和r4，即
<mrow>
<msub>
<mi>r</mi>
<mn>1</mn>
</msub>
<mo>=</mo>
<mi>a</mi>
<mo>-</mo>
<mi>t</mi>
<mfrac>
<mi>a</mi>
<mi>G</mi>
</mfrac>
</mrow>
r2＝2π×rand(0,1)
r3＝2×rand(0,1)
r4＝rand(0,1)
式中，a为自适应常数，G为最大迭代次数，t为当前迭代次数，rand(0,1)为(0,1)的随机数；
步骤6、利用参数r1、r2、r3和r4对种群的解的位置进行更新，即
<mrow>
<msubsup>
<mi>X</mi>
<mi>j</mi>
<mrow>
<mi>t</mi>
<mo>+</mo>
<mn>1</mn>
</mrow>
</msubsup>
<mo>=</mo>
<mfenced open = "{" close = "">
<mtable>
<mtr>
<mtd>
<mrow>
<msubsup>
<mi>X</mi>
<mi>j</mi>
<mi>t</mi>
</msubsup>
<mo>+</mo>
<msub>
<mi>r</mi>
<mn>1</mn>
</msub>
<mo>&times;</mo>
<mi>sin</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>r</mi>
<mn>2</mn>
</msub>
<mo>)</mo>
</mrow>
<mo>&times;</mo>
<mo>|</mo>
<msub>
<mi>r</mi>
<mn>3</mn>
</msub>
<msubsup>
<mi>W</mi>
<mi>j</mi>
<mi>t</mi>
</msubsup>
<mo>-</mo>
<msubsup>
<mi>X</mi>
<mi>j</mi>
<mi>t</mi>
</msubsup>
<mo>|</mo>
<mo>,</mo>
</mrow>
</mtd>
<mtd>
<mrow>
<msub>
<mi>r</mi>
<mn>4</mn>
</msub>
<mo><</mo>
<mn>0.5</mn>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msubsup>
<mi>X</mi>
<mi>j</mi>
<mi>t</mi>
</msubsup>
<mo>+</mo>
<msub>
<mi>r</mi>
<mn>1</mn>
</msub>
<mo>&times;</mo>
<mi>cos</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>r</mi>
<mn>2</mn>
</msub>
<mo>)</mo>
</mrow>
<mo>&times;</mo>
<mo>|</mo>
<msub>
<mi>r</mi>
<mn>3</mn>
</msub>
<msubsup>
<mi>W</mi>
<mi>j</mi>
<mi>t</mi>
</msubsup>
<mo>-</mo>
<msubsup>
<mi>X</mi>
<mi>j</mi>
<mi>t</mi>
</msubsup>
<mo>|</mo>
<mo>,</mo>
</mrow>
</mtd>
<mtd>
<mrow>
<msub>
<mi>r</mi>
<mn>4</mn>
</msub>
<mo>&GreaterEqual;</mo>
<mn>0.5</mn>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
</mrow>
式中，表示当前解在第j维第t+1代的位置，表示当前解在第j维第t代的位置，Wj是当前最优解在第j维的位置，|.|表示绝对值，1≤j≤m，m为TAM的数量，t为当前迭代次数；
步骤7、判断迭代次数t是否达到最大迭代次数G？没有达到，则让迭代次数t加1，并转至步骤4；如果达到，则输出当前最优解和总的测试时间。
2.根据权利要求1所述的一种基于正弦余弦算法的NoC测试规划方法，其特征是，步骤2中，设定的NoC功耗约束为：
<mrow>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>i</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mi>k</mi>
</munderover>
<msub>
<mi>P</mi>
<mrow>
<mi>t</mi>
<mi>e</mi>
<mi>s</mi>
<mi>t</mi>
<mi>i</mi>
</mrow>
</msub>
<mo>&CenterDot;</mo>
<msubsup>
<mi>&lambda;</mi>
<mi>i</mi>
<mi>&tau;</mi>
</msubsup>
<mo>&le;</mo>
<msub>
<mi>P</mi>
<mrow>
<mi>m</mi>
<mi>a</mi>
<mi>x</mi>
</mrow>
</msub>
</mrow>
式中，Ptesti为核i的功耗，Pmax为系统允许最大功耗，TSi为核i的测试开始时间，TEi为核i的测试结束时间；1≤i≤k，k为IP核的数量；τ为时间槽。
3.根据权利要求1所述的一种基于正弦余弦算法的NoC测试规划方法，其特征是，步骤2中，设定的测试引脚约束为：
<mrow>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>i</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mi>k</mi>
</munderover>
<msub>
<mi>Pin</mi>
<mi>i</mi>
</msub>
<mo>&CenterDot;</mo>
<msubsup>
<mi>&lambda;</mi>
<mi>i</mi>
<mi>&tau;</mi>
</msubsup>
<mo>&le;</mo>
<msub>
<mi>Pin</mi>
<mrow>
<mi>m</mi>
<mi>a</mi>
<mi>x</mi>
</mrow>
</msub>
</mrow>
式中，Pini为核i的测试引脚数，Pinmax为测试中最大可用测试引脚数，TSi为核i的测试开始时间，TEi为核i的测试结束时间；1≤i≤k，k为IP核的数量；τ为时间槽。
4.根据权利要求1所述的一种基于正弦余弦算法的NoC测试规划方法，其特征是，步骤3中，可行解空间内随机生成的初始种群Xij为：
Xij＝(Ubij-Lbij)·rand(0,1)+Lbij
式中，i＝1,2,…,k，k为IP核的数量；j＝1,2,…,m，m为TAM的数量；为第i个个体的第j维的上界，Lbij为第i个个体的第j维的下界，rand(0,1)为(0,1)的随机数。
5.根据权利要求1所述的一种基于正弦余弦算法的NoC测试规划方法，其特征是，步骤4中，总的测试时间Tsum为：
<mrow>
<msub>
<mi>T</mi>
<mrow>
<mi>s</mi>
<mi>u</mi>
<mi>m</mi>
</mrow>
</msub>
<mo>=</mo>
<msub>
<mi>max</mi>
<mrow>
<mn>1</mn>
<mo>&le;</mo>
<mi>j</mi>
<mo>&le;</mo>
<mi>m</mi>
</mrow>
</msub>
<msubsup>
<mi>&Sigma;</mi>
<mrow>
<mi>i</mi>
<mo>=</mo>
<mn>1</mn>
</mrow>
<mi>k</mi>
</msubsup>
<msub>
<mi>T</mi>
<mi>i</mi>
</msub>
<mrow>
<mo>(</mo>
<msub>
<mi>w</mi>
<mi>j</mi>
</msub>
<mo>)</mo>
</mrow>
<msub>
<mi>y</mi>
<mrow>
<mi>i</mi>
<mi>j</mi>
</mrow>
</msub>
</mrow>
其中：Ti(wj)＝{1+max(Sin,Sout)}·np+min(Sin+Sout)
式中，Ti(wj)为核i的测试时间，yij为二进制变量，Sin为核的最长Wrapper扫入扫描链的长度，Sout为核的最长Wrapper扫出扫描链的长度，np为测试矢量的个数，i＝1,2,…,k，k为IP核的数量；j＝1,2,…,m，m为TAM的数量。
6.根据权利要求5所述的一种基于正弦余弦算法的NoC测试规划方法，其特征是，核i的测试时间Ti(wj)的值通过BFD算法计算所得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710685262.XA CN107612767B (zh) | 2017-08-11 | 2017-08-11 | 一种基于正弦余弦算法的NoC测试规划方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710685262.XA CN107612767B (zh) | 2017-08-11 | 2017-08-11 | 一种基于正弦余弦算法的NoC测试规划方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107612767A true CN107612767A (zh) | 2018-01-19 |
| CN107612767B CN107612767B (zh) | 2020-05-22 |
Family
ID=61064946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710685262.XA Active CN107612767B (zh) | 2017-08-11 | 2017-08-11 | 一种基于正弦余弦算法的NoC测试规划方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107612767B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108873850A (zh) * | 2018-09-05 | 2018-11-23 | 昆明理工大学 | 一种机械制造自动化生产过程的优化调度方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101588273B (zh) * | 2008-05-21 | 2011-05-04 | 中国科学院计算技术研究所 | 针对片上网络系统的虚拟测试总线电路及其测试方法 |
| CN103310850B (zh) * | 2013-06-27 | 2016-01-20 | 桂林电子科技大学 | 片上网络资源节点存储器的内建自测试结构和自测试方法 |
| CN106503333B (zh) * | 2016-10-20 | 2019-01-25 | 桂林电子科技大学 | 一种三维片上网络测试规划方法 |
-
2017
- 2017-08-11 CN CN201710685262.XA patent/CN107612767B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108873850A (zh) * | 2018-09-05 | 2018-11-23 | 昆明理工大学 | 一种机械制造自动化生产过程的优化调度方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107612767B (zh) | 2020-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mayer et al. | Emufog: Extensible and scalable emulation of large-scale fog computing infrastructures | |
| CN107391512B (zh) | 知识图谱预测的方法和装置 | |
| CN108833144B (zh) | 一种基于聚类统计模型的智能电表集中器选址方法 | |
| US20210029045A1 (en) | Network-On-Chip Link Size Generation | |
| CN107612767B (zh) | 一种基于正弦余弦算法的NoC测试规划方法 | |
| Das et al. | Deep learning-based approximate graph-coloring algorithm for register allocation | |
| Mehran et al. | Spiral: A heuristic mapping algorithm for network on chip | |
| CN108173760B (zh) | 一种基于改进模拟退火算法的片上网络映射方法 | |
| WO2009140981A1 (en) | Method and apparatus for the determination of a repetitive bit value pattern | |
| Lai et al. | Floorplan-aware application-specific network-on-chip topology synthesis using genetic algorithm technique | |
| Bolanos et al. | Mapping and Scheduling in Heterogeneous NoC through Population-Based Incremental Learning. | |
| US9817054B2 (en) | Electrical margining of multi-parameter high-speed interconnect links with multi-sample probing | |
| US11803760B1 (en) | Method and systems for combining neural networks with genetic optimization in the context of electronic component placement | |
| Reshadi et al. | Elixir: a new bandwidth-constrained mapping for networks-on-chip | |
| Song et al. | Community detection using parallel genetic algorithms | |
| CN110413792B (zh) | 一种高影响力缺陷报告识别方法 | |
| Jin et al. | Implement and Evaluation of Collaborative Optimization on Testing | |
| Liu et al. | Experience-based optimization: A coevolutionary approach | |
| Das et al. | Deep learning-based hybrid graph-coloring algorithm for register allocation | |
| EP4354355A1 (en) | Multi-objective auto tuning for layer fusion and tensor tiling on multi-level cache hierarchy | |
| Wu et al. | Best vm selection for big data applications across multiple frameworks by transfer learning | |
| CN111695316B (zh) | 一种基于改进混合算法的片上网络测试规划方法 | |
| US20230168873A1 (en) | Scheduling apparatus, training apparatus, scheduler and generation method | |
| Xun et al. | Fluid dynamic DNNs for reliable and adaptive distributed inference on edge devices | |
| Tornero et al. | Distance constrained mapping to support NoC platforms based on source routing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |