CN107589607A - 显示面板及其制造方法 - Google Patents

Abstract

本发明公开一种显示面板及显示面板的制造方法，其中，显示面板包括基板、M条平行设置的扫描线、以及与扫描线垂直设置的N条数据线，基板包括多个像素电容和薄膜晶体管，每一像素电容均通过与之对应的薄膜晶体管获得充电电压；其中，M≥2，N≥2，位于同一列的薄膜晶体管连接同一条数据线，位于同一行的薄膜晶体管连接同一条扫描线，扫描线具有源端和末端，沿扫描线源端至末端方向，像素电容被分成T个像素区，沿扫描线源端至末端方向各像素区的电容值逐级递减，T≥2。本发明提出的显示面板可均匀显示画面。

Description

显示面板及其制造方法

技术领域

本发明涉及显示面板技术领域，特别涉及一种显示面板及其制造方法。

背景技术

现有的显示面板，通常是根据图像信息为像素电容提供数据信号，并且控制多个像素电容的透光率来显示所需的图像。具体的，显示面板具有数据线和扫描线，每一个像素电容都通过薄膜晶体管与数据线连接。通过扫描线输出栅极电压控制薄膜晶体管打开，数据线就可以为像素电容充电，实现对像素电容的控制。实际上，显示面板显示画面就是像素电容充放电的过程，像素电容的充放电效果决定了显示面板的显示效果。像素电容的充放电效果取决于充电时间和像素电容大小。

然而，栅极电压在扫描线中传输过程中会被衰减，导致远离栅极电源的像素电容的充电时间比邻近栅极电源的像素电容的充电时间短，远离栅极电源的像素电容无法充满电，最终导致显示面板显示色偏。

发明内容

本发明的主要目的是提供一种显示面板，旨在实现显示面板显示更均匀。

为实现上述目的，本发明提出的显示面板包括基板、M条平行设置的扫描线、以及与所述扫描线垂直设置的N条数据线，所述基板包括多个像素电容和薄膜晶体管，每一所述像素电容均通过与之对应的薄膜晶体管获得充电电压；其中，所述M≥2，N≥2，位于同一列的薄膜晶体管连接同一条数据线，位于同一行的薄膜晶体管连接同一条扫描线，其中，所述扫描线具有源端和末端，沿所述扫描线源端至末端方向，所述像素电容被分成T个像素区，沿所述扫描线源端至末端方向各所述像素区的电容值逐级递减，所述T≥2。

可选的，多个所述像素电容呈M行N列矩阵排布。

可选的，所述T≤10。

可选的，最邻近所述扫描线源端的像素区中，各像素电容的平均充电电流为I1，各像素电容的平均充电电压为U1，各像素电容的平均电容值为C1；目标像素区中，若各像素电容的平均充电电压为U2，各像素电容的平均充电电流为I2，则各像素电容的平均电容值

对应的，本发明还提出一种显示面板的制造方法，包括以下步骤：

将所述基板划分为T个像素区，并选定一个像素区作为目标像素区，所述T≥2；

在所述目标像素区中，根据各像素电容的充电电流和充电电压计算各像素电容的电容值；

根据所述像素电容的电容值，确定所述基板与所述目标像素区对应区域的厚度，并根据所述基板与所述目标像素区对应区域的厚度加工制得基板。

可选的，所述根据各像素电容的充电电流和充电电压计算各像素电容的电容值具体包括：

获取最邻近所述扫描线源端的像素区中，各像素电容的平均充电电流I1，各像素电容的平均充电电压U1以及各像素电容的平均值C1；

获取目标像素区中，各像素电容的平均充电电流I2以及平均充电电压U2；

根据公式计算目标像素区中各像素电容的平均电容值；

其中，C2为目标像素区中各像素电容的平均电容值。

可选的，所述根据所述像素电容的电容值，确定所述基板与所述目标像素区对应的区域的厚度具体包括：

获取目标像素区中，各像素电容的平均像素面积S；

根据公式确定所述基板与所述目标像素区对应区域的厚度；

其中，D为所述基板与所述目标像素区对应区域的厚度，ε为液晶介电常数，ε0为真空介电常数。

可选的，多个所述像素电容呈M行N列矩阵排布。

可选的，所述T≤10。

本显示面板中，沿扫描线源端至末端方向，像素电容被分成T个像素区，且沿扫描线源端至末端方向各像素区的电容值逐级递减。这样，可以补偿远离栅极电源的像素电容的充电时间，使得远离栅极电源的像素电容充满电，显示面板能够均匀地显示。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明显示面板第一实施例的电路结构示意图；

图2为本发明显示面板第二实施例的电路结构示意图；

图3为本发明显示面板的制造方法第一实施例的流程示意图；

图4为图3中步骤S200的细化流程示意图；

图5为图3中步骤S300的细化流程示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种显示面板，该显示面板具有显示均匀的特点。

请参阅图1，在第一实施例中，显示面板包括基板(图未标出)、M条平行设置的扫描线(如图1所示的GL1至GLM)、以及与扫描线垂直设置的N条数据线(如图1所示的DL1至DLN)，基板包括多个像素电容CLc和薄膜晶体管K，每一像素电容CLc均通过与之对应的薄膜晶体管K获得充电电压；其中，M≥2，N≥2，位于同一列的薄膜晶体管K连接同一条数据线，位于同一行的薄膜晶体管K连接同一条扫描线。

本实施例中，像素电容CLc可呈矩形排布，也可呈圆形排布。当像素电容CLc呈矩形排布时，显示面板的形状是矩形；当像素电容CLc呈圆形排布时，显示面板的形状是圆形。

值得一提的是，当显示面板为柔性面板时，像素电容CLc的排布方式可根据显示面板的尺寸及弯折度设置，此处既不限制像素电容CLc的具体排布方式，也不限制显示面板的具体形状及规格。

为描述方便，下述内容中，以多个像素电容CLc呈M行N列矩阵排布为例进行说明。可以理解，M和N的取值，可根据显示面板的规格设置，此处不限制参数M和参数N的取值范围。

具体地，在显示面板工作过程中：

首先，栅极电源(图未示出)输出栅极电压。

然后，位于第一行的薄膜晶体管K通过扫描线获得栅极电压，位于第一行的薄膜晶体管K导通，位于第一行的像素电容CLc通过对应的薄膜晶体管K获得充电电压，并完成充电显示。

接着，位于第二行的薄膜晶体管K通过扫描线获得栅极电压，位于第二行的薄膜晶体管K导通，位于第二行的像素电容CLc通过对应的薄膜晶体管K获得充电电压，并完成充电显示。直到位于第M行的薄膜晶体管K通过扫描线获得栅极电压，位于第M行的薄膜晶体管K导通，位于第M行的像素电容CLc通过对应的薄膜晶体管K获得充电电压，并完成充电显示。

最后，显示面板中的所有像素电容CLc都完成充电显示，显示面板显示。

需要说明的是，在显示面板工作过程中：位于不同行的像素电容CLc，获得充电电压的时间间隔很短，因此，在任意时刻，通过人眼观察，显示面板显示的画面都是完整的。

本实施例中，像素电容CLc可以随意排布，显示面板的形状多样，可以适应多种显示装置。

基于上述第一实施例的内容，请参阅图2，在第二实施例中，上述扫描线具有源端A1和末端A2，沿扫描线源端至末端方向，像素电容CLc被分成T个像素区，沿扫描线源端A1至末端A2方向各像素区的电容值逐级递减。其中，参数T的取值可选在2至N之间(包含2和N)。

为了更好地说明本显示面板的工作原理，本实施例中，以T＝2为例进行说明。即，沿扫描线源端A1至末端A2方向，像素电容CLc被分成2个像素区，分别为第一像素区100和第二像素区200，且第一像素区100邻近扫描线源端A1，第二像素区邻近扫描线末端A2(即远离扫描线源端A1)，第二像素区200的电容值小于第一像素区100的电容值。

在此，若，

第一像素区100中，各像素电容CLc的平均电容值为C1；第二像素区200中，各像素电容CLc的平均电容值为C2；

则，C1>C2； (1)

任意一个像素电容CLc在充电过程中，都有：

Q＝CU＝It； (2)

即，t＝CU/I； (3)

其中，Q为像素电容CLc的充电电荷量，C为像素电容CLc的电容值，U为像素电容CLc的充电电压，I为像素电容CLc的充电电流，t为像素电容CLc的充电时间。

根据上式(3)可知，在像素电容CLc的充电电压和充电电流一定时，像素电容CLc的充电时间与像素电容CLc的电容值成正比。

也就是说，像素电容CLc的电容值越小，充满电所需的时间越短；像素电容CLc的电容值越大，充满电所需的时间越长。

结合上式(1)可知，本实施例中：第二像素区200中的像素电容CLc充满电所需的时间，比第一像素区100中的像素电容CLc充满电所需的时间短。这样，就可以补偿远离栅极电源的像素电容CLc的充电时间比邻近栅极电源的像素电容CLc的充电时间短，使得远离栅极电源的像素电容CLc充满电，显示面板均匀显示。

为了实现第二像素区200中的像素电容CLc与第一像素区100中的像素电容CLc同步充满电，进一步优化显示面板的显示效果，本实施例可选的：

其中，U1为第一像素区100中，各像素电容CLc的平均充电电压；I1为第一像素区100中，各像素电容CLc的平均充电电流；U2为第二像素区200中，各像素电容CLc的平均充电电压；I2为第二像素区200中，各像素电容CLc的平均充电电流。

值得一提的是，本实施例可选的，第一像素区100中的各像素电容CLc的电容值基本相等。第二像素区200中的各像素电容CLc的电容值基本相等。

可以理解的是，本实施例中，T取值越大，像素电容CLc被分成的像素区越多，像素电容CLc值像素电容CLc充满电所需时间的补偿作用越强，显示面板显示更均匀。同时，显示面板的制造工艺更复杂，显示面板的生产成本更高。

对应的，T取值越小，像素电容CLc被分成的像素区越小，像素电容CLc值对像素电容CLc充满所需时间的补偿作用越弱，显示面板显示相对不均匀。同时，显示面板的制造工艺更简单，显示面板的生产成本更低。

因此，参数T的取值，可根据具体需求具体选择。比如，出于高性价比考虑，T的取值可选在2至10之间(包括2和10)。

本实施例中，像素电容CLc能够补偿远离栅极电源的像素电容CLc的充电时间比邻近栅极电源的像素电容CLc的充电时间短，使得远离栅极电源的像素电容CLc充满电，显示面板均匀显示。

请参阅图3至图5，对应的，本发明还提出一种显示面板的制造方法，该方法包括以下步骤：

S100，将所述基板划分为T个像素区，并选定一个像素区作为目标像素区，所述T≥2。

需要说明的是，在此，T取值越大，像素电容CLc被分成的像素区越多，像素电容CLc值像素电容CLc充满电所需时间的补偿作用越强，显示面板显示更均匀。同时，显示面板的制造工艺更复杂，显示面板的生产成本更高。

对应的，T取值越小，像素电容CLc被分成的像素区越小，像素电容CLc值对像素电容CLc充满所需时间的补偿作用越弱，显示面板显示相对不均匀。同时，显示面板的制造工艺更简单，显示面板的生产成本更低。

因此，参数T的取值，可根据具体需求具体选择。比如，出于高性价比考虑，T的取值可选在2至10之间(包括2和10)。

S200，在所述目标像素区(图未标出)中，根据各像素电容CLc的充电电流和充电电压计算各像素电容CLc的电容值。

在此，各像素电容CLc可以呈矩形排布，也可以呈圆形排布，还可以呈不规则图形排布。为方便理解，下述内容中，以多个像素电容CLc呈M行N列矩阵排布为例进行说明。可以理解，M和N的取值，可根据基板的规格设置，此处不限制参数M和参数N的取值范围。

此外，目标像素区的个数与参数T的取值相关。一般的，若基板被划分为T个像素区，则目标像素区的个数为T-1。

比如，基板被划分为2个像素区，且分别为第一像素区100、第二像素区200，第一像素区100邻近扫描线源端A1，第二像素区200邻近扫描线末端A2，则目标像素区为第二像素区200。

比如，基板被划分为3个像素区，且分别为第一像素区100、第二像素区200、第三像素区(图未示出)，第一像素区100邻近扫描线源端A1，第二像素区200位于第一像素区100与第三像素区之间，第三像素区邻近扫描线末端A2，则目标像素区分别为第二像素区200和第三像素区。

依此类推，即可知晓哪些像素区可选为目标像素区。

以下，说明如何计算目标像素区中各像素电容CLc的电容值。为方便理解，在此，以T＝2为例进行说明。即，第二像素区200为目标像素区。具体地，

S210，获取最邻近所述扫描线源端A1的像素区中，各像素电容CLc的平均充电电流I1，各像素电容CLc的平均充电电压U1以及各像素电容CLc的平均值C1；

S220，获取目标像素区中，各像素电容CLc的平均充电电流I2以及平均充电电压U2；

S230，根据公式计算目标像素区中各像素电容CLc的平均电容值。

其中，C2为目标像素区中各像素电容CLc的平均电容值。

需要说明的是，在此，可采用电流检测装置(图未示出)获取最邻近扫描线源端A2的像素区中，各像素电容CLc的平均充电电流，以及，获取目标像素区中，各像素电容CLc的平均充电电流。可采用电压检测装置(图未示出)获取最邻近扫描线源端A2的像素区中，各像素电容CLc的平均充电电压，以及，获取目标像素区中，各像素电容CLc的平均充电电压。

S300，根据所述像素电容CLc的电容值，确定所述基板与所述目标像素区对应区域的厚度，并根据所述基板与所述目标像素区对应区域的厚度加工制得基板。具体地，

S310，获取目标像素区中，各像素电容CLc的平均像素面积S；

S320，根据公式确定所述基板与所述目标像素区对应区域的厚度。

其中，D为所述基板与所述目标像素区对应区域的厚度，ε为液晶介电常数，ε0为真空介电常数。

需要说明的是，在此，可采用面积检测装置(图未示出)获取目标像素区中，各像素电容CLc的平均像素面积S。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (9)

1.一种显示面板，其特征在于，包括：

基板，所述基板包括多个像素电容和薄膜晶体管，每一所述像素电容均通过与之对应的薄膜晶体管获得充电电压；

M条水平方向设置的扫描线；以及，

竖直方向设置的N条数据线；其中，

所述M≥2，N≥2，位于同一列的薄膜晶体管连接同一条数据线，位于同一行的薄膜晶体管连接同一条扫描线；

所述扫描线具有源端和末端，沿所述扫描线源端至末端方向，所述像素电容被分成T个像素区，沿所述扫描线源端至末端方向各所述像素区的电容值逐级递减，所述T≥2。

2.如权利要求1所述的显示面板，其特征在于，多个所述像素电容呈M行N列矩阵排布。

3.如权利要求1所述的显示面板，其特征在于，所述T≤10。

4.如权利要求1所述的显示面板，其特征在于，最邻近所述扫描线源端的像素区中，各像素电容的平均充电电流为I1，各像素电容的平均充电电压为U1，各像素电容的平均电容值为C1；

目标像素区中，若各像素电容的平均充电电压为U2，各像素电容的平均充电电流为I2，则各像素电容的平均电容值

5.一种显示面板的制造方法，其特征在于，所述显示面板的制造方法包括以下步骤：

将所述基板划分为T个像素区，并选定一个像素区作为目标像素区，所述T≥2；

在所述目标像素区中，根据各像素电容的充电电流和充电电压计算各像素电容的电容值；

根据所述像素电容的电容值，确定所述基板与所述目标像素区对应区域的厚度，并根据所述基板与所述目标像素区对应区域的厚度加工制得基板。

6.如权利要求5所述的显示面板的制造方法，其特征在于，所述根据各像素电容的充电电流和充电电压计算各像素电容的电容值具体包括：

获取最邻近所述扫描线源端的像素区中，各像素电容的平均充电电流I1，各像素电容的平均充电电压U1以及各像素电容的平均值C1；

获取目标像素区中，各像素电容的平均充电电流I2以及平均充电电压U2；

根据公式计算目标像素区中各像素电容的平均电容值；

其中，C2为目标像素区中各像素电容的平均电容值。

7.如权利要求5所述的显示面板的制造方法，其特征在于，所述根据所述像素电容的电容值，确定所述基板与所述目标像素区对应的区域的厚度具体包括：

获取目标像素区中，各像素电容的平均像素面积S；

根据公式确定所述基板与所述目标像素区对应区域的厚度；

其中，D为所述基板与所述目标像素区对应区域的厚度，ε为液晶介电常数，ε0为真空介电常数。

8.如权利要求5所述的显示面板的制造方法，其特征在于，多个所述像素电容呈M行N列矩阵排布。

9.如权利要求5所述的显示面板的制造方法，其特征在于，所述T≤10。