CN107562655B - 一种数据存储方法和装置 - Google Patents
一种数据存储方法和装置 Download PDFInfo
- Publication number
- CN107562655B CN107562655B CN201710773983.6A CN201710773983A CN107562655B CN 107562655 B CN107562655 B CN 107562655B CN 201710773983 A CN201710773983 A CN 201710773983A CN 107562655 B CN107562655 B CN 107562655B
- Authority
- CN
- China
- Prior art keywords
- data
- memory space
- storage address
- storage
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本申请实施例公开了一种数据存储方法和装置,所述方法包括:获取非易失性存储器的第一存储空间的初始存储地址;从所述第一存储空间的初始存储地址开始计数并存储第一数据,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1;所述第一存储空间的比特数大于所述第一数据的比特数;当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据,第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。
Description
技术领域
本申请涉及数据存储领域,尤其涉及一种数据存储方法和装置。
背景技术
非易失性存储器(Non-Volatile Memory,NVM)是指断电时不会丢失存储的内容的一类存储器,包括闪存(Flash Memory)、铁电介质存储器(FRAM或FeRAM)、磁介质存储器(MRAM)等。在数据存储在非易失性存储器的过程中,可能会因为非易失性存储器的存储单元被损坏或存储单元中的原数据未被事先清除而发生错误,所以可以采用ECC(ErrorChecking and Correction,错误检查和纠正)码对产生错误的数据进行纠正。
在存储方式上,ECC码和数据一起存储在非易失性存储器的最小读写单元中,即每个最小读写单元都存储有数据和ECC码,数据和ECC码以一定的规律进行存储。以NAND闪存为例,NAND的最小读写单元为页(page),假设在一页中存储有16K Byte数据和2K Byte ECC码,那么存储的形式可以是每存储4K Byte数据,存储0.5K Byte ECC码(参见图1),或者,每存储8K Byte数据,存储1K Byte ECC码(参见图2)。
存储数据一般采用地址计数器来存储。现有技术的地址计数器(AddressCounter,AC)是加1计数器,即在初始地址的基础上,地址计数器每加一次1,就将一个数据或一个ECC码存储在上个地址加1后的地址中。
然而,采用现有技术的地址计数器进行存储不便于读取数据。因为若最小读写单元中的数据被切分为多段时,每段数据都会对应有各自的标识,不同段数据对应有不同的标识,而在读取数据时,根据该标识进行读取即可。但是如果按照现有的地址计数器来存储数据,那么这些标识就会失效,因而造成不便。
发明内容
为了解决现有技术中存在的技术问题,本申请实施例提供了一种数据存储方法和装置,实现了通过存储地址标识来识别不同段数据的目的。
本申请实施例提供了一种数据存储方法,所述方法包括:
获取非易失性存储器的第一存储空间的初始存储地址;
从所述第一存储空间的初始存储地址开始计数并存储第一数据,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1;所述第一存储空间的比特数大于所述第一数据的比特数;
当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据,第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。
可选的,所述第一数据包括第一待存储数据和第一ECC码;和/或,
所述第二数据包括第二待存储数据和第二ECC码。
可选的,所述第一存储空间为所述非易失性存储器的最小读写单元中的其中一个子空间;和/或,
所述第二存储空间为所述非易失性存储器的所述最小读写单元中的另外一个子空间。
可选的,所述第一存储空间为所述非易失性存储器的其中一个最小读写单元;和/或,
所述第二存储空间为所述非易失性存储器的另外一个最小读写单元。
可选的,所述预设数目至少为所述第一存储空间的比特数与所述第一数据的比特数之差。
本申请实施例提供了一种数据存储装置,包括地址获取单元和计数单元;
所述地址获取单元,用于获取非易失性存储器的第一存储空间的初始存储地址;
所述计数单元,用于从所述第一存储空间的初始存储地址开始计数并存储第一数据,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1;所述第一存储空间的比特数大于所述第一数据的比特数;
当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据,第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。
可选的,所述第一数据包括第一待存储数据和第一ECC码;和/或,
所述第二数据包括第二待存储数据和第二ECC码。
可选的,所述第一存储空间为所述非易失性存储器的最小读写单元中的其中一个子空间;和/或,
所述第二存储空间为所述非易失性存储器的所述最小读写单元中的另外一个子空间。
可选的,所述第一存储空间为所述非易失性存储器的其中一个最小读写单元;和/或,
所述第二存储空间为所述非易失性存储器的另外一个最小读写单元。
可选的,其特征在于,所述预设数目至少为所述第一存储空间的比特数与所述第一数据的比特数之差。
而在本实施例中,当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据。也就是说,预设数目个存储地址被“跳过”,不存储第二数据。第二数据没有存储在第一存储空间中,而是存储在第二存储空间中。由于第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同,而第一存储空间中仅存储有第一数据,所以根据第一存储空间中的存储地址的标识就可以将第一数据读取出来,而不会将第二数据读取出来,达到通过存储地址标识来识别第一数据和第二数据的目的。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的NAND的最小读写单元按照1/4页进行数据分段的示意图;
图2为本申请实施例提供的NAND的最小读写单元按照1/2页进行数据分段的示意图;
图3为本申请实施例提供的NAND的最小读写单元按照全页进行数据分段的示意图;
图4为本申请实施例的一种数据存储方法的流程图;
图5为本申请实施例提供的地址计数器电路示意图;
图6为本申请实施例提供的地址计数器电路各器件介绍;
图7为在32K Byte的一页中存储四段4K Byte待存储数据和四段ECC码时,所需要跳变的存储地址的示意图;
图8为本申请实施例提供的一种数据存储装置的结构框图。
具体实施方式
目前非易失性存储器的存储方式是:若最小读写单元中的数据被切分为多段时,每段数据都会对应有各自的标识。以图1为例,若没有ECC码,一页占用的空间为16K Byte,平均划分为4个子空间,每个子空间可以填充4K Byte数据,即每1/4页空间能够存储4KByte数据。为了区别于各个空间,这4段数据分别用二进制的标识来表示,即00、01、10和11,00表示第一个字空间,01表示第二个子空间,10表示第三个子空间,11表示第四个子空间。若没有ECC码,16K Byte数据需要采用14位二进制数表达,对于每段数据而言,低12位二进制表达数据本身,后两位二进制表达该段数据的标识。
在加入ECC码之后,需要增加一位来标识数据和ECC码,即16K Byte数据和2K ByteECC码需要采用15位二进制数来表达,低12位表达数据或ECC码,第13位为数据标识码或ECC码标识码(如果是数据则为0,如果是ECC码则为1),第14位和第15位表达该段数据的标识。
由于在加入ECC码之后,一页占用的空间从16K Byte变为32K Byte,那么1/4页占用的空间为8K Byte。因为在加入ECC码后,每个子空间对应的标识和没有加入ECC码之前对应的标识相同,但是子空间的大小发生了变化,如果仍然按照现有的地址计数器加1的方式存储数据和ECC码,就会造成子空间的标识失效。比如说,在加入ECC码之后,第一个子空间为8K Byte,该子空间对应的标识为00,也就是说,存入该子空间的数据和ECC码的最高两位都是00。而按照现有的地址计数器,第一个子空间存储的内容包括第一段4K Byte数据、0.5K Byte ECC码和第二段4K Byte数据中的前3.5K Byte数据。可见,第一段4K Byte数据的最高两位和第二段4K Byte数据中的前3.5K Byte数据的最高两位都是00,那么根据00是无法唯一读取到某一段数据的,所以会造成子空间标识的失效。
为了克服该技术问题,本申请提供了一种数据存储方法和装置,该方法包括:获取非易失性存储器的第一存储空间的初始存储地址;从所述第一存储空间的预设存储地址开始计数并存储第一数据,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1;所述第一存储空间的比特数大于所述第一数据的比特数;当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据,第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。
由于通过上述数据存储方法,能够保证第一存储空间仅存储第一数据,由于第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同,那么根据第一存储空间的存储地址的标识就能够仅提取出第一数据,而不会将第二数据提取出来,所以第一存储空间的标识和第二存储空间的标识能够发挥出区别第一数据和第二数据的作用。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
参见图4,该图为本申请实施例提供的一种数据存储方法的流程图。
本实施例提供的地址计数方法包括如下步骤:
S101:获取非易失性存储器的第一存储空间的初始存储地址。
在本实施例中,涉及第一存储空间和第二存储空间。所述第一存储空间可以是所述非易失性存储器的最小读写单元,也可以是最小读写单元的其中一个子空间。所述第二存储空间可以是不同于所述第一存储空间的所述非易失性存储器的另外一个最小读写单元,也可以是与第一存储空间所在的最小读写单元中的另外一个子空间。第一存储空间的存储地址的标识和第二存储空间的存储地址的标识不同。
例如,若最小读写单元为32K Byte,即一页为32K Byte,若该页划分为4个子空间,那么每个子空间为8K Byte。第一存储空间可以是该页中的第一个8K Byte,第二存储空间可以是该页中的第二个8K Byte,那么第一存储空间的存储地址的标识可以是00,第二存储空间的存储地址的标识可以是01。第二存储空间还可以是该页中的第三个8K Byte,那么第二存储空间的存储地址的标识还可以是10。
若该页划分为2个子空间,那么每个子空间为16K Byte。第一存储空间可以是该页中的第一个16K Byte,第二存储空间可以是该页中的第二个16K Byte。那么第一存储空间的存储地址的标识可以是0,第二存储空间的存储地址的标识可以是1。
若该页划分为1个子空间,那么第一存储空间可以是该页,第二存储空间可以是另外一页。第一存储空间的存储地址的标识可以是该页页地址;第二存储空间的存储地址的标识可以是另外一页的页地址。
S102:从所述第一存储空间的初始存储地址开始计数并存储第一数据,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1。
在本实施例,涉及第一数据和第二数据。所述第一数据可以包括第一待存储数据和第一ECC码。第二数据可以包括第二待存储数据和第二ECC码。
第一ECC码是所述第一待存储数据的ECC码。以图1为例,假如第一待存储数据是第一个4K Byte数据,那么第一ECC码是第一个0.5K ByteECC码。
第二ECC码是所述第二待存储数据的ECC码。仍然以图1为例,假如第二待存储数据是第二个4K Byte数据,那么第二ECC码是第二个0.5KByte ECC码。
所述第一存储空间的比特数大于所述第一数据的比特数,也就是说,第一存储空间足够存储第一数据。如果第一数据包括4K Byte的第一待存储数据和0.5K Byte的第一ECC码,那么第一存储空间至少应当为8K Byte(1/4页)。如果第一数据包括8K Byte的第一待存储数据和1K Byte的第一ECC码,那么第一存储空间应当至少为16K Byte(1/2页)。
所述第二存储空间的比特数可以大于所述第一数据的比特数,也就是说,第二存储空间足够存储第二数据。
在本实施例中,在计数达到预设次数之前,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1,也就是说,第一数据是连续存储的。
S103:当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据。
在本实施例中,当计数达到预设次数时,第一数据存储完毕,由于第一存储空间的比特数大于第一数据的比特数,而且第一数据是从第一存储空间的初始存储地址开始存储的,因此在将第一数据存储完毕后,第一存储空间还有一部分空间是空闲的。
现有技术继续将存储地址加1,以允许第二数据存储在第一存储空间的空闲空间中,这样就会导致第一存储空间的存储地址的标识无法将第一数据和第二数据区别开来。
而在本实施例中,当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据。也就是说,预设数目个存储地址被“跳过”,不存储第二数据。第二数据没有存储在第一存储空间中,而是存储在第二存储空间中。由于第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同,而第一存储空间中仅存储有第一数据,所以根据第一存储空间中的存储地址的标识就可以将第一数据读取出来,而不会将第二数据读取出来,达到通过存储地址标识来识别第一数据和第二数据的目的。
可选的,所述预设数目至少为所述第一存储空间的比特数与所述第一数据的比特数之差。
可选的,第二存储空间中的预设存储地址为第二存储空间的初始存储地址,因此第二数据可以从第二存储空间的初始存储地址开始存储。可选的,第二存储空间的比特数大于第二数据的比特数。
在本实施例中,计数的部分可以由地址计数器来实现。可选的,将存储地址加预设数目可以通过如下方式实现:
将存储地址加预设数目得到第一存储地址,将存储地址加1得到第二存储地址,确定第一存储地址和第二存储地址不同的二进制位,改变这些不同的二进制位,实现计数“跳变”到第一存储地址的目的。
例如,参见图5和图6,图5为地址计数器的电路示意图,图6为电路图各器件的介绍,在图5中一共展示了15位存储地址(0-14位)的计数电路。跳变电路(Jump Circuit)用于改变第一存储地址和第二存储地址之间的不同二进制位,即起到存储地址加预设数目的作用。连接跳变电路的其他电路用于将存储地址加1。
图7为在32K Byte的一页中存储四段4K Byte待存储数据和四段ECC码时,所需要跳变的存储地址的示意图。图7显示了三组需要跳变的存储地址,每组左边的存储地址是跳变之前的存储地址,虚线指向的是跳变之前的存储地址加1后的存储地址,即第二存储地址;实线指向的是跳变之后的存储地址加上预设数目后的存储地址,即第一存储地址。例如在跳变之前的存储地址为001000111111111(对应的十进制是4606),第一存储地址为010000000000000(对应的十进制是8192),第二存储地址为001001000000000(对应的十进制4607)。可见,第一存储地址和第二存储地址不同之处在于第二位、第三位和第六位,所以,跳变电路需要在跳变之前的存储地址加1变为第二存储地址001001000000000之后,将该第二存储地址中的第二位、第三位和第六位进行反转,以变为第一存储地址为010000000000000,从而实现将存储地址(4606)跳过3586(8192-4606)的目的。
基于以上实施例提供的一种数据存储方法,本申请实施例还提供了一种数据存储装置,下面结合附图来详细说明其工作原理。
参见图8,该图为本申请实施例提供的一种数据存储装置的结构框图。
本实施例提供的数据存储装置包括:地址获取单元101和计数单元103;
所述地址获取单元101,用于获取非易失性存储器的第一存储空间的初始存储地址;
所述计数单元102,用于从所述第一存储空间的初始存储地址开始计数并存储第一数据,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1;所述第一存储空间的比特数大于所述第一数据的比特数;
当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据,第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。
可选的,所述第一数据包括第一待存储数据和第一ECC码;和/或,
所述第二数据包括第二待存储数据和第二ECC码。
可选的,所述第一存储空间为所述非易失性存储器的最小读写单元中的其中一个子空间;和/或,
所述第二存储空间为所述非易失性存储器的所述最小读写单元中的另外一个子空间。
可选的,所述第一存储空间为所述非易失性存储器的其中一个最小读写单元;和/或,
所述第二存储空间为所述非易失性存储器的另外一个最小读写单元。
可选的,其特征在于,所述预设数目至少为所述第一存储空间的比特数与所述第一数据的比特数之差。
在本实施例中,当计数达到预设次数时,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据。也就是说,预设数目个存储地址被“跳过”,不存储第二数据。第二数据没有存储在第一存储空间中,而是存储在第二存储空间中。由于第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同,而第一存储空间中仅存储有第一数据,所以根据第一存储空间中的存储地址的标识就可以将第一数据读取出来,而不会将第二数据读取出来,达到通过存储地址标识来识别第一数据和第二数据的目的。
当介绍本申请的各种实施例的元件时,冠词“一”、“一个”、“这个”和“所述”都意图表示有一个或多个元件。词语“包括”、“包含”和“具有”都是包括性的并意味着除了列出的元件之外,还可以有其它元件。
需要说明的是,本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法实施例的流程。其中,所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(RandomAccess Memory,RAM)等。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元及模块可以是或者也可以不是物理上分开的。另外,还可以根据实际的需要选择其中的部分或者全部单元和模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (8)
1.一种数据存储方法,其特征在于,所述方法包括:
获取非易失性存储器的第一存储空间的初始存储地址;
从所述第一存储空间的初始存储地址开始计数并存储第一数据,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1;所述第一存储空间的比特数大于所述第一数据的比特数;
当计数达到预设次数时,第一数据存储完毕,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据,第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同;所述预设数目至少为所述第一存储空间的比特数与所述第一数据的比特数之差。
2.根据权利要求1所述的方法,其特征在于,所述第一数据包括第一待存储数据和第一ECC码;和/或,
所述第二数据包括第二待存储数据和第二ECC码。
3.根据权利要求1所述的方法,其特征在于,所述第一存储空间为所述非易失性存储器的最小读写单元中的其中一个子空间;和/或,
所述第二存储空间为所述非易失性存储器的所述最小读写单元中的另外一个子空间。
4.根据权利要求1所述的方法,其特征在于,所述第一存储空间为所述非易失性存储器的其中一个最小读写单元;和/或,
所述第二存储空间为所述非易失性存储器的另外一个最小读写单元。
5.一种数据存储装置,其特征在于,包括地址获取单元和计数单元;
所述地址获取单元,用于获取非易失性存储器的第一存储空间的初始存储地址;
所述计数单元,用于从所述第一存储空间的初始存储地址开始计数并存储第一数据,每存储一个所述第一数据,均在存储该第一数据对应的存储地址上加1;所述第一存储空间的比特数大于所述第一数据的比特数;
当计数达到预设次数时,第一数据存储完毕,将存储地址加预设数目,得到第二存储空间中的预设存储地址,以从所述第二存储空间中的预设存储地址开始计数并存储第二数据,第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同;所述预设数目至少为所述第一存储空间的比特数与所述第一数据的比特数之差。
6.根据权利要求5所述的装置,其特征在于,所述第一数据包括第一待存储数据和第一ECC码;和/或,
所述第二数据包括第二待存储数据和第二ECC码。
7.根据权利要求5所述的装置,其特征在于,所述第一存储空间为所述非易失性存储器的最小读写单元中的其中一个子空间;和/或,
所述第二存储空间为所述非易失性存储器的所述最小读写单元中的另外一个子空间。
8.根据权利要求5所述的装置,其特征在于,所述第一存储空间为所述非易失性存储器的其中一个最小读写单元;和/或,
所述第二存储空间为所述非易失性存储器的另外一个最小读写单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710773983.6A CN107562655B (zh) | 2017-08-31 | 2017-08-31 | 一种数据存储方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710773983.6A CN107562655B (zh) | 2017-08-31 | 2017-08-31 | 一种数据存储方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107562655A CN107562655A (zh) | 2018-01-09 |
CN107562655B true CN107562655B (zh) | 2019-01-25 |
Family
ID=60977698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710773983.6A Active CN107562655B (zh) | 2017-08-31 | 2017-08-31 | 一种数据存储方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107562655B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111638994B (zh) * | 2020-06-01 | 2021-05-04 | 长江存储科技有限责任公司 | 一种闪存存储器及其错误比特计数检测方法和系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101853212A (zh) * | 2009-03-30 | 2010-10-06 | 芯邦科技(深圳)有限公司 | 数据写入方法、数据读取方法和数据存储器 |
CN102890656A (zh) * | 2012-09-25 | 2013-01-23 | Tcl光电科技(惠州)有限公司 | 提高flash使用寿命的方法 |
CN105095101A (zh) * | 2015-08-03 | 2015-11-25 | 昆腾微电子股份有限公司 | 向存储器写入数据的方法及装置、智能卡 |
CN105138465A (zh) * | 2015-04-30 | 2015-12-09 | 北京天诚盛业科技有限公司 | 加快Nand Flash写操作的方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101727402B (zh) * | 2009-10-23 | 2012-07-04 | 深圳市江波龙电子有限公司 | 一种非易失性存储器数据的读写控制方法及系统 |
CN102231136B (zh) * | 2011-07-12 | 2014-06-11 | 晨星软件研发(深圳)有限公司 | 一种闪存存储设备的数据存储方法和装置 |
-
2017
- 2017-08-31 CN CN201710773983.6A patent/CN107562655B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101853212A (zh) * | 2009-03-30 | 2010-10-06 | 芯邦科技(深圳)有限公司 | 数据写入方法、数据读取方法和数据存储器 |
CN102890656A (zh) * | 2012-09-25 | 2013-01-23 | Tcl光电科技(惠州)有限公司 | 提高flash使用寿命的方法 |
CN105138465A (zh) * | 2015-04-30 | 2015-12-09 | 北京天诚盛业科技有限公司 | 加快Nand Flash写操作的方法及装置 |
CN105095101A (zh) * | 2015-08-03 | 2015-11-25 | 昆腾微电子股份有限公司 | 向存储器写入数据的方法及装置、智能卡 |
Also Published As
Publication number | Publication date |
---|---|
CN107562655A (zh) | 2018-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9632880B2 (en) | Data storage device and flash memory control method | |
US7725646B2 (en) | Method of using a flash memory for a circular buffer | |
TWI645404B (zh) | 資料儲存裝置以及非揮發式記憶體操作方法 | |
CN106095699B (zh) | 用于快闪存储器的可扩展spor算法 | |
JP2014142931A5 (zh) | ||
CN104699417A (zh) | 数据储存装置以及其数据存取方法 | |
US9141530B2 (en) | Data writing method, memory controller and memory storage device | |
KR101561546B1 (ko) | 메모리 장치 관리 방법, 그 관련 메모리 장치 및 그 관련 제어기 | |
CN106598479A (zh) | 闪速存储器的故障安全擦除的方法和装置 | |
CN104094237A (zh) | 存储器设备中的增强的错误校正 | |
CN106708754A (zh) | 数据储存装置及其数据维护方法 | |
US9772937B2 (en) | Data processing method, memory controller and memory storage apparatus | |
US11556414B2 (en) | Memory device | |
CN104866429A (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
US20160124845A1 (en) | Data Storage Device and Flash Memory Control Method | |
CN107807886B (zh) | 闪存存储器中的索引管理 | |
CN102792381A (zh) | 用于多电平存储器单元(mlc)快闪存储器的防数据破坏的保护 | |
CN106155582B (zh) | 非挥发性储存装置与控制器 | |
CN105931673A (zh) | 数据储存器件及其操作方法 | |
CN110532194A (zh) | 存储器系统及其操作方法 | |
CN109783005A (zh) | 控制记忆装置的方法、记忆装置、及其控制器和电子装置 | |
CN107562655B (zh) | 一种数据存储方法和装置 | |
KR101645829B1 (ko) | 장치들 및 유효 마스크들을 저장하고 장치들을 동작시키는 방법들 | |
US9424176B2 (en) | Robust sector ID scheme for tracking dead sectors to automate search and copydown | |
CN109918315A (zh) | 存储器系统及存储器系统的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |