CN107528572A - 电路和用于运行该电路的方法 - Google Patents

电路和用于运行该电路的方法 Download PDF

Info

Publication number
CN107528572A
CN107528572A CN201710452540.7A CN201710452540A CN107528572A CN 107528572 A CN107528572 A CN 107528572A CN 201710452540 A CN201710452540 A CN 201710452540A CN 107528572 A CN107528572 A CN 107528572A
Authority
CN
China
Prior art keywords
circuit
divider
voltage
cascode
cascode stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710452540.7A
Other languages
English (en)
Other versions
CN107528572B (zh
Inventor
马蒂亚斯·埃姆森胡贝尔
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107528572A publication Critical patent/CN107528572A/zh
Application granted granted Critical
Publication of CN107528572B publication Critical patent/CN107528572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据不同的实施方式，电路(300a，400a，1100b)能够具有如下：多个彼此串联的共源共栅级(102a，102b)；分压器，所述分压器与多个共源共栅级(102a，102b)并联，并且与共源共栅级(102a，102b)耦合，以将第一支持电位(Vs1)提供给多个共源共栅级(102a，102b)中的至少一个共源共栅级；控制装置(106)，所述控制装置设计用于：当在分压器上施加的电压(Vin)满足预设标准时，将多个共源共栅级(102a，102b)中的至少一个共源共栅级与预设的第二支持电位(Vcasc)耦合。

Description

电路和用于运行该电路的方法
技术领域
本发明涉及一种电路和用于运行该电路的方法。
背景技术
通常，能够使用集成电路(也称作为芯片或微芯片)，以处理数字或模拟信号。集成电路能够具有多个电器件，所述电器件的电互联根据集成电路的一个或多个功能来设计。例如，借助于集成电路的电器件能够处理信号或执行开关操作。特定的应用领域能够需要：借助于集成电路来处理电压或信号，所述电压或信号超过各个电器件的电负荷能力(例如击穿电压)。替选地或附加地，电器件的小型化能够导致其电负荷能力的降低，使得能够降低用于运行集成电路的最大电压。在电子电路领域中的促进其小型化的增加的趋势能够导致：电器件随着越来越小型化不再满足对电负荷能力的前提条件。这仅能够借助电器件的改型来补偿，例如借助于附加的掩模，而这提高了生产成本。
通常，能够应用所谓的共源共栅电路(不与级联混淆)，在所述共源共栅电路中，多个电开关共享电负荷(参见图1)，例如多个晶体管M1、M2、M3。共源共栅电路能够借助于开关S1来调节，使得所述共源共栅电路尽可能与输入电压Vin无关地保持是可运行的(也称作为有源的共源共栅电路)。有源的共源共栅电路需要附加的辅助电压VDDnom，以便能够在高于阈值电压Vth时实现开关。当M3的漏极端子电压小于VDDnom-Vth时，S1能够导通并且M3的栅极端子贴靠在VDDnom上，使得M3保持可运行。对于高于VDDnom+Vth的电压，S2能够是导通的并且M3作为二极管运行。由于缺乏过调，二极管当然不是低欧姆的，因此必须承担高的电阻损失。此外，共源共栅电路在VDDnom-Vth和VDDnom+Vth之间具有开关间隙，在所述开关间隙中，例如当M3的漏极端子贴靠在VDDnom上时，两个开关S1和S2都不闭合，使得M3的栅极端子是浮动的。此外，当共源共栅级的数量提高时，有源的控制装置S1、S2提高共源共栅电路的复杂性，使得所述共源共栅电路不再是实用的。因此，能够以经济的方式借助于共源共栅电路来开关的最大电压Vin受到限制。
无源的共源共栅电路(参见图2)利用分压器R1、R2、R3、R4、R5来开关晶体管。施加在晶体管M1、M2、M3、M4、M5上的电压以无源的方式提供，即借助于分压器从输入电压Vin中分出。借助于无源的共源共栅电路，能够弃用附加的供电电压VDDnom，这简化结构。因此，无源的共源共栅电路能够以另外的晶体管补充，而不必改变其结构。因此与有源的共源共栅电路相比能够以小的耗费和显著更多的晶体管M1、M2、M3、M4、M5实现无源的共源共栅电路，因此无源的共源共栅电路尤其适合于高压。当然，对于栅极源极电压和栅极漏极电压而言必须接受大的数值，这提高晶体管M1、M2、M3、M4、M5的所需要的负荷能力。
通常，如果高的可靠性是重要的，那么应用有源的共源共栅电路。与此相反，当要开关的高电压是重要的，那么应用无源的共源共栅电路。
发明内容
根据不同的实施方式，提供一种电路和一种方法，所述电路和方法降低电器件(例如晶体管)相对于电负荷(例如相对于电压)的所需要的抗性。直观地，根据不同的实施方式，应用被开关的栅极电压(例如借助于支持电位)，以便降低电器件的所需要的抗性。
根据不同的实施方式，能够避免开关间隙。对此，当在相应的共源共栅级上施加的电压满足预设标准，例如等于或小于阈值时，将辅助支持电位耦合输入给一个或每个共源共栅级。
根据不同的实施方式，能够提高共源共栅的开关的数量和/或可开关的栅极电压(例如每个开关提供一个共源共栅级)和/或避免开关间隙。对此，当施加在相应的共源共栅级上的电压不满足预设标准时，能够将分出的电压耦合输入给一个或每个共源共栅级。
根据不同的实施方式，电路(例如具有共源共栅电路或由其形成)具有如下：多个彼此串联的共源共栅级；分压器，所述分压器与多个共源共栅级并联并且与共源共栅级耦合，以将第一支持电位提供给多个共源共栅级的至少一个共源共栅级；控制装置，所述控制装置设计用于：当在分压器上施加的电压满足预设标准时，将多个共源共栅级的至少一个共源共栅级与预设的第二支持电位耦合。
根据不同的实施方式，电路能够具有用于开关多个共源共栅级的开关输入端。
根据不同的实施方式，多个共源共栅级的一个附加的共源共栅级能够具有开关，所述开关能够借助于开关输入端开关。
根据不同的实施方式，附加的共源共栅级能够具有处于源极电路或发射极电路中的晶体管，所述晶体管的栅极或基极与开关输入端耦合。
根据不同的实施方式，分压器能够具有至少一个电阻性的分压器级和/或至少一个电容性的分压器级或由其形成。
根据不同的实施方式，分压器的至少一个分压器级能够具有二极管或由其形成。
根据不同的实施方式，分压器能够具有至少两个并联的分压器级或由其形成。
根据不同的实施方式，分压器能够具有至少一个分压器级或由其形成，所述分压器级电容性地与参考电位耦合。
根据不同的实施方式，电路还能够具有电压源，所述电压源设计用于提供第二支持电位。
根据不同的实施方式，第二支持电位与施加在分压器上的电压和/或第一支持电位相比能够具有更小的波动(例如更小的峰到谷的值(Spitze-zu-Tal-Wert))。
根据不同的实施方式，第一支持电位能够借助于分压器从电位差中分出。
根据不同的实施方式，至少一个共源共栅级能够具有开关或由其形成，所述开关设计用于借助于支持电位开关，所述支持电位分别耦合输入给至少一个共源共栅级。
根据不同的实施方式，至少一个共源共栅级能够具有处于栅极电路或基极电路中的晶体管或由其形成(例如所述晶体管的栅极或基极能够与分压器耦合)。
根据不同的实施方式，整流器电路能够具有根据一个或多个实施方式的电路。
根据不同的实施方式，整流器电路能够具有多个整流器支路，所述整流器支路中的每个整流器支路具有根据一个或多个实施方式的电路。
根据不同的实施方式，电压源能够具有根据一个或多个实施方式的电路。
根据不同的实施方式，电路装置能够具有如下：根据一个或多个实施方式的第一电路；第二电路，所述第二电路设计用于无接触式通信并且与第一电路耦合，例如用于在两个电路之间进行信号传输。
根据不同的实施方式，反相器能够具有根据一个或多个实施方式的电路。
根据不同的实施方式，反相器能够基于NMOS技术(n通道MOS技术)和/或基于PMOS技术(p通道MOS技术)。
根据不同的实施方式，反相器能够基于CMOS技术(即互补金属氧化物半导体技术的反相器)。
根据不同的实施方式，电路能够具有如下：第一共源共栅级和第二共源共栅级；分压器，所述分压器与第一共源共栅级和第二共源共栅级并联并且具有第一分压器级和第二分压器级，所述第一分压器级与第一共源共栅级耦合，并且所述第二分压器级与第二共源共栅级耦合；控制装置，所述控制装置设计用于：当在分压器上施加的电压满足预设标准时，跨接第一分压器级和/或第二分压器级。
根据不同的实施方式，电路能够具有如下：第一共源共栅级和第二共源共栅级；分压器，所述分压器与第一共源共栅级和第二共源共栅级并联并且具有第一部分电压输出端和第二部分电压输出端，所述第一部分电压输出端与第一共源共栅级耦合，并且所述第二部分电压输出端与第二共源共栅级耦合；控制装置，所述控制装置设计用于：当在第一部分电压输出端上和/或在第二部分电压输出端上施加的电压满足预设标准时，将第一部分电压输出端与第二部分电压输出端耦合。
第一部分电压输出端与第二部分电压输出端的耦合直观地能够具有：跨接至少一个分压器级(例如一个、多个或每个分压器级)。因此直观地，能够降低分压器级的数量，使得将更大的电压耦合输入到共源共栅级中，例如以便补偿施加在分压器上的电压的压降。分压器级的跨接替选地能够通过如下方式不同地进行：改变和/或跨接所述分压器级的分压器元件114。
根据不同的实施方式，电路能够具有如下：至少一个共源共栅级，所述共源共栅级具有处于栅级电路或基极电路中的晶体管；附加的共源共栅级，所述附加的共源共栅级具有处于源极电路或发射极电路中的晶体管；分压器，所述分压器设计用于：从电路的施加在其上的电压中分出部分电压并且将其耦合输入到至少一个共源共栅级的栅极中；控制装置，所述控制装置设计用于：当施加在分压器上的电压满足预设标准时，将至少一个共源共栅级的栅极与预设的支持电位耦合。
根据不同的实施方式，用于运行具有多个共源共栅级的电路的方法能够具有如下：当在电路上施加的电压满足预设标准时，将多个共源共栅级的至少一个共源共栅级与预设的支持电位耦合；和否则就将第二共源共栅级与从电压中分出的支持电位耦合。
根据不同的实施方式，用于运行具有至少一个共源共栅级和分压器级的电路的方法能够具有如下：借助于分压器级从在电路上施加的电压中分出支持电位；将支持电位耦合输入到至少一个共源共栅级中；和当电压满足预设标准时，跨接分压器级。
根据不同的实施方式，方法还能够具有：将开关信号耦合输入到多个共源共栅级的附加的共源共栅级中。
根据不同的实施方式，电路能够具有如下：多个共源共栅级，所述共源共栅级中的第一共源共栅级具有用于开关电路的开关输入端；电位调节器，所述电位调节器设计用于：当多个共源共栅级上的电位差满足预设标准时，将多个共源共栅级的至少一个第二共源共栅级与支持电位耦合，并且否则与从电位差中分出的支持电位耦合。
根据不同的实施方式，电位调节器能够具有分压器，所述分压器与多个共源共栅级并联并且设计用于分出支持电位。例如，分压器能够在输出端侧提供分出的支持电位。电位调节器能够设计用于：将分出的支持电位耦合输入到多个共源共栅级中(例如一个或每个共源共栅级中)。
根据不同的实施方式，电路能够具有如下：多个彼此串联的共源共栅级；分压器，所述分压器与多个共源共栅级并联并且与共源共栅级耦合，以将第一支持电位提供给多个共源共栅级的至少一个共源共栅级；控制装置，所述控制装置设计用于：当在分压器上施加的电压满足预设标准时，将至少一个共源共栅级与预设的第二支持电位耦合。
根据不同的实施方式，电路能够具有如下：多个彼此串联的共源共栅级；分压器，所述分压器与多个共源共栅级并联并且与共源共栅级耦合，以将第一支持电位耦合输入到多个共源共栅级的至少一个共源共栅级中；控制装置，所述控制装置设计用于：当在分压器上施加的电压满足预设标准时，将预设的第二支持电位耦合输入到至少一个共源共栅级中。
根据不同的实施方式，分压器在输出端侧(即借助于一个或每个部分电压输出端)能够与多个共源共栅级的至少一个共源共栅级耦合。
根据不同的实施方式，控制装置能够设计用于：当在分压器上施加的电压满足预设标准时，将分压器在输出端侧与预设的第二支持电位耦合。
根据不同的实施方式，开关输入端能够与多个共源共栅级的附加的共源共栅级耦合，例如与其栅极耦合。
根据不同的实施方式，共源共栅电路能够具有多个共源共栅级或者由其形成。
根据不同的实施方式，用于运行具有多个共源共栅级的电路的方法能够具有如下：从施加在电路上的电压中分出第一支持电位；提供第二支持电位，所述第二支持电位与施加在电路上的电压不同(例如时间无关地)；当施加在电路上的电压满足预设标准时，将多个共源共栅级的至少一个共源共栅级与第二支持电位耦合；并且否则，将至少一个共源共栅级与第一支持电位耦合。
根据不同的实施方式，该方法还能够具有：将开关信号耦合输入到多个共源共栅级的附加的共源共栅级中。
根据不同的实施方式，电路(例如或者至少共源共栅电路)能够集成在衬底中或是集成在衬底中的。换言之，电路能够是集成电路，例如半导体电路。替选地或附加地，至少共源共栅电路能够是集成电路，例如半导体电路。
根据不同的实施方式，电路或共源共栅电路的一个或每个电器件能够集成在衬底中或至少集成在半导体区域中，或者是集成在衬底中或集成在半导体区域中的。
根据不同的实施方式，至少一个共源共栅级能够连接到施加在分压器上的电压和附加的共源共栅级之间。
根据不同的实施方式，控制装置能够连接到施加在分压器上的电压和预设的第二支持电位之间。
根据不同的实施方式，至少一个共源共栅级能够包括一个共源共栅级或多个共源共栅级。
根据不同的实施方式，分压器能够具有多个分压器级，所述分压器级中的每个分压器级与至少一个共源共栅级的刚好一个共源共栅级相关联。每个分压器级能够设计用于对至少一个共源共栅级的与其相关联的共源共栅级供给分出的第一支持电位(例如从施加在分压器上的电压分出的第一支持电位)。换言之，分压器能够提供多个第一电位，所述第一电位中的每个第一电位借助于分压器级提供。多个第一支持电位能够彼此不同。
根据不同的实施方式，控制装置能够具有多个控制级，所述控制级中的每个控制级与至少一个共源共栅级的刚好一个共源共栅级相关联。每个控制级能够设计用于对至少一个共源共栅级的与其相关联的共源共栅级供给预设的第二支持电位。
通常，一个或每个第一支持电位能够与施加在分压器上的电压相关，即也与其时间变化相关。第二支持电位与施加在分压器上的电压相比和/或与一个或每个第一支持电位相比能够具有更小的时间可变化性，例如更小的频率和/或更小的峰到谷的值。
根据不同的实施方式，控制装置能够设计用于：当施加在分压器上的电压满足预设标准时，跨接至少一个分压器级。
根据不同的实施方式，控制装置能够设计用于：当第一支持电压和施加在分压器上的电压的差满足预设标准时，例如当差小于至少一个共源共栅级的阈值电压时和/或当差小于至少一个共源共栅级的所需要的栅极源极电压时，将多个共源共栅级的至少一个共源共栅级与预设的第二支持电位耦合。阈值电压能够表示用于开关至少一个共源共栅级的电压。
根据不同的实施方式，施加在分压器上的电压(也称作输入电压)能够是时间变化的电压，例如混合电压。混合电压能够具有交流电压和可选地具有直流电压或者由其形成，例如为由交流电压和直流电压构成的总电压或仅为交流电压。
附图说明
本发明的实施例在附图中示出并且在下面详细阐述。
附图示出：
图1和2示出常规的电路；
图3A和图3B分别示出根据不同实施方式的电路的示意电路图；
图4A和图4B分别示出根据不同实施方式的电路的示意电路图；
图5A和图5B分别示出根据不同实施方式的分压器的示意电路图；
图6A和图6B分别示出根据不同实施方式的分压器的示意电路图；
图7A和图7B分别示出根据不同实施方式的分压器的示意电路图；
图8A示出根据不同实施方式的分压器的示意电路图；
图8B示出根据不同实施方式的电路的示意电路图；
图9A示出根据不同实施方式的共源共栅级的示意电路图；
图9B示出根据不同实施方式的整流器电路的示意电路图；
图10A示出根据不同实施方式的电压源的示意电路图；
图10B示出根据不同实施方式的电路装置的示意电路图；
图11A示出根据不同实施方式的反相器的示意电路图；
图11B示出根据不同实施方式的电路的示意电路图；
图12A和图12B分别示出根据不同实施方式的电路的示意电路图；
图13示出根据不同实施方式的电路的示意电路图；
图14示出根据不同的实施方式的方法的示意流程图；
图15A和图15B分别示出根据不同实施方式的电路的示意电路图；
图16、图17、图18和图19分别示出根据不同实施方式的电路的示意电路图；
图20、图21、图22和图23分别示出根据不同实施方式的电路的示意电路图；
图24和图25示出根据不同实施方式的电路的示意电路图；
图26示出根据不同实施方式的电路装置的示意电路图；
图27示出根据不同实施方式的电压变化曲线的示意图；
图28示出根据不同实施方式的电路装置的示意电路图；
图29示出根据不同实施方式的电压变化曲线的示意图；
图30示出根据不同实施方式的方法的示意流程图。
具体实施方式
在下面详细的描述中，参考所附的附图，所述附图形成所述描述的一部分，并且在所述附图中为了说明示出具体的实施方式，在所述实施方式中能够实施本发明。就此而言，方向术语例如“上方”、“下方”、“前方”、“后方”、“前”、“后”等参考所描述的(多个)附图的取向使用。因为实施方式的部件能够以多种不同的取向定位，所以方向术语用于说明并且不以任何方式受到限制。要理解的是：能够使用其他的实施方式并且能够进行结构上的或逻辑上的改变，而不会偏离本发明的保护范围。要理解的是：只要没有特别地另作说明，在此描述的不同的示例性的实施方式的特征就能够彼此组合。因此，下面详细的描述不能够理解为是限制性意义的，并且本发明的保护范围通过下面的描述限定。
在本说明书的范围内，术语“连接”、“联接”以及“耦合”用于描述直接的和间接的连接、直接的或间接的联接以及直接的或间接的耦合。在附图中，相同的或类似的元件设有相同的附图标记，只要这是适当的。
根据不同的实施方式，术语“耦合的”或“耦合”能够在例如直接的或间接的电连接和/或电交互作用的范围中理解，包括实体连接或交互作用。交互作用例如能够借助于电流来建立，所述电流沿着借助于耦合提供的电流路径流动。电连接能够具有导电连接，即具有欧姆性能，例如借助于金属或简并的半导体材料，例如在电流路径中不存在pn结的情况下提供。间接的电连接能够在电流路径中具有附加器件，所述附加器件不改变或基本上不改变电路的运行。
多个元件例如能够沿着交互作用链路、例如信号链路彼此耦合。耦合能够设计用于在两个彼此耦合的元件之间传递电信号。术语“脱耦”能够理解为：将耦合撤除或耦合是撤除的。例如，两个元件彼此间脱耦能够引起：撤除在所述元件之间的导电连接(例如变换成电绝缘的连接)。
根据不同的实施方式，能够对半导体区域进行工艺处理，以便在半导体区域中形成一个或多个芯片。芯片能够具有有源芯片面。有源芯片面能够设置在半导体区域的一部分中或者是设置在半导体区域的一部分中的，并且能够具有至少一个电器件(即一个电器件或多个电器件)，如晶体管、电阻、电容器、二极管等。至少一个器件或多个器件的互联能够设计用于实施逻辑操作，例如计算操作或存储操作。替选地或附加地，至少一个电路元件或多个器件的互联能够设计用于执行开关操作、信号处理和/或放大操作。不同的器件，即例如晶体管、电容器和/或二极管能够设计用于高压应用或是针对高压应用设计的(也称作为高压二极管或高压晶体管)。
根据不同的实施方式，通过从半导体区域的切缝(也称作为Kerf，切口)移除材料(也称作为分割或切割半导体区域)，能够将芯片(也称作为半导体芯片或集成电路)从半导体区域分割。例如，通过刻刮和折断、分裂、刀刃分割、等离子分割、激光分割或机械锯割从半导体区域的切缝移除材料(例如通过应用分离锯)。在分割芯片之后，所述芯片能够被电接触和封装，例如借助于成形材料来封装和/或封装到芯片载体(也称作为芯片壳体)中，所述芯片随后适合于在电子设备中应用。例如，芯片在芯片载体上能够借助于线来连接，并且芯片载体能够焊接在电路板和/或导体框上或者是焊接在电路板和/或导体框上的。
根据不同的实施方式，衬底(例如晶片，例如重新配置的晶片)和/或半导体区域能够具有一种类型的或不同类型的半导体材料或由其形成，包括IV族半导体(例如硅或锗)，化合物半导体、例如III-V族化合物半导体(例如砷化镓)，III族半导体，V族半导体或聚合物。在多个实施方式中，衬底和/或半导体区域能够由硅(掺杂的或未掺杂的)形成或是由硅形成的。在多个替选的实施方式中，衬底和/或半导体区域能够是绝缘衬底上的硅(SOI)晶片。替选地，能够将每种其他适当的半导体材料用于衬底和/或半导体区域，例如半导体化合物(半导电的化学化合物)，如磷化镓(GaP)、磷化铟(InP)、碳化硅(SiC)或氮化镓(GaN)，但是也为任意适当的三元半导体化合物或四元半导体化合物，例如铟砷化镓(InGaAs)。
术语半导体材料能够理解为如下化学组成，所述化学组成具有半导电的基础材料或由其形成和/或在未掺杂的状态(即化学纯状态)下是半导电的，即具有在大约10-6西门子/米至大约106西门子/米的范围中的电导率。在对衬底进行工艺处理期间，半导电的基础材料例如能够部段地被掺杂或者部段地是掺杂的，这提高其在掺杂部位中的电导率(例如超过106西门子/米)。半导体材料或半导电的基础材料例如能够具有元素半导体(例如硅或锗)或者化合物半导体(例如碳化硅或SiGe)或者由其形成。
根据不同的实施方式，(例如为了实现一个或每个共源共栅级和/或一个或每个控制级的开关)能够使用不同的晶体管类型。例如，晶体管能够具有下述晶体管类型中的至少一个或由其形成：双极型晶体管(BJT)，具有异质结的BJT，肖特基BJT，具有绝缘栅电极的BJT(IGBT)，场效应晶体管(FET)，阻挡层FET，金属氧化物半导体FET(MOSFET)，双栅极MOSFET，功率场效应晶体管(例如快恢复或快速反向外延二极管FET)，隧道FET等。
根据不同的实施方式，能够将电压理解为电位差(两个电位的差)，例如在输入端和输出端之间的电位差。例如，器件之上的电压(即降在器件之上的电压)或者器件互联的电压理解为在器件的或器件互联的相对侧上(例如在端子上)的电位差。节点(例如端子、输入端、输出端等)处的电压能够理解为节点处的电位和参考电位(例如接地)的差。关于电路中的多个电压的说明能够涉及相同的参考电势。如果节点处的电压为正，那么所述节点的电位大于参考电位。如果节点处的电压为负，那么所述节点的电位小于参考电位。节点处的电压越大，所述节点的电位就越大。(例如两个节点之间的)电压差能够理解为两个电压的差，当这两个电压参考相同的参考电位时，所述差对应于相对应的电位(例如在两个节点之间)的差(即与参考电位无关地说明)。支持电位能够代表支持电压，所述支持电压对应于支持电位和参考电位的差。
图3A示出根据不同实施方式的电路300a的示意电路图。
根据不同的实施方式，电路300a能够具有多个彼此串联的(即互联成共源共栅电路102的)共源共栅级102a、102b，例如至少两个共源共栅级102a、102b，例如两个、三个、四个、五个、六个、七个、八个、九个、十个、或多于十个的串联的共源共栅级102a、102b，例如6或7个串联的共源共栅级102a、102b。
分压器104能够与共源共栅电路102并联并且与至少一个共源共栅极102b耦合，以将第一支持电位Vs1(也称作为分出的第一支持电位Vs1或分出的支持电位Vs1)提供给至少一个共源共栅级102b。例如，第一支持电位Vs1能够借助于分压器104从施加在分压器104上的电压Vin(也称作为输入电压Vin)分出或是从中分出的，例如从高压电压HV中分出。
控制装置106能够设计用于：当施加在分压器104上的电压Vin满足预设标准时，将至少一个共源共栅级102b与预设的第二支持电位Vcasc(也称作为辅助支持电位Vcasc)耦合。
通常，电路300a能够以反相器、输出放大器(例如焊盘-驱动器电路)实现或者是以反相器、输出放大器实现的，或者例如当所述电路与无接触式接口(也称作为空中接口)耦合或者是与其耦合时，用于跨接(例如短路)。
图3B示出根据不同实施方式的电路300b的示意电路图。
通常，标准能够代表用于运行至少一个共源共栅级102b的支持电位的阈值(也称作为开关标准)。因为分出的第一支持电位Vs1与施加在分压器104上的电压Vin(输入电压Vin)相关，例如与输入电压Vin(或相应的输入电位)成固定比例，所以标准例如能够对应于输入电压Vin至少应具有的值，借此分出的支持电位Vs1足以运行至少一个共源共栅级102b。
根据不同的实施方式，为了确定输入电压Vin是否满足标准，能够确定106e电路300b的电位或电压，所述电位或电压代表输入电压Vin(例如与所述输入电压相关)，例如输入电压Vin本身或从输入电压Vin分出的电位、例如借助于分压器104从输入电压Vin分出的第一支持电位Vs1、借助于共源共栅电路102(例如借助于至少一个共源共栅级102b)从输入电压Vin中分出的电位V102b和/或降在至少一个共源共栅级102b上的电压Vdiff(也参见图12B或图13)。
直观地，标准能够代表输入电压Vin的阈值，在低于该阈值的情况下，控制装置106从分出的第一支持电位Vs1切换至辅助支持电位Vcasc。替选地或附加地，标准能够代表输入电压Vin的阈值，在超过所述阈值的情况下，控制装置106能够从辅助支持电位Vcasc切换至分出的第一支持电位Vs1。
根据不同的实施方式，控制装置106能够确定106e和/或处理106e施加在分压器104上的输入电压Vin。例如，控制装置106能够设计用于：将施加在分压器104上的电压Vin与标准比较。标准能够代表输入电压Vin的阈值，直至所述阈值，分压器104提供足够的第一支持电位Vs1，以便运行至少一个共源共栅级102b。
替选地或附加地，根据不同的实施方式，控制装置106能够检测116e和处理一个或每个由分压器104提供的第一电位Vs1。例如，控制装置106能够设计用于：将由分压器104提供的第一电位Vs1与标准比较。标准能够代表第一支持电位Vs1的阈值，需要所述第一电位以运行至少一个共源共栅级102b。
替选地或附加地，根据不同的实施方式，控制装置106能够检测116e和处理降在至少一个共源共栅级102b上的电压Vdiff，例如源极栅极电压或源极漏极电压。例如，控制装置106能够设计用于：将降在至少一个共源共栅级102b上的电压Vdiff与标准比较。标准能够代表降在至少一个共源共栅级102b上的电压Vdiff的阈值，需要所述电压以运行至少一个共源共栅级102b。
替选地或附加地，根据不同的实施方式，控制装置106能够检测116e和处理一个或每个例如借助于至少一个共源共栅级102b从共源共栅电路102分出的电位V102b。例如，控制装置106能够设计用于：将施加在至少一个共源共栅级102b上的电位V102b与标准比较。标准能够代表第一支持电位Vs1的阈值，需要所述第一支持电位以运行至少一个共源共栅级102b。
分压器104能够可选地具有内部的参考节点，在所述参考节点上施加参考电位，例如接地。
图4A示出根据不同实施方式的电路400a的示意电路图。
根据不同的实施方式，电路400a能够具有用于开关共源共栅电路102的开关输入端ctrl。共源共栅电路102的附加的共源共栅级102a(也称作为开关信号-共源共栅级102a)能够具有开关112a或由其形成，所述开关能够借助于开关输入端ctrl开关。
用于运行电路400a的频率、例如借助于开关输入端ctrl耦合输入的频率能够大于大约1kHz(千赫兹)、例如大于大约10kHz、例如大于大约100kHz、例如大于大约1MHz(兆赫兹)、例如大约为13.56MHz、例如大于大约10MHz、例如大于大约100MHz、例如大于大约500MHz、例如大于大约1GHz(千兆赫兹)。通常，期望的运行类型的频率能够被调整或者是被调整的。例如，也能够应用直流电压或是应用直流电压的。
图4B示出根据不同实施方式的电路400b的示意电路图。
根据不同的实施方式，开关112a能够借助于晶体管(例如借助于MOSFET)实现或是借助其实现的。在该情况下，晶体管的控制端子112g(例如栅极或基极)与开关输入端ctrl耦合。晶体管例如能够以源极电路或发射极电路互联或是以源极电路或发射极电路互联的。
图5A示出根据不同实施方式的分压器104的示意电路图。
根据不同的实施方式，分压器104能够具有至少一个分压器级104a或由其形成。
分压器级104a能够具有至少两个串联的分压器元件114，在所述分压器元件之间将第一支持电位Vs1耦合输出。第一支持电位Vs1能够借助于部分电压输出端114a耦合输出或是借助于其耦合输出的。换言之，借助于部分电压输出端114a，能够将施加在分压器104(例如其分压器级104a)上的电压的部分电压耦合输出，所述部分电压提供第一支持电位Vs1。
一个或每个分压器元件114能够具有下述中的至少一个：电阻元件502、电容元件504、电感元件506和/或整流器元件508(例如二极管508)，如在下面更详细描述。分压器元件114例如能够彼此相同，例如其阻抗彼此相同，例如当每个分压器元件114邻接于附加的分压器级104b时如此。替选地，例如当分压器元件114中的至少一个邻接于分压器级104a的输入端时，分压器元件114能够彼此不同。
例如，分压器级104a能够具有电阻网络或由其形成。
图5B示出根据不同实施方式的分压器104的示意电路图。
根据不同的实施方式，分压器104能够具有至少一个电阻性的分压器级104r或由其形成。
电阻性的分压器级104r(例如具有电阻网络或由其形成)能够具有两个串联的电阻元件502，在所述电阻元件之间将第一支持电位Vs1耦合输出。一个或每个电阻元件502能够具有电阻性的阻抗(也称作为有效电阻或者阻抗)。
一个或每个电阻元件502能够借助于欧姆电阻提供或是借助欧姆电阻提供的。替选地或附加地，例如在将直流电压Vin施加在分压器104上的情况下，一个或每个电阻元件502能够借助于晶体管和/或借助于沿导通方向连接的二极管提供或是借助于其提供的，其中所述晶体管保持在过渡状态下或是保持在过渡状态下的。可选地，例如在将交流电压施加在分压器104上的情况下，电阻元件502能够借助于两个反并联的二极管提供或是借助于其提供的。代替反并联的二极管，两个并联的晶体管能够根据反并联的二极管配置互联。
图6A示出根据不同实施方式的分压器104的示意电路图。
根据不同的实施方式，分压器104能够具有至少一个电容性的分压器级104k或由其形成。
电容性的分压器级104k能够具有两个串联的电容元件504，在所述电容元件之间将第一支持电位Vs1耦合输出。一个或每个电容元件504能够具有电容性的阻抗(也称作为电容)。
一个或每个电容元件504能够借助于电容器提供或是借助于电容器提供的。替选地或附加地，一个或每个电容元件504能够借助于晶体管提供或是借助于晶体管提供的，借助于所述晶体管的源极栅极电容和/或漏极栅极电容提供电容元件504的电容或是这样提供的。例如，漏极和源极能够彼此短路。
图6B示出根据不同实施方式的分压器104的示意电路图。
根据不同的实施方式，分压器104能够具有至少一个整流的分压器级104d或由其形成。
整流的分压器级104d能够具有两个串联的整流器元件506，在所述整流器元件之间将第一支持电位Vs1耦合输出。一个或每个整流器元件506能够具有与电场方向相关的电阻抗。
一个或每个整流器元件506能够借助于二极管提供或是借助于二极管提供的。替选地或附加地，一个或每个整流器元件506能够借助于晶体管提供或者是借助于晶体管提供的，所述晶体管根据二极管配置互联。
一个或每个整流器元件506例如能够相对于静电放电提供保护(ESD保护)。
图7A示出根据不同实施方式的分压器104的示意电路图。
根据不同的实施方式，分压器104能够具有至少一个电感性的分压器级104i或由其形成。
电感性的分压器级104i能够具有两个串联的电感元件508，在所述电感元件之间将第一支持电位Vs1耦合输出。一个或每个电感元件508能够具有电感性的阻抗(也称作为电感)。
一个或每个电感元件508能够借助于导体回路提供或是借助于导体回路提供的，例如借助于线圈。
图7B示出根据不同实施方式的分压器104的示意电路图。
根据不同的实施方式，分压器104能够具有至少两个串联的分压器级104a、104b或由其形成。每个分压器级104a、104b能够具有至少两个分压器元件114。在一个或每个分压器级104a、104b的分压器元件114之间能够例如借助于相应的部分电压输出端114a、114b将第一支持电位Vs1、Vs2耦合输出或者是这样耦合输出的。换言之，分压器104能够提供多个第一支持电位Vs1、Vs2。
根据不同的实施方式，多个第一支持电位Vs1、Vs2能够彼此不同。
两个分压器级104a、104b的分别彼此邻接的分压器元件114能够共同地借助于电器件124提供或是借助于电器件124提供的，例如借助于二极管、晶体管、电容器、欧姆电阻和/或线圈提供。
至少一个共源共栅级102b具有的共源共栅级越多，分压器104能够具有越多的分压器级104a。例如，分压器104能够具有与至少一个共源共栅级102b具有的共源共栅级同样多的分压器级104a或更多。随着分压器104的分压器级104a的数量增加，标准能够变大。需要用于运行至少一个共源共栅级102b的共源共栅级的支持电压的阈值当然能够与分压器104的分压器级104a的数量无关。
图8A示出根据不同实施方式的分压器104的示意电路图。
根据不同的实施方式，分压器104能够具有至少一个分压器级104a、104b或由其形成，所述分压器级与参考电位Vss(例如电接地GND)电容性地耦合。电容耦合能够借助于电容元件504提供或是借助于其提供的。电容元件504能够借助于电容器和/或借助于晶体管提供或是借助于其提供的。替选地或附加地，能够将欧姆电阻的寄生电容用于提供电容性耦合。借此，能够提供欧姆耦合和电容耦合的叠加或者欧姆耦合和电容耦合的叠加是能够提供的。欧姆电阻的电阻越大，电容性耦合的份额就能够越大。例如，电容性耦合能够借助于欧姆电阻提供或是借助于欧姆电阻提供的，所述欧姆电阻的电阻大于其(寄生)电容的倒数(例如参考所施加的电压Vin的频率)。
图8B示出根据不同实施方式的电路800b的示意电路图。
根据不同的实施方式，电路800b能够具有电压源802，所述电压源设计用于提供辅助支持电位Vcasc。电压源802能够集成在芯片中，例如集成在与至少一个共源共栅级102b相同的芯片中。替选地，电压源802能够设置在芯片之外，例如，电压源802能够借助于另一芯片提供或是借助于另一芯片提供的。
控制装置106能够具有一个或多个控制级106a、106b、106c、106d(参见图23)，所述控制级中的至少一个与辅助支持电位Vcasc耦合。
可选地，控制装置106(例如一个或每个控制级)能够具有开关106s，所述开关设计用于：基于确定106e和/或处理106e电压，将电压源802与至少一个共源共栅级102b耦合。标准例如能够代表开关106s的阈值电压Vth(例如在开关106s中开关)。
根据不同的实施方式，控制装置106(例如一个或每个控制级)和共源共栅电路102(例如至少一个共源共栅级102b的一个或每个共源共栅级，例如分别与控制级相关联的共源共栅级)的阈值电压Vth一致。替选地或附加地，控制装置106(例如一个或每个控制级)和共源共栅电路102(例如至少一个共源共栅级102b的一个或每个共源共栅级，例如分别与控制级相关联的共源共栅级)彼此互补地设计，至少借助于CMOS开关对或借助于反相器。借此能够实现：用于控制装置106(例如一个或每个控制级)和共源共栅电路102(例如至少一个共源共栅级102b的一个或每个共源共栅级，例如分别与控制级相关联的共源共栅级)的开关条件是相同的。
根据不同的实施方式，电压源802能够设计成，使得辅助支持电位Vcasc具有比输入电压Vin(例如在分压器上的电位差)更小的波动(例如电位变化)。直观地，借助于电压源802能够提供稳定的(例如时间恒定的)电压或是这样提供的。例如，电压源802能够借助于供给电压VDD供给或是借助于其供给的。
替选地，辅助支持电位Vcasc能够借助于供给电压VDD提供或是借助于其提供的。于是，电压源802例如能够被取消。
图9A示出根据不同实施方式的共源共栅级900a的示意电路图，例如开关信号共源共栅级102a和/或至少一个共源共栅级102b的一个或每个共源共栅级。
根据不同的实施方式，共源共栅级900a能够具有开关902或由其形成。开关902能够设计成借助于支持电位Vs1、Vcasc来开关，所述支持电位分别耦合输入给共源共栅级900a(例如所述支持电势借助于开关输入端ctrl耦合输入)。
开关902例如能够具有晶体管或由其形成(参见图4B)。晶体管的栅极或基极能够提供开关输入端ctrl。
在开关信号共源共栅级102的情况下，开关902能够具有开关输入端ctrl，所述开关输入端例如与信号发生器耦合。例如，开关信号共源共栅级102的晶体管能够互联成源极电路或发射极电路或者是互联成源极电路或发射极电路的。
在至少一个共源共栅级102b的一个或每个共源共栅级的情况下，开关902能够具有开关输入端ctrl，所述开关输入端与控制装置106(例如与同其相关联的控制级)和/或与分压器104(例如与同其相关联的分压器级)耦合，例如借助于控制装置106与分压器104和/或与电压源802耦合。例如，至少一个共源共栅级102b的一个或每个共源共栅级的晶体管能够互联成栅极电路或基极电路或者是互联成栅极电路或基极电路的。
图9B示出根据不同实施方式的整流器电路900b的示意电路图。
整流器电路900b能够具有根据一个或多个实施方式的电路300a(或者其他在此描述的电路)或者由其形成。整流器电路900b能够设计用于对耦合输入给所述整流器电路的混合电压进行整流，其中经过整流的混合电压能够提供直流电压，例如脉冲的直流电压。
整流器电路900b能够具有输入端912，以将混合电压(例如交流电压)耦合输入到整流器电路900b中。整流器电路900b能够具有输出端914，以耦合输出直流电压。
图10A示出根据不同实施方式的电压源1000a的示意电路图。
根据不同的实施方式，电压源1000a能够具有根据一个或多个实施方式的电路300a(或者其他在此描述的电路)或者由其形成。
例如，电压源1000a能够具有直流电压源或者由其形成。直流电压源例如能够具有整流器电路900b、2800b(参见图9b和图28)。
图10B示出根据不同实施方式的电路装置1000b的示意电路图。
电路装置1000b能够具有根据一个或多个实施方式的电路300a(或者其他在此描述的电路)或者由其形成。此外，电路装置1000b能够具有第二电路1002。第二电路1002能够设计用于无接触式通信。
第二电路1002例如能够产生信号1004(例如开关信号、能量供给信号或通信信号)并且耦合输入给第一电路300a。替选地或附加地，第二电路1002能够产生电压Vin(例如高压电压HV)并且耦合输入给第一电路300a。例如，第二电路1002能够具有无接触式电压源802、1000a或由其形成。
图11A示出根据不同实施方式的反相器1100a的示意电路图。
根据不同的实施方式，反相器1100a能够具有根据一个或多个实施方式的电路300a(或者其他在此描述的电路)或者由其形成。例如，反相器1100a能够具有门电路(例如CMOS门电路)或者由其形成。
例如，反相器1100a(例如其门电路)能够基于NMOS技术或基于PMOS技术。替选地，反相器1100a能够基于CMOS技术。
反相器1100a能够具有两个互补的(即推挽式设计)和串联的开关结构1102(也称作为低侧和高侧)，所述开关结构例如能够借助于CMOS技术实现。例如，低侧和高侧能够在其或每个通道的掺杂类型方面不同。换言之，低侧能够借助于NMOS技术提供并且高侧能够借助于PMOS技术提供或以正好相反的方式提供，或者是这样提供的。
根据不同的实施方式，低侧和/或高侧能够具有根据一个或多个实施方式的电路300a(或者其他在此描述的电路)或者由其形成。例如，低侧或高侧能够借助于电阻元件提供或是借助于电阻元件提供的。替选地，低侧和高侧能够具有根据一个或多个实施方式的电路300a(或者其他在此描述的电路)或者由其形成。
反相器1100a(例如高侧)的至少一个电路300a能够连接到第一输入电压Vin1(例如高压电压HV)和反相器1100a的输出端1114之间。替选地或附加地，反相器1100a(例如低侧)的电路300a连接到第二输入电压Vin2(例如借助于参考电位Vss提供)和反相器1100a的输出端1114之间。反相器1100a的输出端1114能够连接到两个互补的开关结构1102之间。
反相器1100a的输入端1104能够与反相器1100a的一个或每个电路300a的开关输入端ctrl耦合。反相器1100a能够设计用于：将第二信号(例如借助于输出端1114)提供给耦合输入给所述反相器的第一信号(至少借助于输入端1104耦合输入)，所述第二信号与第一信号互补。
图11B示出根据不同实施方式的电路1100b的示意电路图。
输入电压Vin(例如高压电压HV)能够施加在分压器104上、施加在控制装置106上(其开关输入端)和施加在共源共栅电路102上，例如作为输入电位Vin和参考电位Vss(例如电接地GND)之间的差提供。第一支持电位Vs1能够借助于分压器104从输入电压Vin中分出或者是从中分出的。
开关信号共源共栅级102a能够借助于开关输入端ctrl控制或是借助于其控制的。至少一个共源共栅级102b(或其栅极)能够借助于被开关的支持电位Vs1、Vcasc支持或是借助于其支持的。当输入电压Vin不满足预设的标准时(例如等于或大于预设值)，被开关的支持电位Vs1、Vcasc能够是分出的第一支持电位Vs1。当输入电压Vin满足预设的标准(例如低于预设值)时，被开关的支持电位Vs1、Vcasc能够是辅助支持电位Vcasc。
共源共栅电路102能够设计用于跨接输入电压Vin和输出电压Vout。
例如，共源共栅电路102能够设计用于将输出电压Vout耦合输出。
替选地，输出电压Vout能够是参考电压Vss。于是，借助于共源共栅电路102能够开关输入电压Vin或者是这样开关的。
图12A示出根据不同实施方式的电路1200a的示意电路图。
至少一个共源共栅级102b能够具有多个共源共栅级，例如至少一个第一共源共栅级1202a和第二共源共栅级1020b。
分压器104能够与第一共源共栅级1202a和第二共源共栅级1202b并联。分压器104能够具有第一部分电压输出端114a，所述部分电压输出端与第一共源共栅级1202a耦合。此外，分压器104能够具有第二部分电压输出端114b，所述第二部分电压输出端与第二共源共栅级1202b耦合。每个部分电压输出端114a、114b能够借助于分压器级104a提供或是借助于其提供的。
分压器104能够提供多个第一支持电位Vs1、Vs2，例如每个第一支持电位借助于一个部分电压输出端114a、114b提供。借助于第一部分电压输出端114a能够提供第一支持电位Vs1(例如耦合输出)或者是这样提供的。借助于第二部分电压输出端114b能够提供附加的第一支持电位Vs2(例如耦合输出)或者是这样耦合输出的。
控制装置106能够设计用于：当第二部分电压输出端114b上的电压和/或输入电压Vin满足预设标准时，例如低于阈值时，将第一部分电压输出端114a与第二部分电压输出端114b耦合。直观地，借助于控制装置106能够将第二部分电压输出端114a与第二部分电压输出端114b短路或是将这两者短路的。换言之，借助于控制装置106能够跨接分压器104的至少一个分压器级。
图12B示出根据不同实施方式的电路1200b的示意电路图。
根据不同的实施方式，控制装置106能够确定106e和/或处理106e施加在分压器104上的输入电压Vin。例如，控制装置106能够设计用于：将施加在分压器104上的输入电压Vin与标准进行比较。标准能够代表在第二共源共栅级1202b上需要的电压的阈值，直至所述阈值，分压器104提供足够的第一支持电位Vs2，以便运行第二共源共栅级1202b。
替选地或附加地，控制装置106能够确定106e和处理一个或每个从输入电压Vin分出的电位，例如一个或每个由分压器104提供的第一支持电位Vs1、Vs2(例如附加的第一支持电位Vs2)和/或一个或每个从至少一个共源共栅级102b分出的电位Vdiff、V102b。例如，控制装置106能够设计用于：将一个或每个分出的电位与标准进行比较。标准能够代表分出的电位的阈值，需要所述电位以运行第一共源共栅级1202a和/或第二共源共栅1202b。
图13示出根据不同实施方式的电路1300的示意电路图。
第一共源共栅级1202a和/或第二共源共栅1202b每个能够具有处于栅极电路或基极电路中的晶体管N1、N2或由其形成。开关信号共源共栅级102a能够具有处于源极电路或发射极电路中的晶体管N0或由其形成。
根据不同的实施方式，分压器104能够在输出端侧与至少一个共源共栅级102b的每个共源共栅级1202b、1202a耦合，例如借助于相应的部分电压输出端114a、114b。
分压器104能够设计用于：提供输入电压Vin(例如电路1300的运行电压、高压运行电压HV)的第一部分电压，以将第一支持电位Vs1耦合输出和/或耦合输入到第一共源共栅级1202a的栅极中。替选地或附加地，分压器104能够设计用于：提供输入电压Vin的第二部分电压，以耦合输出附加的第一支持电位Vs2和/或耦合输入到第二共源共栅级1202b的栅极中。
控制装置106能够设计用于：当输入电压Vin满足预设标准时，例如通过所述控制装置将第一部分电压输出端114a与辅助支持电位Vcasc耦合，将第一共源共栅级1202a的栅极与辅助支持电位Vcasc耦合。替选地或附加地，控制装置106能够设计用于：当输入电压Vin满足预设标准时，例如通过所述控制装置将第一部分电压输出端114a与第二部分电压输出端114b耦合和/或通过所述控制装置将第一共源共栅级1202a的栅极和第二共源共栅级1202b的栅极彼此耦合，将第一共源共栅级1202a的栅极与附加的第一支持电位Vs2耦合。
图14示出用于运行根据不同实施方式的电路的方法1400的示意流程图。
根据不同的实施方式，方法1400能够可选地在1401中具有：将开关信号耦合输入到多个共源共栅级的一个共源共栅级中，例如耦合输入到开关信号共源共栅级的开关输入端ctrl中。借助于开关信号能够接通多个共源共栅级。
方法1400能够在1403中具有：当施加在电路上的电压(例如高压电压HV)满足预设标准时，将多个共源共栅级的至少一个共源共栅级(例如第一共源共栅级和/或第二共源共栅级)与预设的支持电位(例如辅助支持电位)耦合。
此外，方法1400能够在1405中具有：否则就将至少一个共源共栅级与从电压中分出的支持电位(例如第一支持电位)耦合。
至少一个共源共栅级的每个共源共栅级能够耦合到分出的支持电位上(例如借助于分压器级提供)，所述支持电位与所述共源共栅级相关联。
图15A示出根据不同实施方式的电路1500a的示意电路图，所述电路具有共源共栅电路102。
开关信号共源共栅级102a能够具有用于开关共源共栅电路102的开关输入端ctrl。
电位调节器1502能够设计用于：当共源共栅电路102上的电位差Vdiff(Vdiff＝Vin-Vss)满足预设标准时，将共源共栅级102的至少一个共源共栅级102b与辅助支持电位Vcasc耦合，并且否则就与从电位差Vdiff中分出的支持电位Vs1耦合。
根据不同的实施方式，电位调节器1502能够具有用于分出支持电位Vs1的分压器104，如在上面描述的那样。替选地或附加地，电位调节器1502能够具有用于提供辅助支持电位Vcasc的电压源。
图15B示出根据不同实施方式的电路1500b的示意横截面图。
根据不同的实施方式，电路1500b能够集成在衬底1504中或者是集成在其中的，例如集成在半导体衬底1504中。例如，至少共源共栅电路102、控制装置106和/或分压器104能够是集成电路、例如半导体电路的一部分或者形成集成电路、或者半导体电路的一部分。衬底1504能够是芯片的一部分。
电路1500b还能够具有供给端子1510，以用供给电压供给电路1500b。供给电压(也称作VDD)通常能够表示如下电压，所述电压从外部耦合输入到电路或芯片中，例如借助于芯片的相应的接触部或借助于无接触式传输。替选地或附加地，借助于供给端子1510能够耦合输入输入电压Vin(例如高压电压HV)和/或辅助支持电压，以提供辅助支持电位Vcasc。
电压(和/或与其相关联的电位)能够理解为离散值和/或理解为离散值附近的电压范围，例如为离散值的±10％的电压范围。
图16示出根据不同实施方式的电路1600的示意电路图。
控制装置106能够具有多个控制级106a、106b或由其形成，所述控制级中的每个控制级与至少一个共源共栅级102b的共源共栅级1202a、1202b和/或分压器104的分压器级104a、104b相关联。每个控制级能够借助于晶体管P1、P2(例如PMOS晶体管)提供或是借助于其提供的。
分压器104能够具有多个分压器级104a、104b或者由其形成，所述分压器级中的每个分压器级与至少一个共源共栅级102b的共源共栅级1202a、1202b相关联。分压器104的分压器级104a、104b例如能够借助于欧姆电阻R1、R2、R3提供或是借助于其提供的，如在图16中示出的。例如，分压器104能够具有电阻网络R1、R2、R3或者由其形成。替选地，也能够应用其他的分压器元件，如在上面描述并且在下面还更详细阐述。
共源共栅电路102的每个共源共栅级102a、1202a、1202b能够借助于晶体管N0、N1、N2(例如NMOS晶体管)提供或是借助于其提供的。
通常，控制级106a、106b的晶体管P1、P2和共源共栅级102a、102b的晶体管N0、N1、N2在其通道(例如p通道或n通道)的掺杂类型方面不同。
每个控制级106a、106b(第一控制级106a和第二控制级106b)能够连接到与其相关联的共源共栅级1202a、1202b和与其相关联的分压器级104a、104b之间或者是连接在其之间的。每个控制级106a、106b能够借助于电压来控制106e或者是借助于电压控制的，所述电压施加在与所述控制级相关联的共源共栅级1202a、1202b上和/或在所述共源共栅级和另一共源共栅级之间从输入电压Vin中分出或者是从中分出的。
第一控制级106a能够设计用于：当借助于与所述第一控制级相关联的分压器级104a分出的第一支持电位Vs1、Vs2满足预设标准时，将辅助支持电位Vcasc耦合输入给第一共源共栅级1202a。第二控制级106b能够设计用于：当借助于与所述第二控制级相关联的分压器级104b分出的支持电位满足预设标准时，将辅助支持电位Vcasc耦合输入给第二共源共栅级1202b。
辅助支持电位Vcasc能够是低压电压LV，例如小于输入电压Vin(例如高压电压HV)。
图17示出根据不同实施方式的电路1700的示意电路图。
电路1700能够类似于之前描述的电路，其中分压器104的至少一个或每个分压器级104a、104b能够借助于电容器C1、C2、C3提供或是借助于其提供的。
图18示出根据不同实施方式的电路1800的示意电路图。
电路1800能够类似于之前描述的电路，其中分压器104的至少一个或每个分压器级104a、104b能够彼此并联。分压器104的一个或每个分压器级104a、104b例如能够借助于欧姆电阻R1、R2、R3、R4提供或是借助于其提供的。
图19示出根据不同实施方式的电路1900的示意电路图。
电路1900能够类似于之前描述的电路，其中分压器104的至少一个或每个部分电压输出端114a、114b能够电容性地504与参考电位Vss耦合。至少一个或每个部分电压输出端114a、114b的电容性耦合能够借助于电容元件504提供或是借助于其提供的。例如，一个或每个电容性耦合的电容元件504能够具有电容器C4、C5或由其形成。
图20示出根据不同实施方式的电路2000的示意电路图。
电路2000能够类似于之前描述的电路，其中分压器104的至少一个或每个分压器元件114具有两个并联的电器件R3、C3、R1、C1，所述电器件例如至少在其电阻、其电容和/或其电感方面不同。
替选于或除了至少一个或每个电容器C1、C2、C3之外和/或替选于或除了至少一个或每个欧姆电阻R1、R2、R3之外，能够应用整流器元件。
图21示出根据不同实施方式的电路2100的示意电路图。
电路2100能够类似于之前描述的电路，其中分压器104的至少一个或每个分压器级104a、104b能够具有两个串联的分压器元件114，所述分压器元件例如在下述方面中的至少一个中不同：其电器件R1、R2、D1、D2的数量和/或其电抗(例如其电阻、其电容和/或其电感)的电场方向相关性。
替选地或附加地，至少一个或每个分压器级104a、104b的至少一个或每个分压器元件114能够具有多个(例如两个、三个、四个或多于四个)串联的电器件或由其形成，例如多个二极管D1、D2。
替选于或除了至少一个或每个二极管D1、D2和/或替选于或除了至少一个或每个欧姆电阻R1、R2，能够应用整流器元件。
图22示出根据不同实施方式的电路2200的示意电路图。
电路2200能够类似于之前描述的电路，其中所述电路能够具有多于两个(例如四个)控制级106a、106b、106c、106d并且对于每个控制级106a、106b、106c、106d具有刚好一个与其相关联的分压器级104a、104b、104c、104d和刚好一个与其相关联的共源共栅级1202a、1202b、1202c、1202d。
例如，电路2200能够具有反相器的高侧或由其形成(参见图11A)。于是，电路2200能够连接到第一输入电压Vin1(例如高压电压HV)和反相器的输出端1114之间。
当第一控制级106a的晶体管P1(例如PMOS晶体管)的漏极电压小于辅助支持电位Vcasc和其阈值电压Vth的差时(即当Vcase-Vth时)，第一控制级106a将其栅极或基极连接到辅助支持电位Vcasc上。当漏极电压升高时，第一控制级106a的晶体管P1是高欧姆的(即断开所述晶体管)并且所述晶体管的栅极电压或基极电压借助于分压器104(例如相关联的分压器级104a)限定。因此，避免开关间隙。
换言之，辅助支持电位Vcasc能够大于阈值电压Vth。
为了实现更快速的开关和/或更快速的瞬态响应，各一个电容元件能够与第一分压器级104a的电阻R1或与分压器104的每个电阻R1、R2、R3、R4、R5并联或是与其并联的(参见图20)。
替选地或附加地，通过将至少一个二极管、例如两个、三个或四个二极管与第一分压器级104a的电阻R1或与分压器104的每个电阻R1、R2、R3、R4、R5并联，能够实现防止静电放电(ESD)的保护。
图23示出根据不同实施方式的电路2300的示意电路图。
电路2300能够类似于之前描述的电路，其中所述电路能够具有多于两个的(例如四个)控制级106a、106b、106c、106d。此外，电路2300对于每个控制级106a、106b、106c、106d能够具有刚好一个与该控制级相关联的分压器级104a、104b、104c、104d和刚好一个与该控制级相关联的共源共栅级1202a、1202b、1202c、1202d。
例如，电路2300能够具有反相器的低侧或由其形成(参见图11A)。于是，电路2300能够连接到第二输入电压Vin2和反相器的输出端1114之间。第二输入电压Vin2能够可选地为零，即位于参考电位Vss(例如电接地GND)上。
图24示出根据不同实施方式的电路2400的示意电路图。
控制装置106能够设计用于：根据多个开关状态开关至少一个共源共栅级102b，在所述多个开关状态中的第一开关状态下，辅助支持电位Vcasc能够施加在至少一个共源共栅级102b上；并且在所述多个开关状态中的第二开关状态下，借助于分压器提供的支持电位Vs1(也称作为第一支持电位Vs1)能够施加在至少一个共源共栅级102b上。
支持电位Vcasc例如能够借助于供给电压VDD提供或是借助于其提供的，例如对应于所述供给电压(例如大约为1伏特)。辅助支持电位Vcasc和/或供给电压VDD能够小于施加在分压器104上的输入电压Vin的峰到谷的值。
开关输入端ctrl能够与信号发生器2402耦合或者是与其耦合的，借助于所述信号发生器将开关信号耦合输入给所述开关输入端。
在第一开关状态下，施加在分压器104上的输入电压Vin小于辅助支持电位Vcasc和控制装置106、例如其晶体管P1的阈值电压Vth的差。换言之，Vin<Vcasc-Vth，例如Vin能够大约为0伏特。辅助支持电位Vcasc能够大于在第一开关状态下施加在分压器104上的电压Vin。在第一开关状态下，在至少一个共源共栅级102(例如其栅极)上和/或在部分电压输出端114a上借助于控制装置106能够施加或施加有辅助支持电位Vcasc(例如大约为1伏特)。在第一开关状态下，降在至少一个共源共栅级102b上的电压Vdiff能够小于辅助支持电位Vcasc，例如大约为0伏特。
在第二开关状态下，施加在分压器104上的电压Vin大于或等于辅助支持电位Vcasc和控制装置106、例如其晶体管P1的阈值电压Vth的差。换言之，Vin≥Vcasc-Vth，例如Vin能够大约为2.5伏特。于是，在至少一个共源共栅级102b(例如其栅极)上能够施加或施加有分出的支持电位Vs1。分出的支持电位Vs1能够小于在第二开关状态下施加在分压器104上的输入电压Vin，例如为一半大，例如为1.25伏特。替选地或附加地，在第二开关状态下，分出的支持电位Vs1能够大于辅助支持电位Vcasc。在第二开关状态下，降在至少一个共源共栅级102b上的电压Vdiff能够大致是施加在分压器104上的电压Vin和分出的支持电位Vs1(减去阈值电压Vth)的差。换言之，例如当开关信号共源共栅级102a闭合时，Vdiff＝Vin-(Vs1-Vth)(例如大约为1.25伏特或更小)。
在第一开关状态和第二开关状态之间，能够可选地例如借助于信号发生器2402进行开关信号共源共栅级102a的切换。
图25示出根据不同实施方式的电路2500的示意电路图。
开关信号共源共栅级102a能够具有多个并联的晶体管，所述晶体管连接到至少一个共源共栅级102b和参考电位Vss之间。
根据不同的实施方式，至少一个分压器元件114能够具有整流器元件506或由其形成。整流器元件506能够具有晶体管，所述晶体管根据二极管配置互联。借此，能够实现电路2500的更小的功率消耗，例如在所述电路中降低电流。
图26示出根据不同实施方式的电路装置2600、例如集成电路的示意电路图。
电路装置2600能够具有根据一个或多个实施方式的电路300a(或其他在此描述的电路)。
电路装置2600能够具有用于产生辅助支持电位Vcasc的第一电压源802。电路装置2600还能够具有用于产生输入电压Vin(例如高压电压HV)的第二电压源2602，例如Vin>Vcasc。输入电压Vin例如能够具有混合电压，所述混合电压具有比辅助支持电位Vcasc更大的峰到谷的值。此外，电路装置2600能够具有用于产生耦合输入到开关输入端ctrl中的开关信号的信号发生器2402。参考电位Vss能够可选地与电接地GND不同。
图27示出根据不同实施方式的电压变化曲线的示意图2700，所述电压变化曲线示出关于时间801的电变量803(例如电流或电压)。在图2700中，示出共源共栅电路的共源共栅级的漏极电压2702，共源共栅电路102的共源共栅级的栅极电压2704和流过共源共栅电路102的电流2706。
图28示出根据不同实施方式的电路装置2800的示意电路图，例如集成电路。电路装置2800例如能够是芯片卡的一部分，例如是无接触式通信芯片卡的一部分。
电路装置2800能够具有根据一个或多个实施方式的多个电路300a(或其他在此描述的电路)，例如两个第一电路2802和两个附加的第一电路2804。此外，电路装置2800能够具有电压源802，所述电压源例如能够如上面描述的那样设计或是如上面描述的那样设计的。
电压源802能够设计用于产生辅助支持电位Vcasc并且将所述辅助支持电位耦合输入给两个第一电路2802和/或两个第二电路2804。电压源802例如能够具有电荷泵或者由其形成。借助于电压源802提供的辅助支持电位Vcasc能够可选地为了供给消耗器2806、例如芯片逻辑装置或处理器而输送给所述消耗器。
第二电路1002能够设计用于无接触式通信。例如，第二电路1002能够具有无接触式接口1002s或者由其形成，例如天线。第二电路1002能够产生混合电压Vin，例如高压混合电压。
此外，电压源802能够设计用于产生两个开关信号Vctrl1、Vctrl2，所述开关信号的每个开关信号Vctrl1、Vctrl2能够耦合输入给两个第一电路2802的一个电路300a，例如借助于所述电路的开关输入端ctrl。两个开关信号Vctrl1、Vctrl2例如能够彼此推挽式地设计。替选地或附加地，两个开关信号Vctrl1、Vctrl2能够设计用于：将两个第一电路2802以混合电压Vin的等值轮回(Gleichwertdurchgang)(例如极性交替变化)的时钟脉冲切换。
借助于两个开关信号Vctrl1、Vctrl2，能够将两个第一电路2802推挽式地耦合，和/或交替地将混合电压Vin的半波与参考电位(例如电接地GND)耦合。借此，能够实现对施加在Vin上的电压进行整流。
两个附加的第一电路2804能够连接在第二电路1002和消耗器2806、例如芯片逻辑装置或处理器之间。两个附加的第一电路2804能够以二极管配置互联。在二极管配置中，所述第一电路能够设计用于对借助于第二电路1002产生的电压进行整流。换言之，两个附加的第一电路2804能够是或形成整流电路2800b的一部分。
根据不同的实施方式，能够借助于时钟频率运行芯片逻辑装置。芯片逻辑装置的时钟频率例如能够大于大约1kHz(千赫兹)，例如大于大约10kHz，例如大于大约100kHz，例如大于大约1MHz(兆赫兹)。为了将多个逻辑组件同步，能够在所述逻辑组件之间交换时钟信号clk。一个或每个时钟信号能够具有混合电压，例如具有恒定频率(也称作为时钟频率)的混合电压。
借助于电路装置2800能够跨接和放大混合电压(也称作为天线电压)，使得借助于电路装置2800能够产生适合于供给消耗器2806的供给电压VDD。
图29示出根据不同实施方式的电压变化曲线的示意图2900，所述电压变化曲线示出关于时间801的电变量803(例如电流或电压)。在图2900中，示出电路装置2800的共源共栅级的漏极电压2702和电路装置2800的共源共栅级的栅极电压2704。
图30示出用于运行根据不同实施方式的电路的方法3000的示意流程图。
根据不同的实施方式，方法3000可选地在3001中能够具有：将开关信号耦合输入到多个共源共栅级的一个共源共栅级中，例如耦合输入到开关信号共源共栅级的开关输入端ctrl中。借助于开关信号能够接通多个共源共栅级。
方法3000在3003中能够具有：借助于分压器级从施加在电路上的电压中分出支持电位。
此外，方法3000在3005中能够具有：将支持电位耦合输入到至少一个共源共栅级中。
此外，方法3000在3007中能够具有：当电压满足预设标准时，跨接分压器级。

Claims (20)

1.一种电路(300a，400a，1100b)，所述电路具有：
·多个彼此串联的共源共栅级(102a，102b)；
·分压器(104)，所述分压器与多个所述共源共栅级(102a，102b)并联，并且与所述共源共栅级(102a，102b)耦合，以将第一支持电位(Vs1)提供给多个所述共源共栅级(102a，102b)中的至少一个共源共栅级(102b)；
·控制装置(106)，所述控制装置设计用于：当在所述分压器(104)上施加的电压(Vin)满足预设标准时，将多个所述共源共栅级(102a，102b)中的所述至少一个共源共栅级(102b)与预设的第二支持电位(Vcasc)耦合。
2.根据权利要求1所述的电路(300a，400a，1100b)，所述电路还具有：
用于开关多个所述共源共栅级(102a，102b)的开关输入端(ctrl)。
3.根据权利要求2所述的电路(300a，400a，1100b)，其中多个所述共源共栅级(102a，102b)中的附加的共源共栅级(102a)具有开关，所述开关能够借助于所述开关输入端(ctrl)进行开关。
4.根据权利要求1至3中任一项所述的电路(300a，400a，1100b)，其中所述附加的共源共栅级(102a)具有处于源极电路或发射极电路中的晶体管，所述晶体管的栅极或基极提供所述开关输入端(ctrl)。
5.根据权利要求1至4中任一项所述的电路(300a，400a，1100b)，其中所述分压器(104)具有至少一个电阻性的分压器级和/或至少一个电容性的分压器级。
6.根据权利要求1至5中任一项所述的电路(300a，400a，1100b)，其中所述分压器(104)的至少一个分压器级具有二极管。
7.根据权利要求1至6中任一项所述的电路(300a，400a，1100b)，其中所述分压器(104)具有至少两个并联的分压器级。
8.根据权利要求1至7中任一项所述的电路(300a，400a，1100b)，其中所述分压器(104)具有至少一个与参考电位(Vss)电容性耦合的分压器级。
9.根据权利要求1至8中任一项所述的电路(300a，400a，1100b)，所述电路还具有：
电压源(802)，所述电压源设计用于提供所述第二支持电位(Vcasc)。
10.根据权利要求1至9中任一项所述的电路(300a，400a，1100b)，其中所述第二支持电位(Vcasc)与施加在所述分压器(104)上的电压(Vin)相比具有更小的波动；和/或
其中借助于所述分压器(104)从施加在所述分压器(104)上的电压(Vin)中分出所述第一支持电位(Vs1)。
11.根据权利要求1至10中任一项所述的电路(300a，400a，1100b)，其中所述至少一个共源共栅级(102b)具有开关，所述开关设计用于借助于分别耦合输入给所述至少一个共源共栅级(102b)的支持电位(Vs1，Vcasc)进行开关。
12.根据权利要求1至11中任一项所述的电路(300a，400a，1100b)，其中所述至少一个共源共栅级(102b)具有处于栅极电路或基极电路中的晶体管，所述晶体管的栅极或基极与所述分压器(104)耦合。
13.一种整流器电路(900b)，所述整流器电路具有根据权利要求1至12中任一项所述的电路(300a，400a，1100b)。
14.一种电压源(1000a)，所述电压源具有根据权利要求1至12中任一项所述的电路(300a，400a，1100b)。
15.一种电路装置(1000b，2800)，所述电路装置具有：
根据权利要求1至12中任一项所述的第一电路(300a，400a，1100b)；
第二电路(1002)，所述第二电路设计用于无接触式通信并且与所述第一电路(300a，400a，1100b)耦合。
16.一种反相器(1100a)，所述反相器具有根据权利要求1至12中任一项所述的电路(300a，400a，1100b)。
17.一种电路(300a，400a，1100b)，所述电路具有：
·第一共源共栅级(1202a)和第二共源共栅级(1202b)；
·分压器(104)，所述分压器与所述第一共源共栅级(1202a)和所述第二共源共栅级(1202b)并联，并且具有第一部分电压输出端(114a)和第二部分电压输出端(114b)，所述第一部分电压输出端与所述第一共源共栅级(1202a)耦合，并且所述第二部分电压输出端与所述第二共源共栅级(1202b)耦合；
·控制装置(106)，所述控制装置设计用于：当在所述第一部分电压输出端(114a)上和/或在所述第二部分电压输出端(114b)上施加的电压满足预设标准时，将所述第一部分电压输出端(114a)与所述第二部分电压输出端(114b)耦合。
18.一种电路(300a，400a，1100b)，所述电路具有：
·第一共源共栅级(1202a)和第二共源共栅级(1202b)；
·分压器(104)，所述分压器与所述第一共源共栅级(1202a)和所述第二共源共栅级(1202b)并联，并且具有第一分压器级(104a)和第二分压器级(104b)，所述第一分压器级与所述第一共源共栅级(1202a)耦合，并且所述第二分压器级与所述第二共源共栅级(1202b)耦合；
·控制装置(106)，所述控制装置设计用于：当在所述分压器(104)上施加的电压(Vin)满足预设标准时，将所述第一分压器级(104a)和/或所述第二分压器级(104b)跨接。
19.一种用于运行电路(300a，400a，1100b)的方法，所述电路具有多个共源共栅级(102a，102b)，所述方法具有：
·当在所述电路(300a，400a，1100b)上施加的电压(Vin)满足预设标准时，将多个所述共源共栅级(102a，102b)中的至少一个共源共栅级(102b)与预设的支持电位(Vcasc)耦合(1403)；和
·否则就将所述至少一个共源共栅级(102b)与从所述电压(Vin)中分出的支持电位(Vs1)耦合(1405)。
20.一种用于运行电路(300a，400a，1100b)的方法，所述电路具有至少一个共源共栅级(102b)和分压器级，所述方法具有：
·借助于所述分压器级(104a，104b)从在所述电路(300a，400a，1100b)上施加的电压(Vin)中分出(3003)支持电位(Vs1)；
·将所述支持电位(Vs1)耦合输入(3005)到所述至少一个共源共栅级(102b)中；和
·当所述电压(Vin)满足预设标准时，跨接(3007)所述分压器级(104a，104b)。
CN201710452540.7A 2016-06-16 2017-06-15 电路和用于运行该电路的方法 Active CN107528572B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016111036.1 2016-06-16
DE102016111036.1A DE102016111036B4 (de) 2016-06-16 2016-06-16 Schaltkreis und Verfahren zum Betreiben des Schaltkreises

Publications (2)

Publication Number Publication Date
CN107528572A true CN107528572A (zh) 2017-12-29
CN107528572B CN107528572B (zh) 2021-08-17

Family

ID=60480976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710452540.7A Active CN107528572B (zh) 2016-06-16 2017-06-15 电路和用于运行该电路的方法

Country Status (3)

Country Link
US (1) US10158285B2 (zh)
CN (1) CN107528572B (zh)
DE (1) DE102016111036B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114374196A (zh) * 2021-12-24 2022-04-19 芯耀辉科技有限公司 静电防护钳位电路、接口模块及电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10181847B2 (en) * 2017-02-01 2019-01-15 Texas Instruments Incorporated Ring amplitude measurement and mitigation
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11916026B2 (en) * 2018-08-16 2024-02-27 Qualcomm Incorporated High voltage supply clamp
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
US11799287B2 (en) 2021-11-09 2023-10-24 Qualcomm Incorporated Area efficient level translating trigger circuit for electrostatic discharge events

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473538A (zh) * 2006-06-30 2009-07-01 株式会社瑞萨科技 半导体集成电路器件
US20110260773A1 (en) * 2010-04-27 2011-10-27 Rf Micro Devices, Inc. High power fet switch
CN102629866A (zh) * 2011-02-03 2012-08-08 万国半导体股份有限公司 用于改良器件开关性能的共源共栅电路
US20120319758A1 (en) * 2011-06-17 2012-12-20 Rf Micro Devices, Inc. Bi-fet cascode power switch
US8461903B1 (en) * 2009-09-11 2013-06-11 Rf Micro Devices, Inc. SOI switch enhancement
US20140043102A1 (en) * 2012-08-08 2014-02-13 Qualcomm Incorporated Multi-cascode amplifier bias techniques
US20140118053A1 (en) * 2012-11-01 2014-05-01 Renesas Electronics Corporation High frequency switch circuit
CN104347619A (zh) * 2013-08-09 2015-02-11 英飞凌科技奥地利有限公司 高电压半导体开关以及用于切换高电压的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152845A (en) * 1978-05-24 1979-12-01 Hitachi Ltd High dielectric strength mosfet circuit
US4918394A (en) * 1989-03-23 1990-04-17 Modafferi Acoustical Systems, Ltd. Audio frequency power amplifier with improved circuit topology
JP2003500882A (ja) 1999-05-14 2003-01-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高電圧レベル耐電圧トランジスタ回路
US6606130B1 (en) * 1999-06-30 2003-08-12 Thomson Licensing S.A. Projection video display with multiple photo sensors
US8072270B2 (en) * 2009-04-27 2011-12-06 Broadcom Corporation CMOS RF power amplifier with LDMOS bias circuit for large supply voltages
US8072722B1 (en) * 2009-06-16 2011-12-06 Qualcomm Atheros, Inc. Electrostatic discharge protection circuit
US8111104B2 (en) * 2010-01-25 2012-02-07 Peregrine Semiconductor Corporation Biasing methods and devices for power amplifiers
US8754712B2 (en) * 2012-06-29 2014-06-17 Infineon Technologies Ag System and method for a cascoded amplifier
US9160292B2 (en) * 2013-10-08 2015-10-13 Peregrine Semiconductor Corporation Load compensation in RF amplifiers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473538A (zh) * 2006-06-30 2009-07-01 株式会社瑞萨科技 半导体集成电路器件
US8461903B1 (en) * 2009-09-11 2013-06-11 Rf Micro Devices, Inc. SOI switch enhancement
US20110260773A1 (en) * 2010-04-27 2011-10-27 Rf Micro Devices, Inc. High power fet switch
CN102629866A (zh) * 2011-02-03 2012-08-08 万国半导体股份有限公司 用于改良器件开关性能的共源共栅电路
US20120319758A1 (en) * 2011-06-17 2012-12-20 Rf Micro Devices, Inc. Bi-fet cascode power switch
US20140043102A1 (en) * 2012-08-08 2014-02-13 Qualcomm Incorporated Multi-cascode amplifier bias techniques
US20140118053A1 (en) * 2012-11-01 2014-05-01 Renesas Electronics Corporation High frequency switch circuit
CN104347619A (zh) * 2013-08-09 2015-02-11 英飞凌科技奥地利有限公司 高电压半导体开关以及用于切换高电压的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M A H BROADMEADOW 等: "An improved gate driver for power MOSFETs using a cascode configuration", 《7TH IET INTERNATIONAL CONFERENCE ON POWER ELECTRONICS, MACHINES AND DRIVES》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114374196A (zh) * 2021-12-24 2022-04-19 芯耀辉科技有限公司 静电防护钳位电路、接口模块及电子设备

Also Published As

Publication number Publication date
CN107528572B (zh) 2021-08-17
US10158285B2 (en) 2018-12-18
US20170366083A1 (en) 2017-12-21
DE102016111036B4 (de) 2017-12-28
DE102016111036A1 (de) 2017-12-21

Similar Documents

Publication Publication Date Title
CN107528572A (zh) 电路和用于运行该电路的方法
EP3097584B1 (en) Integrated high side gate driver structure and circuit for driving high side power transistors
US20220014091A1 (en) Power Converter with Multi-Level Topology
CN107404307B (zh) 测量装置、电平变换器电路、电荷泵级和电荷泵及其方法
TW201404025A (zh) 半導體裝置及使用其之系統
US10157910B2 (en) Circuits and structures including tap cells and fabrication methods thereof
US11569812B2 (en) RF switch stack with charge control elements
US10679987B2 (en) Bootstrap metal-oxide-semiconductor (MOS) device integrated with a high voltage MOS (HVMOS) device and a high voltage junction termination (HVJT) device
US10090829B2 (en) Semiconductor integrated circuit device
CN110098823A (zh) 电平转换器及其操作方法及包括电平转换器的门驱动电路
US20130181765A1 (en) Decoupling circuit and semiconductor integrated circuit
KR20230043983A (ko) 스위치 fet 바디 전류 관리 장치 및 방법
CN106796930B (zh) 具有分布式栅极的功率晶体管
CN107436155B (zh) 测量装置、电平变换器电路、电荷泵级和电荷泵及其方法
US10256224B2 (en) Multiple-unit semiconductor device
CN106257787A (zh) 静电放电保护控制电路及系统
KR20070026612A (ko) 높고 그리고 넓은 동작 전압 범위를 위한 바이어스 회로를구비한 게이트 드라이버 출력 단
US20210199709A1 (en) Voltage tracking circuit and method of operating the same
JP4855668B2 (ja) 電界効果トランジスタの高電圧動作方法とそのバイアス回路およびその高電圧動作回路要素
US20200091812A1 (en) Semiconductor device
JP2007528688A (ja) 非準静的整流回路
JP5395137B2 (ja) 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素
US11959960B2 (en) Voltage tracking circuit and method of operating the same
Pendharkar Mixed Signal and Power Semiconductor Technology for Industrial and Automotive Electronics
CN107887332B (zh) 一种用于斩波电路的单片集成半导体芯片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant