CN107526020A

CN107526020A - 一种基于SoC的声波测井信号采集电路的自动检测系统

Info

Publication number: CN107526020A
Application number: CN201710607795.6A
Authority: CN
Inventors: 叶朝辉; 吴楠; 张利伟
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2017-07-24
Filing date: 2017-07-24
Publication date: 2017-12-29

Abstract

本发明提出一种基于SoC的声波测井信号采集电路的自动检测系统，属于电路检测系统技术领域，包括上位机和通过CAN总线相连的下位机；上位机负责与用户交互，控制下位机,根据用户的测试指令分别产生测试信号和计算被测电路的理论测试响应信号，将该理论响应信号与下位机采集到的实测响应信号进行对比、判断是否发生故障；下位机包括SoC FPGA芯片，与其相连的CAN收发芯片、晶振芯片、DAC芯片、ADC芯片和电源芯片，及DAC、ADC参考电源芯片；SoC FPGA芯片通过CAN芯片和CAN总线与上位机相连；DAC芯片与被测电路输入端相连，被测电路测试响应模拟、数字信号输出端分别与ADC芯片、SoC FPGA芯片相连。本系统具有高集成度、高稳定性、小功耗、小尺寸和低成本等优点。

Description

一种基于SoC的声波测井信号采集电路的自动检测系统

技术领域

本发明属于声波检测应用技术领域，特别涉及一种基于SoC的声波测井信号采集电路的自动检测系统，也可用于电路板的通用检测。

背景技术

在石油测井领域，声波测井是很重要的一项测试手段，在声波测井的过程中，所有测试环节都是围绕着信号采集电路展开来的，能够快速、全面地对信号采集电路进行检测、找到发生故障的位置，对于声波测井作业有十分重要的意义，现阶段对该电路的检测主要依靠人工检测，检测效率低下、主观性强，而现有的一种电子备件技术状态自动检测系统(专利201310342045.2)是基于PXI总线进行工作，该自动检测系统的整体结构如图1所示，包括：安装有自动检测系统软件的控制器、PXI系统、VPC连接器、适配器、与控制器相连接的键盘、显示器；所述PXI系统由PXI机箱和2个以上分别插于PXI机箱中相应插槽的PXI模块组成；所述适配器包括系统自检适配器；所述控制器与PXI机箱通过PXI总线相连接；所述各PXI模块的信号端经VPC连接器与自检适配器相连接。由于采用该自动检测系统对信号采集电路进行测试前，用户需要先对测试界面和测试流程进行设计，这就要求用户对待检测信号采集电路十分熟悉；而且PXI总线是NI公司于1997年提出，1998年开始推广的一种总线协议，其参考频率只有10MHz，已经无法满足当前电路检测的需求。因此，该自动检测系统存在集成度较低、测试内容单一、对测试人员要求较高等缺点，且对电路板出现的故障不能够准确定位。

SoC技术，在上世纪九十年代，SoC(System on Chip)的概念首次被人们提出，随着微电子技术的进步，SoC的定义也从最开始的“包含计算芯片、存储介质和逻辑器件的集成电路”转变成“内嵌微处理器、存储介质、数/模转换模块和可编程逻辑门阵列的单芯片电路系统”。SoC将之前需要多个芯片才能完成的功能集成到单个芯片上，大大提高了电路的集成度和稳定性，并使开发难度和制造成本都有所改善。

发明内容

本发明的目的是提出一种基于SoC的声波测井信号采集电路的自动检测系统，用来改进人工检测和现有信号采集电路测试系统的各种弊端。该测试系统以SoC FPGA、数模转换芯片和模数转换芯片为核心器件，具有高集成度、高稳定性、小功耗、小尺寸和低成本等优点，可以对信号采集电路进行全面检测，也可对一般电路进行常规检测。

本发明提出的一种基于SoC的声波测井信号采集电路的自动检测系统，包括上位机和通过CAN总线相连的下位机两部分；

所述上位机，负责与用户交互，接收用户的测试指令，控制下位机根据该测试指令产生模拟测试信号，同时，上位机根据用户的测试指令计算被测声波测井信号采集电路的理论测试响应信号，将该理论测试响应信号与下位机采集到的声波测井信号采集电路的实测响应信号进行对比、判断被测电路是否发生故障，并将判断结果反馈给用户；

所述下位机包括：SoC FPGA芯片，CAN收发芯片、晶振芯片、数模转换(DAC)芯片、模数转换(ADC)芯片、电源芯片、ADC参考电源芯片和DAC参考电源芯片；其中，SoC FPGA芯片分别与ADC芯片的数字信号输入输出端、DAC芯片的数字信号输入端以及晶振芯片相连，SoCFPGA芯片还通过CAN芯片和CAN总线与上位机双向连接，实现上位机与下位机间的通信；电源芯片分别直接与SoC FPGA芯片、ADC芯片、DAC芯片相连，为三者供电，该电源芯片还分别通过ADC参考电源芯片、DAC参考电源芯片为ADC芯片、DAC芯片提供参考电压；DAC芯片输出端与被测声波测井信号采集电路的测试信号输入端相连，该被测声波测井信号采集电路的测试响应模拟信号输出端、测试响应数字信号输出端分别与ADC芯片的模拟信号输入端、SoC FPGA芯片相连。

所述SoC FPGA芯片包括微处理器子系统和通过APB总线相连的可编程逻辑门阵列(FPGA)；

所述微处理器子系统内嵌微处理器、存储控制器、定时器以及接口控制器，微处理器通过存储控制器及APB总线与上位机通信，并控制本系统的整体测试流程；

所述FPGA包括ADC驱动模块、DAC驱动模块和数字信号采集模块；其中，ADC驱动模块与ADC芯片的数字信号输入输出端相连，负责控制ADC芯片对被测声波测井信号采集电路的测试响应模拟信号的采集模式、采样速率、采样间隔参数，并读取被测声波测井信号采集电路的测试响应模拟信号经过ADC芯片转化后的数字信号；DAC驱动模块与DAC芯片的数字信号输入端相连，负责控制DAC芯片产生测试模拟信号；数字信号采集模块与被测波测井信号采集电路的测试响应数字信号输出端相连，负责采集被测电路的测试响应数字信号；该FPGA通过APB总线和微处理器子系统内的接口控制器与微处理器子系统进行数据交换。

本发明的设计具有以下优点：

1.本测试系统以SoC FPGA芯片、数模转换芯片和模数转换芯片为核心器件，具有高集成度、高稳定性、小功耗、小尺寸和低成本等优点，可以对信号采集电路进行全面检测，也可对一般电路进行常规检测。

2.本测试系统所采用的SoC FPGA芯片可以充分发挥微处理器子系统和可编程逻辑门阵列两部分各自的优势：微处理器子系统配有标准的CAN接口，有强大的控制能力和运算能力，用来进行与上位机通信和对整体流程控制能够充分发挥其特点；而可编程逻辑门阵列有强大的时序控制能力和并行运算能力，适合用于产生驱动信号和采集数字信号。

3.本测试系统所采用的SoC FPGA芯片的微处理器子系统和可编程逻辑门阵列之间通过总线传输数据，数据传输速率可以达到微系统处理器子系统内微处理器的总线速度。

附图说明

图1是现有的电子备件技术状态自动检测系统的整体结构示意图。

图2是本发明的整体结构示意图。

图3是SoCFPGA内部结构示意图。

图4是本发明自动检测系统的工作流程示意图。

具体实施方式

本发明提出的一种基于SoC的声波测井信号采集电路的自动检测系统结合附图及实施例详细说明如下：

本发明提出的自动测试系统分为下位机和通过CAN总线相连的上位机两部分，其结构如图2所示。上位机负责与用户交互，接收用户的测试指令，控制下位机根据该测试指令产生模拟测试信号，同时，上位机根据用户的测试指令计算被测声波测井信号采集电路的理论测试响应信号，将该理论测试响应信号与下位机采集到的声波测井信号采集电路的实测响应信号进行对比、判断被测电路是否发生故障，并将判断结果反馈给用户；下位机包括：SoC FPGA芯片，CAN收发芯片、晶振芯片、数模转换(DigittoAnalogConvert，DAC)芯片、模数转换(AnalogtoDigitConvert，ADC)芯片、电源芯片、ADC参考电源芯片以及DAC参考电源芯片，上述芯片全部集成在下位机一块电路上；其中，SoC FPGA芯片分别与ADC芯片的数字信号输入输出端、DAC芯片的数字信号输入端以及晶振芯片相连，SoC FPGA芯片还通过CAN芯片和CAN总线与上位机双向连接，实现上位机与下位机间的通信；电源芯片分别直接与SoC FPGA芯片、ADC芯片、DAC芯片相连，为三者供电，该电源芯片还分别通过ADC参考电源芯片、DAC参考电源芯片为ADC芯片、DAC芯片提供参考电压；DAC芯片输出端与被测声波测井信号采集电路的测试信号输入端相连，该被测声波测井信号采集电路的测试响应模拟信号输出端、测试响应数字信号输出端分别与ADC芯片的模拟信号输入端、SoC FPGA芯片相连。

本发明实施例的各组成器件及其功能详细说明如下：

上位机采用常规的电脑，该电脑内安装有用于声波测井信号采集电路的自动检测控制程序，该上位机用于实现以下功能：1.根据用户输入的测试启动指令产生测试序列，将该测试序列下发给下位机，并根据下发的命令计算被测声波测井信号采集电路的理论响应信号；2.接收下位机采集到的被测声波测井信号采集电路的实测响应信号，与所计算的理论响应信号对比，判断是否存在故障，并可在测试人员对被测电路充分了解的情况下估计可能存在故障的位置；3.最后存储该次测试数据并向用户反馈测试结果。上位机所实现的功能可采用常规的C#编程技术实现，用户可根据自身需求，修改其代码。

SoC作为下位机的核心芯片，控制下位机实现全部功能，SoC FPGA芯片由微处理器子系统(MicrocontrollerSubsystem，MSS)和通过APB总线相连的可编程逻辑门阵列(FPGA)组成，其结构如图3所示。其中，MMS内嵌主频为166MHz的ARMCortex-M3微处理器、存储控制器、定时器(请将该器件与晶振芯片关联)以及接口控制器(FabricInterfaceController，FIC)，ARM Cortex-M3微处理器通过存储控制器及APB总线与上位机通信(通信协议包括CAN总线、I²C协议)，并控制本系统的整体测试流程。在FPGA内部包括ADC驱动模块、DAC驱动模块和数字信号采集模块三个部分：ADC驱动模块与ADC芯片的数字信号输入输出端相连，负责控制ADC芯片对被测电路测试响应模拟信号的采集模式、采样速率、采样间隔等参数，并读取被测电路的测试响应模拟信号经过ADC芯片转化后的数字信号；DAC驱动模块与DAC芯片的数字信号输入端相连，负责控制DAC芯片产生测试模拟信号；数字信号采集模块与被测电路的测试响应数字信号输出端相连，负责采集被测电路上的数字信号。FPGA通过APB总线和FIC与MSS进行数据交换。本实施例采用的SoC FPGA芯片型号为Smartfusion2系列TQ144型SOCFPGA，通过常规的编程技术对该型号的芯片进行二次开发实现本发明SoC FPGA芯片的全部功能。

本发明采用的SoC FPGA芯片可以充分发挥MSS和FPGA两部分各自的优势：MSS配有标准的CAN接口，有强大的控制能力和运算能力，用来进行与上位机通信和对整体流程控制能够充分发挥其特点；而FPGA有强大的时序控制能力和并行运算能力，适合用于产生驱动信号和采集数字信号；二者之间通过APB总线通讯，数据传输速率可以达到ARM Cortex-M3微处理器的总线速度166MHz。在SoC技术出现之前，要实现上述功能至少需要两片芯片，两片芯片之间通过外部连线连接，本发明通过使用SoC技术减少了外部连线，提高了本测试系统的集成度和可靠性。

电源芯片包括降压芯片、分压芯片和反向电压芯片，降压芯片的输入端与外部加入电压连接、降压芯片的输出端分别与分压芯片、反向电压芯片的输入端连接，分压芯片的输出端分别与DAC、ADC、SoC FPGA芯片的电源输入端相连，反向电压芯片的输出端与DAC参考电压芯片输入端(缺少ADC参考电压的相关描述，请补充)相连；通过降压芯片将外部接入电压进行降压处理转换成5V电压，该5V电压经过分压芯片后转化成+3.3V、+2.5V和+1.2V电压电源芯片内的降压芯片输出端还与反向电压芯片的输入端连接，将5V电压反向为非稳定的负电压；其中5V电压作为DAC芯片的正极性参考电压，+3.3V为DAC、ADC、SoCFPGA芯片的工作电压，+2.5V是SoCFPGA芯片中某些数字管脚的供电电压，+1.2V是SoCFPGA内的ARMCortex-M3微处理器供电电压。本实施例采用的降压芯片型号为UCC283，分压芯片的型号为MAX20021，反向电压芯片的型号为MAX759，反向电压芯片产生的非稳定负电压为-4.75V到-5.25V。

DAC参考电压芯片为DAC芯片提供稳定的负电压，DAC参考电压芯片的输入端与电源芯片中反向电压芯片的输出端连接，将非稳定的负电压转换为稳定的-5V电压，DAC参考电压芯片的输出端与与DAC芯片的电源输入端相连，该-5V电压作为DAC芯片的负极性参考电压；本实施例采用负电压稳压芯片的型号为UCC284，该芯片输出-5V、精度为0.2％的电压，与UCC283芯片输出的+5V电压一起作为DAC芯片的双极性参考电压。

DAC芯片根据由SoC FPGA芯片输入的测试用数字信号，向被测声波测井信号采集电路输出相应的测试用模拟信号，为了能够输出双极性模拟信号，通过DAC参考电源芯片为DAC芯片提供双极性的参考电压。该DAC芯片受SoC FPGA芯片中的数模转换驱动模块控制。本实施例采用的DAC芯片型号为DAC8814。

ADC芯片接收被测电路输入的测试响应模拟信号，将其转换成相应的数字信号，可以用于采集被测电路板上的双极性响应模拟信号V_IN+和V_IN-，为了保证模拟信号的采集精度，通过ADC参考电源芯片为ADC提供2.5V，误差不大于0.12％的的参考电压。该芯片受SoCFPGA芯片中的模数转换驱动模块控制。本实施例采用的ADC芯片型号为A7609，采用的ADC参考电源型号为ADR421。

CAN收发芯片负责接收、发送上位机与SoC FPGA芯片之间的CAN信号。本实施例采用的CAN收发芯片型号为SN65HVD230。

晶振芯片负责为SoCFPGA芯片提供稳定的参考频率。本实施例采用的晶振芯片为常规50MHz晶振芯片。

对被测声波测井信号采集电路进行检测时，本发明的测试流程如图4所示，具体包括以下步骤：

1、上位机提示用户输入测试指令，根据用户输入的指令生成测试序列；

2、根据测试序列，上位机生成测试命令数组；同时，根据测试序列，上位机计算被测声波测井信号采集电路的理论测试响应信号；

3、上位机通过CAN总线及CAN收发芯片将测试命令数组下发给SoC FPGA芯片；

4、SoC FPGA芯片根据接收的测试命令数组生成数字测试信号，该数字测试信号通过DAC芯片转换成模拟测试信号，并将该模拟测试信号传输至被测声波测井信号采集电路；

5、被测声波测井信号采集电路接收步骤4中的测试用模拟测试信号后分别产生响应模拟信号和响应数字信号；其中，响应模拟信号被ADC芯片采集并转换成数字信号传输给SoC FPGA芯片，响应数字信号直接被SoC FPGA芯片采集，SoC FPGA芯片将采集到的该两部分实测响应数字信号打包后通过CAN收发芯片返回至上位机；

6、上位机将SoC FPGA芯片返回的实测响应信号与理论响应信号值比对，判断被测电路是否存在故障，并在测试人员熟悉被测电路的情况下，帮助测试人员判断存在故障的位置，最后存储本次测试数据并将该测试结果反馈给用户，完成被测电路的检测工作。

Claims

1.一种基于SoC的声波测井信号采集电路的自动检测系统，其特征在于，包括上位机和通过CAN总线相连的下位机两部分；

所述下位机包括：SoC FPGA芯片，CAN收发芯片、晶振芯片、数模转换(DAC)芯片、模数转换(ADC)芯片、电源芯片、ADC参考电源芯片和DAC参考电源芯片；其中，SoC FPGA芯片分别与ADC芯片的数字信号输入输出端、DAC芯片的数字信号输入端以及晶振芯片相连，SoC FPGA芯片还通过CAN芯片和CAN总线与上位机双向连接，实现上位机与下位机间的通信；电源芯片分别直接与SoC FPGA芯片、ADC芯片、DAC芯片相连，为三者供电，该电源芯片还分别通过ADC参考电源芯片、DAC参考电源芯片为ADC芯片、DAC芯片提供参考电压；DAC芯片输出端与被测声波测井信号采集电路的测试信号输入端相连，该被测声波测井信号采集电路的测试响应模拟信号输出端、测试响应数字信号输出端分别与ADC芯片的模拟信号输入端、SoCFPGA芯片相连。

2.根据权利要求1所述的自动检测系统，其特征在于，所述SoC FPGA芯片包括微处理器子系统和通过APB总线相连的可编程逻辑门阵列(FPGA)；

3.根据权利要求1所述的自动检测系统，其特征在于，所述电源芯片包括降压芯片、分压芯片和反向电压芯片；降压芯片的输入端与外部加入电压连接，降压芯片的输出端分别与分压芯片、反向电压芯片的输入端连接，分压芯片的输出端分别与DAC、ADC、SoCFPGA芯片的电源输入端相连，反向电压芯片的输出端与DAC参考电压芯片输入端相连。