CN107515730B - 数据储存装置与操作方法 - Google Patents
数据储存装置与操作方法 Download PDFInfo
- Publication number
- CN107515730B CN107515730B CN201610768361.XA CN201610768361A CN107515730B CN 107515730 B CN107515730 B CN 107515730B CN 201610768361 A CN201610768361 A CN 201610768361A CN 107515730 B CN107515730 B CN 107515730B
- Authority
- CN
- China
- Prior art keywords
- controller
- flash memory
- data storage
- storage device
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 53
- 230000015654 memory Effects 0.000 claims abstract description 82
- 238000005070 sampling Methods 0.000 claims description 14
- 238000011017 operating method Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000007405 data analysis Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明涉及一种数据储存装置,包括快闪存储器以及控制器。控制器耦接快闪存储器,并且包含一只读存储器,只读存储器储存一开机码。于一初始化程序中,控制器不存取快闪存储器而自一外部装置载入一除错码,并且执行开机码与除错码,以完成初始化程序。
Description
技术领域
本发明有关于一种包含快闪存储器(FLASH memory)的数据储存装置,特别是关于一种可避免破坏错误取样数据的数据储存装置及其操作方法。
背景技术
随着数据储存装置的科技在近几年快速地成长,许多手持式数据储存装置,如符合SD/MMC规格、CF规格、MS规格与XD规格的记忆卡、固态硬碟、内嵌式存储器(embeddedMulti Media Card,缩写为eMMC)以及通用快闪存储器(Universal Flash Storage,缩写为UFS)已经广泛地被应用在多种用途上。因此,在这些数据储存装置上,有效的存取控制也变成一个重要的议题。
通常,数据储存装置也会储存由主机端回传的错误取样数据。错误取样数据纪录了有关于主机存取数据储存装置失败或无法辨识等的错误资讯,有助于分析操作错误原因。然而,错误取样数据可能会于数据储存装置被存取的过程中被破坏。因此,本发明提出一种可避免破坏数据储存装置内所储存的数据的操作方法,以避免破坏错误取样数据,或者破坏其他重要的数据。
发明内容
为了解决上述问题,本发明提出一种数据储存装置,包括快闪存储器以及控制器。控制器耦接快闪存储器,并且包含一只读存储器,只读存储器储存一开机码。于一初始化程序中,控制器不存取快闪存储器而自一外部装置载入一除错码,并且执行开机码与除错码,以完成初始化程序。
本发明另提出一种数据储存装置的操作方法,其中数据储存装置包括一快闪存储器与一控制器,数据储存装置的操作方法包括:于数据储存装置的一初始化程序中,禁止控制器存取快闪存储器;由控制器自一外部装置载入一除错码;以及由控制器透过执行一开机码与除错码完成初始化程序。
关于本发明其他附加的特征与优点,熟本悉领域技术者,在不脱离本发明的精神和范围内,当可根据本案实施方法中所揭示的数据储存装置与操作方法。
附图说明
图1显示了根据本发明一实施例所述的数据储存装置的方块示意图。
图2显示了根据本发明的一实施例所述的数据储存装置的操作方法流程图。
符号说明
100~数据储存装置;
120~控制器;
121~微控制器;
122~只读存储器;
123~随机存取存储器;
124~GPIO脚位;
130~连接器;
140~存储器;
140A~固件码;
140B~错误取样数据;
200~主机;
220~处理器;
240~储存模组;
300~电源;
400~外部装置;
450~介面;
S202、S204、S206~步骤。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂,下文特举出本发明的具体实施例,并配合附图,作详细说明如下。目的在于说明本发明的精神而非用以限定本发明的保护范围,应理解下列实施例可经由软件、硬件、固件、或上述任意组合来实现。
图1显示了根据本发明一实施例所述的数据储存装置100与主机200的示意图。在一实施例中,数据储存装置100包括控制器120与存储器140,并且数据储存装置100耦接主机200以传送数据与指令或接收数据与指令。存储器140可以为非挥发性存储器,例如反集闸快闪存储器(NAND Flash)。主机200可以为手机、平板电脑、笔记型电脑、导航机或车载系统等。如图1所示,主机200包括一处理器220以及一储存模组240。举例而言,储存模组240用以记录主机200所存取(亦即写入与读取)的数据,处理器220则可依需求发出指令存取数据储存装置100。
如图1所示,存储器140包括多个区块用以储存数据。举例而言,存储器140可储存数据储存装置100的固件码140A,也可储存数据储存装置100的错误取样数据140B。错误取样数据140B记录了有关于主机200存取数据储存装置100失败或无法辨识数据储存装置100等的错误资讯,有助于分析操作错误原因。
控制器120耦接存储器140,以相互传送数据与指令或接收数据与指令。进一步而言,控制器120可包括微控制器121、只读存储器(ROM)122以及随机存取存储器(RAM)123。微控制器121可执行固件码以操作或是存取存储器140。只读存储器122可储存开机码(BootCode),微控制器121可于数据储存装置100被供电时,执行开机码,以开始初始化的程序。
一般而言,于数据储存装置100被供电时,微控制器121先执行开机码,做简单的初始化,再存取存储器140所储存的固件码140A,将之载入随机存取存储器123中。微控制器121藉由执行开机码与固件码140A完成整个系统初始化程序。于初始化程序中,微控制器121进行数据储存装置100及存储器140的相关设定(configuration),使得初始化程序完成后,主机200可辨识数据储存装置100,并且可存取数据。
然而,于初始化程序中,有可能因微控制器121存取存储器140而导致错误取样数据140B的内容被破坏。
为了解决上述问题,根据本发明的一实施例,当需要进行错误取样数据分析时,控制器120的微控制器121于数据储存装置100的一初始化程序中不存取存储器140。更具体的说,控制器120的微控制器121于初始化程序中不自存储器140载入固件码140A,而改为透过一介面450自一外部装置400载入一除错码。控制器120的微控制器121藉由执行开机码与除错码完成整个系统初始化程序。
根据本发明的一实施例,除错码可包含系统初始化相关的程序码,以及错误取样数据分析相关的程序码。因此,同样地,于初始化程序中,微控制器121进行数据储存装置100及存储器140的相关设定(configuration),使得初始化程序完成后,主机200可辨识数据储存装置100,并且可存取数据。
于本发明的一实施例中,数据储存装置100可包含一连接器130,例如一跳接器(jumper),用以控制一电压源是否供应电压至存储器140。于本发明的实施例中,所述的电压源可以是来自外部的电源300或者来自控制器120。于初始化程序开始时,连接器130控制电压源不供应电压至存储器140。举例而言,连接器130可控制电压源不耦接至存储器140,或者控制存储器140与电压源之间的连线断路。于本发明的一较佳实施例中,可于数据储存装置100被供电前,或被供电后立即将存储器140与电压源之间的连线断路,以避免控制器120在执行开机码的过程中存取存储器140。
控制器120无法存取存储器140,则改为透过介面450自外部装置400载入除错码。根据本发明的一实施例,主机200可下指令给控制器120,以控制控制器120于初始化程序中对外部装置400进行初始化设定及沟通,使控制器120可自外部装置400载入除错码。
于控制器120的微控制器121载入除错码后,连接器130进一步控制电压源供应电压至存储器140,以进行数据储存装置100的初始化程序。举例而言,连接器130可控制电压源耦接至存储器140,或者控制存储器140与电压源之间的连线短路。控制器120的微控制器121藉由执行开机码与除错码,完成整个系统初始化程序,并且可进一步分析错误取样数据140B。
根据本发明的另一实施例,可透过固件的设定,禁止控制器120的微控制器121于数据储存装置100的一初始化程序中存取存储器140。更具体的说,主机200可下指令设定GPIO脚位124的电压。举例而言,当GPIO脚位124的电压设为高电位(即,数值1)时,代表控制器120可存取存储器140,当GPIO脚位124的电压设为低电位(即,数值0)时,代表控制器120被禁止存取存储器140。
于初始化程序开始时,藉由固件的执行判断GPIO脚位124的电压电位,以判断控制器120是否被禁止存取存储器140。当控制器120被禁止存取存储器140时,则可如上述自外部装置400载入除错码。
于控制器120的微控制器121载入除错码后,主机200可再下指令设定GPIO脚位124的电压,以允许控制器120的微控制器121存取存储器140,以进行数据储存装置100的初始化程序。
根据本发明的又另一实施例,可透过固件的设定,禁止控制器120的微控制器121于数据储存装置100的一初始化程序中存取存储器140所储存的错误取样数据140B,以避免错误取样数据140B的内容被破坏。举例而言,当GPIO脚位124的电压设为高电位(即,数值1)时,代表控制器120可存取存储器140所储存的错误取样数据140B,当GPIO脚位124的电压设为低电位(即,数值0)时,代表控制器120被禁止存取存储器140所储存的错误取样数据140B。
于初始化程序开始时,藉由固件的执行判断GPIO脚位124的电压电位,以判断控制器120是否被禁止存取存储器140所储存的错误取样数据140B,以避免错误取样数据140B的内容被破坏。
于此实施例中,控制器120的微控制器121可存取存储器140所储存的固件码140A,并且藉由执行开机码与固件码完成整个系统初始化程序,或者也可如上述自外部装置400载入除错码,并且藉由执行开机码与除错码完成整个系统初始化程序。
于控制器120的微控制器121载入除错码后,或者于初始化程序完成后,主机200可再下指令设定GPIO脚位124的电压,以允许控制器120的微控制器121存取存储器140所储存的错误取样数据140B,以进行数据储存装置100的初始化程序,或者进一步分析错误取样数据140B。
图2显示了根据本发明的一实施例所述的数据储存装置的操作方法流程图。首先,于数据储存装置100的一初始化程序中,禁止控制器120存取存储器140(步骤S202)。于本发明的实施例中,如上述,可透过固件的设计禁止控制器120存取存储器140、禁止控制器存取快闪存储器所储存的错误取样数据140B、或者透过连接器130控制电压源不供应电压至存储器140,使得控制器120于初始化程序开始时暂时无法存取存储器140。接着,控制器120自一外部装置载入一除错码(步骤S204)。接着,允许控制器120存取存储器140,并且由控制器120执行开机码与除错码以完成初始化程序(步骤S206)。于本发明的实施例中,如上述,可透过固件的设计允许控制器120存取存储器140、或者透过连接器130控制电压源供应电压至存储器140,使得控制器120于除错码载入后允许存取存储器140,并且允许控制器120存取存储器140内所储存的错误取样数据140B,以进行后续的错误取样数据分析。
综上所述,藉由上述操作方法避免控制器120于初始化程序中存取存储器140或者存取错误取样数据140B,以避免错误取样数据140B于初始化程序中被破坏。
本发明说明书中"耦接"一词是泛指各种直接或间接的电性连接方式。本发明虽以较佳实施例揭示如上,然其并非用以限定本发明的范围,任何熟悉本技术领域者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围应由权利要求书界定为准。
Claims (8)
1.一种数据储存装置,包括:
一快闪存储器;
一控制器,耦接该快闪存储器,并且包含一只读存储器,该只读存储器储存一开机码;以及
一连接器,控制一电压源是否供应电压至该快闪存储器,
其中于一初始化程序中,该控制器不存取该快闪存储器而自一外部装置载入一除错码,并且执行该开机码与该除错码,以完成该初始化程序,并且
其中于该初始化程序开始时,该连接器控制该电压源不供应电压至该快闪存储器。
2.如权利要求1所述的数据储存装置,其特征在于,于该控制器载入该除错码后,该连接器控制该电压源供应电压至该快闪存储器。
3.如权利要求1所述的数据储存装置,其特征在于,该快闪存储器储存该数据储存装置的错误取样数据,并且于该初始化程序中,该控制器不存取该快闪存储器的该错误取样数据。
4.如权利要求1所述的数据储存装置,其特征在于,于该控制器载入该除错码后,该控制器存取该快闪存储器。
5.一种数据储存装置的操作方法,该数据储存装置包括一快闪存储器与一控制器,包括:
于该数据储存装置的一初始化程序中,禁止该控制器存取该快闪存储器,其中于该初始化程序开始时,透过控制一电压源不供应电压至该快闪存储器禁止该控制器存取该快闪存储器;
由该控制器自一外部装置载入一除错码;以及
由该控制器透过执行一开机码与该除错码完成该初始化程序。
6.如权利要求5所述的数据储存装置的操作方法,其特征在于,还包括:
于载入该除错码后,控制该电压源供应电压至该快闪存储器。
7.如权利要求5所述的数据储存装置的操作方法,其特征在于,还包括:
于该初始化程序中禁止该控制器存取该快闪存储器内所储存的错误取样数据。
8.如权利要求7所述的数据储存装置的操作方法,其特征在于,还包括:
于载入该除错码后,允许该控制器存取该快闪存储器内所储存的错误取样数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105118709A TWI609378B (zh) | 2016-06-15 | 2016-06-15 | 資料儲存裝置與操作方法 |
TW105118709 | 2016-06-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107515730A CN107515730A (zh) | 2017-12-26 |
CN107515730B true CN107515730B (zh) | 2020-05-15 |
Family
ID=60659751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610768361.XA Active CN107515730B (zh) | 2016-06-15 | 2016-08-30 | 数据储存装置与操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10304557B2 (zh) |
CN (1) | CN107515730B (zh) |
TW (1) | TWI609378B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10915329B2 (en) * | 2019-02-24 | 2021-02-09 | Winbond Electronics Corporation | Delayed reset for code execution from memory device |
US20230063057A1 (en) * | 2021-08-27 | 2023-03-02 | Micron Technology, Inc. | Memory access managment |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359278A (zh) * | 2007-07-30 | 2009-02-04 | 株式会社日立制作所 | 在后端连接的存储系统 |
CN1975670B (zh) * | 2005-11-15 | 2012-06-13 | 三星电子株式会社 | 使用引导代码引导微处理器系统的方法和装置 |
CN103761198A (zh) * | 2014-01-06 | 2014-04-30 | 威盛电子股份有限公司 | 存储器芯片与数据保护方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030056071A1 (en) * | 2001-09-18 | 2003-03-20 | Triece Joseph W. | Adaptable boot loader |
ATE427608T1 (de) * | 2002-02-19 | 2009-04-15 | Postini Inc | E-mail-verwaltungsdienste |
US7302592B2 (en) * | 2002-12-02 | 2007-11-27 | Silverbrook Research Pty Ltd | Integrated circuit which disables writing circuitry to memory when the power drops below a power threshold predetermined and controlled by the processor |
US20070011507A1 (en) * | 2005-06-03 | 2007-01-11 | Intel Corporation | System and method for remote system support |
JP4324810B2 (ja) * | 2007-04-10 | 2009-09-02 | セイコーエプソン株式会社 | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 |
TWI573142B (zh) * | 2015-02-02 | 2017-03-01 | 慧榮科技股份有限公司 | 資料儲存裝置以及資料維護方法 |
US9665469B2 (en) * | 2015-07-24 | 2017-05-30 | American Megatrends, Inc. | System and method of runtime downloading of debug code and diagnostics tools in an already deployed baseboard management controller (BMC) devices |
-
2016
- 2016-06-15 TW TW105118709A patent/TWI609378B/zh active
- 2016-08-30 CN CN201610768361.XA patent/CN107515730B/zh active Active
-
2017
- 2017-05-26 US US15/606,164 patent/US10304557B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1975670B (zh) * | 2005-11-15 | 2012-06-13 | 三星电子株式会社 | 使用引导代码引导微处理器系统的方法和装置 |
CN101359278A (zh) * | 2007-07-30 | 2009-02-04 | 株式会社日立制作所 | 在后端连接的存储系统 |
CN103761198A (zh) * | 2014-01-06 | 2014-04-30 | 威盛电子股份有限公司 | 存储器芯片与数据保护方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107515730A (zh) | 2017-12-26 |
TWI609378B (zh) | 2017-12-21 |
TW201801093A (zh) | 2018-01-01 |
US10304557B2 (en) | 2019-05-28 |
US20170365359A1 (en) | 2017-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109710295B (zh) | 一种安全可靠的fpga远程升级方法 | |
CN102385535B (zh) | 处理从非易失性存储器进行设备引导期间的错误 | |
CN102298545B (zh) | 一种系统启动引导处理方法及装置 | |
US10860247B2 (en) | Data writing method and storage controller | |
CN111444030B (zh) | 数据储存装置及避免固件失效的方法 | |
US8897092B2 (en) | Memory storage device, memory controller and controlling method | |
US8935458B2 (en) | Drive assisted system checkpointing via system restore points | |
CN103064695A (zh) | 现场可编程门阵列的动态加载系统及其加载方法 | |
CN105740031B (zh) | 基于开卡套件的开卡方法、开卡套件 | |
CN107515730B (zh) | 数据储存装置与操作方法 | |
TWI640872B (zh) | 記憶體控制電路單元、記憶體儲存裝置及其控制方法 | |
CN109582332B (zh) | 互联网摄像机的系统升级方法及装置 | |
US20160124816A1 (en) | Computing device and method for recovering bios of computing device | |
CN102184115B (zh) | 升级系统软件的方法及终端设备 | |
US10628344B2 (en) | Controlling method, channel operating circuit and memory system for executing memory dies with single channel | |
US20190073134A1 (en) | Methods for resetting a flash memory device and apparatuses using the same | |
CN106293531B (zh) | 一种基于flash写保护的防止SD使用过程中flash被意外篡改的方法 | |
CN113778485A (zh) | 电子芯片的系统运行方法、装置、电子芯片和存储介质 | |
CN112445670B (zh) | 一种eMMC测试方法和装置 | |
CN102023906B (zh) | 便携式终端的微处理器、便携式终端及其修复方法 | |
US11250929B2 (en) | System for detecting computer startup and method of system | |
US9916029B2 (en) | Sensor controller, sensor device including sensor controller, electronic apparatus equipped with sensor device, and application software recovery method | |
CN110875078A (zh) | 存储装置异常断电的处理系统和方法 | |
CN112905112B (zh) | 一种嵌入式设备的数据处理方法及系统 | |
CN112685332A (zh) | 数据存储方法及存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |