CN107508258A - 断路器的脱扣器 - Google Patents

Abstract

本发明断路器的脱扣器，包括与外部电网耦合的EMC电路，与EMC电路耦合的整流电路，分别与整流电路耦合的信号采样电路和电源电路，与信号采样电路和电源电路耦合的微处理器，与信号采样电路和微处理器耦合的保护电路，与保护电路耦合的脱扣驱动电路。本发明通过保护电路对脱扣驱动电路进行保护，提高断路器脱扣的准确性和安全性能。

Description

断路器的脱扣器

技术领域

本发明涉及低压电器领域，更具体的说，涉及一种断路器的脱扣器。

背景技术

分励脱扣器是一种远距离操纵断路器分闸的附件。当电源电压等于额定控制电源电压的70％-110％之间的任一电压时，就能可靠分断断路器。合闸控制器则用于需要闭合断路器的应用场景。欠电压脱扣器是指当脱扣器的端电压降至预定值时，使机械开关电器有延时或无延时断开或闭合的脱扣器。欠电压继电器或脱扣器与开关电器组合在一起，当外施电压下降，甚至缓慢下降至额定电压的70％至35％范围内，与开关电器组合一起的欠电压脱扣器应动作，使电器断开。

现有的分励脱扣器，在启动电路对外部电压小于70％额定电压的情况没有做电流泄放回路的处理，这样有可能导致产品在该特定情况下由于电压太低，磁力太小而导致线圈的电磁铁吸合不上的情况；而且电磁铁在释放时仍有脉冲电流流过，即使脉冲宽度与电网电压大小成反比关系，脉冲电流很小，绕线线圈中仍会产生热量，影响其寿命。此外，现有的脱扣器的控制电路在外部电压小于70％时也始终处于工作状态，功耗较大。此外现有的分励脱扣器、合闸控制器以及欠压脱扣器是分立的单元，之间无任何联系，需要印制多种类型的线路板，再进行贴装、测试，给规模生产带来不便。

现有电磁型欠压脱扣器体积较大，普遍采用交流线路输入电压，经过整流、滤波，获得直流工作电压后，使用脉冲宽带调制法，降低线圈端电压至一合适的平均工作电压。因其PWM占空比过小，使得PWM主控元件截止期间受过压、脉冲群的干扰机率达95％，严重影响MOS管的安全性。在现有欠压脱扣器方案故障原因总和中，MOS管损坏约占主要原因的90％。

发明内容

本发明所要解决的技术问题是提供一种结构简单，性能安全稳定，能准确脱扣的断路器的脱扣器。

本发明的目的是通过以下技术方案来实现的：

一种断路器的脱扣器，包括与外部电网耦合的EMC电路1，与EMC电路1耦合的整流电路2，分别与整流电路2耦合的信号采样电路3和电源电路4，与信号采样电路3和电源电路4耦合的微处理器5，与信号采样电路3和微处理器5耦合的保护电路7，与保护电路7耦合的脱扣驱动电路6，脱扣驱动电路6与断路器的脱扣线圈连接。

进一步，所述微处理器5通过脱扣驱动电路6控制断路器分闸和合闸，且在信号采样电路3输入的电压值低于预设的阈值时控制断路器脱扣。

进一步，所述保护电路包括比较器电路和逻辑判断电路，比较器电路的输入端与信号采样电路3的输出端连接，信号采样电路3将采样的实时电压输出至比较器电路，比较器电路对实时电压进行比较分压，微处理器5的C_In输入端、微处理器5的PWM_OUT输出端、微处理器5的Trip_Ctrl输出端和比较器电路的输出端与逻辑判断电路的输入端连接，经过比较器电路处理后的电压信号输出至逻辑判断电路，逻辑判断电路对输入信号进行判断，逻辑判断电路的输出端与脱扣驱动电路6连接，经过逻辑判断电路判断后的电压信号输出至脱扣驱动电路6。

进一步，所述比较器电路包括电阻R13、电阻R14和电阻R15，电阻R13、电阻R14和电阻R15串联后，电阻R13的一端与信号采样电路3的输出端连接，电阻R15的一端接地，电容C16并联连接在电阻R15的两端，电阻R14和电阻R15的中间节点连接至运算放大器U3B的反相输入端，电阻R17和电阻R18串联连接，串联后电阻R17的一端连接电源VCC，电阻R18的一端接地，电容C17的两端并联连接在电阻R18的两端，电阻R17和电阻R18的中间节点连接至运算放大器U3B的正相输入端，运算放大器U3B的输出端连接至逻辑判断电路。

进一步，所述逻辑判断电路包括非门U5A，与非门U5A的输入端第一管脚与比较器电路的输出端连接，微处理器5的C_IN输入端经过电阻R16连接至与非门U5A的输入端第一管脚，微处理器5的PWM_OUT输出端连接至与非门U5A的输入端第二管脚，电阻R20的一端接地，另一端连接至与非门U5A输入端的第二管脚，与非门U5A的输出端连接至与非门U5B输入端的第五管脚，微处理器5的Trip_Ctrl输出端连接至与非门U5C的第八管脚和与非门U5C的第九管脚，电阻R24的一端接地，另一端连接至与非门U5C的第九管脚，非门U5C输出端与非门U5B输入端的第六管脚连接，与非门U5B的输出端连接至脱扣驱动电路6的输入端，电阻R21的一端连接至脱扣驱动电路6的输入端，另一端接地。

进一步，所述脱扣驱动电路6包括控制芯片U6、电阻R19、MOS管Q1和二极管D6；电阻R19的一端与控制芯片U6的第六管脚和控制芯片U6的第七管脚连接，另一端与MOS管Q1的源极连接，MOS管Q1的漏极与断路器的脱扣线圈连接，MOS管Q1的栅极接地，电阻R22的一端与电阻R19的另一端连接，另一端接地，控制芯片U6的第一管脚与电源VCC连接，控制芯片U6的第四管脚接地，控制芯片U6的第八管脚与电源VCC连接，控制芯片U6的第五管脚接地；二极管D6的两端连接至断路器的脱扣线圈。

进一步，所述电源电路4包括稳压管D1和稳压管D2，稳压管D1和稳压管D2串联连接，串联后稳压管D1的负极与整流电路2的输出端连接，稳压管D2的正极经过电阻R2连接至三极管T1的集电极，电阻R1的两端并联连接在三极管T1的集电极和三极管T1的发射极上，电阻R3的一端与电阻R2和稳压管D2的中间节点，另一端与三极管T1的基极连接，二极管D4的正极接地，二极管D4的负极与三极管T1的基极连接，二极管D3的正极与三极管T1的发射极连接，二极管D3的负极与稳压芯片U1的输入端连接，稳压芯片U1的输出端经过电容C3接地，电解电容C2的正极与电源VCC连接，负极接地；电解电容C4、电容C5和双向二极管TVS1依次并联在二极管D3和稳压芯片U1的输入端之间，电解电容C4的正极连接电源VCC，负极接地。

进一步，所述信号采样电路3包括电阻R4、电阻R5、电阻R6、电阻R7、电阻R13、电阻R14和电阻R15；电阻R4、电阻R5、电阻R6和电阻R7依次串联连接，串联后R4的一端与整流电路2的输出端连接，电阻R7的一端经过电阻R11连接至运算放大器U3A的正向输入端，运算放大器U3A的反向输入端经过电阻R9接地，电容C11和电阻R12串联后的两端分别连接至运算放大器U3A的正向输入端和运算放大器U3A的反向输入端，电容C13的一端连接至运算放大器U3A的正向输入端，另一端接地；电容C10和电阻R8并联连接在运算放大器U3A的反向输入端和运算放大器U3A的输出端之间，运算放大器U3A的输出端与电阻R10连接，电阻R10的另一端与微处理器5的ADC输入端PB1连接，电容C12的一端与电阻R10的另一端连接，另一端接地；还包括二极管D5，二极管D5的正极与整流电路2的输出端连接，二极管D5的负极与连接至脱扣驱动电路6的一个输出端。

进一步，所述EMC电路1包括共模滤波线圈L1，共模滤波线圈L1的输入端并联有压敏电阻RV1和电容C6，共模滤波线圈L1的输出端并联有电容C7，电容C7的两端与整流电路2的输入端连接。

进一步，还包括编码输入接口电路，所述编码输入接口电路与微处理5连接。

本发明通过保护电路对脱扣驱动电路进行保护，提高断路器脱扣的准确性和安全性能。而且，本发明采用微处理器对信号采样电路的采样电压进行分析处理，然后控制脱扣驱动电路控制断路器进行分闸和合闸操作，因此可以集欠压、分励以及合闸功能于一体，且电路结构简单，稳定可靠。

附图说明

图1是本发明断路器的脱扣器的原理示意图；

图2是本发明实施例断路器的脱扣器的电路图；

图3是本发明单片机U2的电路图；

图4是本发明编码输入接口电路的电路图。

具体实施方式

以下结合附图1-4给出的实施例，进一步说明本发明的断路器的脱扣器的具体实施方式。本发明的断路器的脱扣器不限于以下实施例的描述。

如图1所示，本发明断路器的脱扣器，包括与外部电网耦合的EMC电路1，与EMC电路1耦合的整流电路2，分别与整流电路2耦合的信号采样电路3和电源电路4，与信号采样电路3和电源电路4耦合的微处理器5，与信号采样电路3和微处理器5耦合的保护电路7，与保护电路7耦合的脱扣驱动电路6，脱扣驱动电路6与断路器的脱扣线圈连接，微处理器5通过脱扣驱动电路6控制断路器分闸和合闸，且在信号采样电路3输入的电压值低于预设的阈值时控制断路器脱扣。本发明通过保护电路对脱扣驱动电路进行保护，提高断路器脱扣的准确性和安全性能。

具体的，微处理器5可以选用任何可实现电路执行控制部件和算术逻辑部件的功能的器件，包括但不限于任何品牌、型号系列的单片机、DSP等。本实施方式以型号为STM8L051F3的单片机U2为例进行说明。

如图2所示，所述脱扣驱动电路6包括控制芯片U6，电阻R19和MOS管Q1，电阻R19的一端与控制芯片U6的第六管脚和控制芯片U6的第七管脚连接，另一端与MOS管Q1的源极连接，MOS管Q1的漏极与断路器的脱扣线圈连接，MOS管Q1的栅极接地，电阻R22的一端与电阻R19的另一端连接，另一端接地，控制芯片U6的第一管脚与电源VCC连接，控制芯片U6的第四管脚接地，控制芯片U6的第八管脚与电源VCC连接，控制芯片U6的第五管脚接地；二极管D6的两端连接至断路器的脱扣线圈。

具体地，考虑到对脱扣器线圈施加的电压以及脱扣器所需的电流，MOS管Q1的型号FQB5N90。5V是该MOS管的导通电压，设计时考虑有一定的余量。电压越高，导通速度越快，导通电阻也越小，将电源电路中产生的9V电压作为其驱动电压值，基于控制芯片U6设计驱动电路。驱动器MCP1407和MOS管的G极之间串一个驱动电阻R19。该电阻的作用一是当驱动走线很长，驱动电阻可以对走线电感和MOS管结电容引起的震荡，起阻尼作用；二是调解驱动器的驱动能力，调节开关速度。考虑到脱扣器内的线圈结构，在断电时可能会产生电压很大的反向电动势，若不在驱动电路中设置续流二极管加以保护，则有击穿驱动MOS管的可能，故电路中采用D6(一颗M7二极管)。

如图1、2所示，所述保护电路包括比较器电路和逻辑判断电路，比较器电路的输入端与信号采样电路3的输出端连接，信号采样电路3将采样的实时电压输出至比较器电路，比较器电路对实时电压进行比较分压，微处理器5的C_In输入端、微处理器5的PWM_OUT输出端、微处理器5的Trip_Ctrl输出端和比较器电路的输出端与逻辑判断电路的输入端连接，经过比较器电路处理后的电压信号输出至逻辑判断电路，逻辑判断电路对输入信号进行判断，逻辑判断电路的输出端与脱扣驱动电路6连接，经过逻辑判断电路判断后的电压信号输出至脱扣驱动电路6。

如图2、3所示，所述比较器电路包括电阻R13、电阻R14和电阻R15，电阻R13、电阻R14和电阻R15串联后，电阻R13的一端与信号采样电路3的输出端连接，电阻R15的一端接地，电容C16并联连接在电阻R15的两端，电阻R14和电阻R15的中间节点连接至运算放大器U3B的反相输入端，电阻R17和电阻R18串联连接，串联后电阻R17的一端连接电源VCC，电阻R18的一端接地，电容C17的两端并联连接在电阻R18的两端，电阻R17和电阻R18的中间节点连接至运算放大器U3B的正相输入端，运算放大器U3B的输出端连接至逻辑判断电路。

如图2、3所示，所述逻辑判断电路包括非门U5A，与非门U5A的输入端第一管脚与比较器电路的输出端连接，微处理器5的C_IN输入端经过电阻R16连接至与非门U5A的输入端第一管脚，微处理器5的PWM_OUT输出端连接至与非门U5A的输入端第二管脚，电阻R20的一端接地，另一端连接至与非门U5A输入端的第二管脚，与非门U5A的输出端连接至与非门U5B输入端的第五管脚，微处理器5的Trip_Ctrl输出端连接至与非门U5C的第八管脚和与非门U5C的第九管脚，电阻R24的一端接地，另一端连接至与非门U5C的第九管脚，非门U5C输出端与非门U5B输入端的第六管脚连接，与非门U5B的输出端连接至脱扣驱动电路6的输入端，电阻R21的一端连接至脱扣驱动电路6的输入端，另一端接地。

本设计采取了峰值保护方法，具体来说是通过硬件电路实时监控外部交流电压的瞬时值，若超出一定范围则直接对单片机给予的输出命令直接进行屏蔽，失能MOS驱动，从而实现了MOS管的过压、过流保护。该保护电路实质为MOS管的条件驱动，电路的输入为外部输入电源和单片机给出的PWM信号，保护电路的输出为MOS驱动芯片MCP1407的控制信号。比较器电路的输入为外部的实时电压，该电压经分压后，与一固定电平进行比较，比较器的输出值C_In。逻辑电路电路采用一颗四个2路输入与非门CD4011，其输入信号有：比较器的输出值C_In，单片机PWM输入信号PWM_OUT，强制使能信号Trip_Ctrl。CD4011的输出特性为：当两输入端有一个输入为0，输出就为1。当输入端均为1时，输出为0。当两个输入端都为0时，输出是1。

下面说明保护电路的工作原理：

(1)PWM_OUT输出为0时，无论比较器的输出值C_In为何值，只要使能信号Trip_Ctrl无效，输出控制信号T_OUT始终无效；PWM_OUT输出为1时，只要使能信号Trip_Ctrl无效，输出控制信号T_OUT受控于PWM_OUT；

(2)脱扣器吸合过程，需要短时(200ms)全压施加在脱扣器上，如果只做峰值处理，则只有当输出值C_In为逻辑1时，才对脱扣器施加电压形成电流，这就会导致脱扣器吸合不上的问题，引入强制使能信号Trip_Ctrl作为逻辑补充，可以实现无论比较器的输出值C_In为何值，只要使能信号Trip_Ctrl有效，输出控制信号T_OUT始终有效。

如图2所示，所述EMC电路1包括压敏电阻RV1和压敏电阻RV1后接的滤波器电路，所述滤波器电路包括共模滤波线圈L1，共模滤波线圈L1的输入端并联有压敏电阻RV1和电容C6，共模滤波线圈L1的输出端并联有电容C7，电容C7的两端与整流电路的输入端连接。

如图2所示，所述整流电路2包括整流桥B1，整流桥B1的两个输入端与EMC电路的输出端连接，电容C1和电容C9串联后的两端分别连接至整流桥B1的两个输入端，整流桥B1的输出端正极经过电容C8接地，整流桥B1的输出端正极同时与电源电路4和信号采样电路3的输入端连接。

具体地，压敏电阻RV1用作过压保护用，滤波器是一种二端口网络，具备原则频率的特性，即可以让某些频率顺利通过，而对其他频率则加以阻拦。同时，滤波器也是双向的，既能防止电网上的干扰进入设备，对设备产生不良影响，使设备满足传导敏感度的要求；又能防止设备内的电磁干扰通过电源线传到电网上，使设备满足传导发射的要求。共模滤波线圈L1对差模干扰不起作用，但当出现共模干扰时，由于两个线圈的磁通方向相同，经过耦合后总电感量迅速增大，因此对共模信号呈现很大的感抗，使之不易通过，起到衰减干扰信号的作用。电容C1和电容C9采用薄膜电容器，容量范围大致是0.01μF～0.47μF，主要用来滤除差模干扰。

如图2所示，所述电源电路包括稳压管D1和稳压管D2，稳压管D1和稳压管D2串联连接，串联后稳压管D1的负极与整流电路2的输出端连接，稳压管D2的正极经过电阻R2连接至三极管T1的集电极，电阻R1的两端并联连接在三极管T1的集电极和三极管T1的发射极上，电阻R3的一端与电阻R2和稳压管D2的中间节点，另一端与三极管T1的基极连接，二极管D4的正极接地，二极管D4的负极与三极管T1的基极连接，二极管D3的正极与三极管T1的发射极连接，二极管D3的负极与稳压芯片U1的输入端连接，稳压芯片U1的输出端经过电容C3接地，电解电容C2的正极与电源VCC连接，负极接地；电解电容C4、电容C5和双向二极管TVS1依次并联在二极管D3和稳压芯片U1的输入端之间，电解电容C4的正极连接电源VCC，负极接地。

电源电路为整个电路板提供电源供给，其解决将输入的高压(AC380V规格在1.3倍输入时的瞬间高压可达684V)转换为可供微处理器电路以及保护电路等使用的3.3V电源。设计采用两级方案：第一级采用串联型稳压电路将高压降为9V的低压，第二级采用LDO芯片将9V电压转换为3.3V电压。第一级串联型稳压电路中，三极管T1在电路中起电压调整作用，利用负反馈的原理，以输出电压的变化量控制三极管集射极间的电阻值，以维持输出电压的基本不变。另外，从放大电路的角度看，该稳压电路是一射极输出器，其输出电压UE是跟随输入电压UB＝UZ变化的，因UB是一稳定值，故输出电压也是稳定的，基本上不受输入电压与负载电流变化的影响。第二级LDO选型是采用耗电流小(3.3uA左右)的型号为HT7133稳压芯片以减轻前级电路的负担。

如图2、3所示，所述信号采样电路包括电阻R4、电阻R5、电阻R6和电阻R7；电阻R4、电阻R5、电阻R6和电阻R7依次串联连接，串联后R4的一端与整流电路的输出端连接，电阻R7的一端经过电阻R11连接至运算放大器U3A的正向输入端，运算放大器U3A的反向输入端经过电阻R9接地，电容C11和电阻R12串联后的两端分别连接至运算放大器U3A的正向输入端和运算放大器U3A的反向输入端，电容C13的一端连接至运算放大器U3A的正向输入端，另一端接地；电容C10和电阻R8并联连接在运算放大器U3A的反向输入端和运算放大器U3A的输出端之间，运算放大器U3A的输出端与电阻R10连接，电阻R10的另一端与微处理器5的ADC输入引脚PB1连接，电容C12的一端与电阻R10的另一端连接，另一端接地；还包括二极管D5，二极管D5的正极与整流电路2的输出端连接，二极管D5的负极与连接至脱扣驱动电路6的一个输出端。

如图4所示，还包括编码输入接口电路，所述编码输入接口电路与微处理5连接。包括电阻R27，电阻R28，电阻R29，电阻R30和控制开关SW，控制开关SW包括四个开关S1，四个开关S1的一端分别与微处理器5的十三管脚Key4、十四管脚Key3、十五管脚Key2和十六管脚Key1连接，另一端接地；电阻R27，电阻R28，电阻R29，电阻R30分别并联连接在控制开关SW和电源VCC之间。通过编码输入接口电路配置实现脱扣器的工作模式配置，是欠压脱扣器模式，还是分励或者合闸模式。

本实施例提供了一种通用的硬件电路可用于同时实现分励、闭合、欠压保护功能的断路器的脱扣器。在欠压、分励和合闸功能于一体的实现方面，硬件线路可在不更改硬件连接与器件型号的基础上，通过微处理器来实现不同的功能。本发明集欠压、分励以及合闸功能于一体的断路器的脱扣器，一种最简洁、成本最低的硬件线路能够实现分励、合闸、欠压保护功能，极大的降低了分励、合闸、欠压脱扣器的生产复杂度。用户可选择性的激活分励、合闸、欠压某一种功能，从而实现用户的需求化定制。特别的增加保护电路对脱扣驱动电路中MOS管等进行保护，提高断路器脱扣的准确性和安全性能。

下面说明本发明断路器的脱扣器的工作原理：

模块上电前，首先配置好Key1、Key2、Key3、Key4，当其全输入为1时，电路板工作于分励或者合闸模式；若为其他情况，则工作于欠压脱扣器模式，并且欠压延时时间由Key1、Key2、Key3、Key4的组合情况分为瞬时、1s、3s、5s；分励或者合闸模块的产品完全一样，只不过按照其安装与框架断路器上的位置不同而分为分励模块、合闸模块。

分励或者合闸模式下的工作原理：当J1、J2间的电压达到0.5Un(Un＝415VAC)时，整机进入正常工作模式，信号采样电路对整流后的输入电压进行调理，调理后的信号送入单片机进行AD转换，并经处理得到实际电压值，当测得J1、J2间的电压达到0.7Un时，单片机控制Trip_Ctrl输出一个脉宽为120ms的脉冲，该脉冲使得U6的输入端上也产生一个脉宽为120ms的脉冲，进而U6的输出端表现出一个幅值为8.1V的120ms脉宽，从而驱动MOS管Q1导通，加在J3，J4上的脱扣线圈上形成短时(120ms)电流，该短时电流形成短时电磁力，最终脱扣线圈表现出相应动作，短时电流消失后，电磁力消失，从而脱扣器复位。在实现分励、闭合功能时，在微处理器5的控制下，一个脉宽为120ms的脉冲施加在脱扣驱动电路6上，脉冲结束后，驱动电路不再输出，实现了线圈断电，从而保护了线圈。

欠压脱扣器模式下的工作原理：当J1、J2间的电压达到0.5Un(Un＝415VAC)时，整机进入正常工作模式，信号采样电路对整流后的输入电压进行调理，调理后的信号送入单片机进行AD转换，并经处理得到实际电压值，当测得J1、J2间的电压达到0.8Un时，单片机控制Trip_Ctrl输出一个脉宽为100ms的脉冲，该脉冲使得U6的输入端上也产生一个脉宽为100ms的脉冲，进而U6的输出端表现出一个幅值为8.1V的100ms脉宽，从而驱动MOS管Q1导通，加在J3，J4上的脱扣线圈上形成短时(100ms)电流，该短时电流形成短时电磁力，最终脱扣线圈表现出相应动作(吸合)；紧接着PWM_OUT进入工作状态，其根据实测的J1、J2间电压动态调整PWM输出的占空比，动态调整MOS管Q1的导通时间，从而使得脱扣线圈中流经一定量的电流，该电流产生的电磁力足够使得脱扣线圈保持维持(吸合)状态，而线圈的温升又不致于太大。U3B被用作一个比较器，其作用是当U3B“-”端大于一定值时，U3B“7”脚输出为“0”，此时无论PWM_OUT为何，U5A输出都为1，从而屏蔽了PWM输出，又因为保持阶段Trip_Ctrl为0，故U5C输出1；从而U5C输出0，U6输出0，最终使MOS管Q1截止，避免其以及脱扣线圈免受大电流冲击，从而影响系统可靠性。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种断路器的脱扣器，其特征在于：包括与外部电网耦合的EMC电路(1)，与EMC电路(1)耦合的整流电路(2)，分别与整流电路(2)耦合的信号采样电路(3)和电源电路(4)，与信号采样电路(3)和电源电路(4)耦合的微处理器(5)，与信号采样电路(3)和微处理器(5)耦合的保护电路(7)，与保护电路(7)耦合的脱扣驱动电路(6)，脱扣驱动电路(6)与断路器的脱扣线圈连接。

2.根据权利要求1所述的断路器的脱扣器，其特征在于：所述微处理器(5)通过脱扣驱动电路(6)控制断路器分闸和合闸，且在信号采样电路(3)输入的电压值低于预设的阈值时控制断路器脱扣。

3.根据权利要求1或2所述的断路器的脱扣器，其特征在于：所述保护电路包括比较器电路和逻辑判断电路，比较器电路的输入端与信号采样电路(3)的输出端连接，信号采样电路(3)将采样的实时电压输出至比较器电路，比较器电路对实时电压进行比较分压，微处理器(5)的C_In输入端、微处理器(5)的PWM_OUT输出端、微处理器(5)的Trip_Ctrl输出端和比较器电路的输出端与逻辑判断电路的输入端连接，经过比较器电路处理后的电压信号输出至逻辑判断电路，逻辑判断电路对输入信号进行判断，逻辑判断电路的输出端与脱扣驱动电路(6)连接，经过逻辑判断电路判断后的电压信号输出至脱扣驱动电路(6)。

4.根据权利要求3所述的断路器的脱扣器，其特征在于：所述比较器电路包括电阻R13、电阻R14和电阻R15，电阻R13、电阻R14和电阻R15串联后，电阻R13的一端与信号采样电路(3)的输出端连接，电阻R15的一端接地，电容C16并联连接在电阻R15的两端，电阻R14和电阻R15的中间节点连接至运算放大器U3B的反相输入端，电阻R17和电阻R18串联连接，串联后电阻R17的一端连接电源VCC，电阻R18的一端接地，电容C17的两端并联连接在电阻R18的两端，电阻R17和电阻R18的中间节点连接至运算放大器U3B的正相输入端，运算放大器U3B的输出端连接至逻辑判断电路。

5.根据权利要求3所述的断路器的脱扣器，其特征在于：所述逻辑判断电路包括非门U5A，与非门U5A的输入端第一管脚与比较器电路的输出端连接，微处理器(5)的C_IN输入端经过电阻R16连接至与非门U5A的输入端第一管脚，微处理器(5)的PWM_OUT输出端连接至与非门U5A的输入端第二管脚，电阻R20的一端接地，另一端连接至与非门U5A输入端的第二管脚，与非门U5A的输出端连接至与非门U5B输入端的第五管脚，微处理器(5)的Trip_Ctrl输出端连接至与非门U5C的第八管脚和与非门U5C的第九管脚，电阻R24的一端接地，另一端连接至与非门U5C的第九管脚，非门U5C输出端与非门U5B输入端的第六管脚连接，与非门U5B的输出端连接至脱扣驱动电路(6)的输入端，电阻R21的一端连接至脱扣驱动电路(6)的输入端，另一端接地。

6.根据权利要求1所述的断路器的脱扣器，其特征在于：所述脱扣驱动电路(6)包括控制芯片U6、电阻R19、MOS管Q1和二极管D6；电阻R19的一端与控制芯片U6的第六管脚和控制芯片U6的第七管脚连接，另一端与MOS管Q1的源极连接，MOS管Q1的漏极与断路器的脱扣线圈连接，MOS管Q1的栅极接地，电阻R22的一端与电阻R19的另一端连接，另一端接地，控制芯片U6的第一管脚与电源VCC连接，控制芯片U6的第四管脚接地，控制芯片U6的第八管脚与电源VCC连接，控制芯片U6的第五管脚接地；二极管D6的两端连接至断路器的脱扣线圈。

7.根据权利要求1所述的断路器的脱扣器，其特征在于：所述电源电路(4)包括稳压管D1和稳压管D2，稳压管D1和稳压管D2串联连接，串联后稳压管D1的负极与整流电路(2)的输出端连接，稳压管D2的正极经过电阻R2连接至三极管T1的集电极，电阻R1的两端并联连接在三极管T1的集电极和三极管T1的发射极上，电阻R3的一端与电阻R2和稳压管D2的中间节点，另一端与三极管T1的基极连接，二极管D4的正极接地，二极管D4的负极与三极管T1的基极连接，二极管D3的正极与三极管T1的发射极连接，二极管D3的负极与稳压芯片U1的输入端连接，稳压芯片U1的输出端经过电容C3接地，电解电容C2的正极与电源VCC连接，负极接地；电解电容C4、电容C5和双向二极管TVS1依次并联在二极管D3和稳压芯片U1的输入端之间，电解电容C4的正极连接电源VCC，负极接地。

8.根据权利要求1所述的断路器的脱扣器，其特征在于：所述信号采样电路(3)包括电阻R4、电阻R5、电阻R6、电阻R7、电阻R13、电阻R14和电阻R15；电阻R4、电阻R5、电阻R6和电阻R7依次串联连接，串联后R4的一端与整流电路(2)的输出端连接，电阻R7的一端经过电阻R11连接至运算放大器U3A的正向输入端，运算放大器U3A的反向输入端经过电阻R9接地，电容C11和电阻R12串联后的两端分别连接至运算放大器U3A的正向输入端和运算放大器U3A的反向输入端，电容C13的一端连接至运算放大器U3A的正向输入端，另一端接地；电容C10和电阻R8并联连接在运算放大器U3A的反向输入端和运算放大器U3A的输出端之间，运算放大器U3A的输出端与电阻R10连接，电阻R10的另一端与微处理器(5)的ADC输入端PB1连接，电容C12的一端与电阻R10的另一端连接，另一端接地；还包括二极管D5，二极管D5的正极与整流电路(2)的输出端连接，二极管D5的负极与连接至脱扣驱动电路(6)的一个输出端。

9.根据权利要求1所述的断路器的脱扣器，其特征在于：所述EMC电路(1)包括共模滤波线圈L1，共模滤波线圈L1的输入端并联有压敏电阻RV1和电容C6，共模滤波线圈L1的输出端并联有电容C7，电容C7的两端与整流电路(2)的输入端连接。

10.根据权利要求1所述的断路器的脱扣器，其特征在于：还包括编码输入接口电路，所述编码输入接口电路与微处理(5)连接。