CN107463354B - 一种面向ECC的双域并行度可变的Montgomery模乘电路 - Google Patents

一种面向ECC的双域并行度可变的Montgomery模乘电路 Download PDF

Info

Publication number
CN107463354B
CN107463354B CN201710565871.1A CN201710565871A CN107463354B CN 107463354 B CN107463354 B CN 107463354B CN 201710565871 A CN201710565871 A CN 201710565871A CN 107463354 B CN107463354 B CN 107463354B
Authority
CN
China
Prior art keywords
register
domain
data
memory
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710565871.1A
Other languages
English (en)
Other versions
CN107463354A (zh
Inventor
葛伟
陆启乐
杨锦江
明畅
赵利锋
杨军
陆生礼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University Wuxi Institute Of Integrated Circuit Technology
Southeast University
Original Assignee
Southeast University Wuxi Institute Of Integrated Circuit Technology
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University Wuxi Institute Of Integrated Circuit Technology, Southeast University filed Critical Southeast University Wuxi Institute Of Integrated Circuit Technology
Priority to CN201710565871.1A priority Critical patent/CN107463354B/zh
Publication of CN107463354A publication Critical patent/CN107463354A/zh
Application granted granted Critical
Publication of CN107463354B publication Critical patent/CN107463354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/722—Modular multiplication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提出了一种面向ECC(椭圆曲线密码)可伸缩串并混合并行度可变的双域Montgomery模乘电路电路，它由控制模块、Memory、寄存器组和双域流水线乘法单元组成，支持Montgomery模乘运算并行度可变，灵活的均衡Montgomery模乘运算的时间和面积开销，具有扩展性，最高可支持256bit的Montgomery模乘运算。资源约束条件下，通过降低电路模块的并行度来减少模乘的面积开销。同时可以通过增加电路的并行度来减少Montgomery模乘的运算时间。本发明可以根据使用场景灵活的在Montgomery模乘运算时间及电路面积中选择与均衡，使得采用本发明电路模块结构的ECC加密算法使用场景更加灵活。

Description

一种面向ECC的双域并行度可变的Montgomery模乘电路
技术领域
本发明属于集成电路硬件设计实现以及信息安全领域，具体设计一种在资源约束下的适用于ECC(椭圆曲线密码)算法的双域并行度可变的Montgomery(蒙哥马利)模乘电路。
背景技术
信息安全学科是近20年来发展起来的新兴学科。信息安全的概念是随相关技术的进步和应用的深化，经历了一个发展完善的过程。最初信息安全的概念更多的是局限于信息的保密性，即保证信息不泄露给未经授权的用户。随着计算机和互联网的飞速发展，信息安全问题越来越受到重视。
信息安全中最核心的技术是密码技术，密码技术的研究和应用已经有几千年的历史，但是作为一门科学是20世纪50年代才开始的，互联网的广泛使用大大推动了密码技术的研究和发展，不但涌现了各种各样的密码算法，还出现了混沌密码技术、量子密码技术等各种新技术。密码算法，按密钥的特性不同，分为对称密码(symmetry key)和公钥制密码(public key)，其中对称密码按对数据的处理方式不同，又可以分为流密码和分组密码。
1976年，Diffle和Hellman提出了公钥密码系统的概念，从此开创了密码体系的一个新时代。公钥密码系统的安全性完全依赖于解密密钥的保密性。而仅靠密文和加密密钥无法解密都是基于复杂的数学难解问题之上的。根据所基于的数学难题分类，有以下三类系统目前被认为是安全和有效的。
1.基于大整数因子分解(IF,Integer factorization)问题的系统，具有代表性的算法有RSA (Rivest-Shamir-Adleman)。
2.有限域离散对数(DL,Discrete Logariyhms)问题的系统，具有代表性的有DSA(Digital Signature Algorithms)。
3.椭圆曲线离散对数(ECDL,Elliptic Curve Discrete Logarithms)问题的系统，具有代表性的算法有ECC(Elliptic Curve Cryptography)。
1985年，Neal Koblitz与Vector Mile首次将椭圆密码曲线应用于公钥密码算法。近年来，椭圆曲线密码体制在安全领域的应用越来越广。相对RSA，在保持同等安全性的前提之下， ECC只需要用更短的密钥长度。意味着所需要的存储空间少、带宽要求低，在某些专用领域。
因此在目前的ECC密码体制基础之上，对其继续进行更新和完成。现在关于ECC 算法的专用电路设计，往往都是只针对一个特定的有限域，而且为了最大提升ECC算法的运算时间，面积开销都很大。市场越来越火爆的移动便捷设备对ECC算法的资源提出了新的挑战。我们有必要在有限资源约束下提高兼容性较强的双域ECC算法的运算效率，减少运算时间。本设计在硬件结构上具有运算数据位宽可伸缩性，可以在特定场合下很方便的增加或减少运算数据的位宽。
发明内容
针对上述问题，本发明的目的是提出一种适用于高速加密应用有限资源约束下针对椭圆曲线加密(ECC)算法的并行度可变可伸缩的双域模乘硬件设计方法。
为实现上述目的，本发明采用如下技术方案：
一种面向ECC的双域并行度可变的Montgomery模乘电路，包括控制模块、存储器、寄存器组和双域流水线乘法单元；
所述控制模块的输入包括：来自外部的复位信号；来自外部的控制信号，用于所述Montgomery模乘电路的使能以及控制存储器与外部交互数据；来自外部的用于选择双域流水线乘法单元的乘法域的选择信号；来自双域流水线乘法单元的进位信号Cout；
所述控制模块的输出包括：发送给存储器的读写控制信号和读写地址信号；发送给寄存器组的复位信号；控制寄存器组行为的控制信号；发送至双域流水线乘法单元的乘法域选择信号；上一轮接收的进位信号Cout发送至双域流水线乘法单元作为进位信号Cin；
所述存储器的输入包括：来自控制模块的读写控制信号和读写地址信号；外部发送的Montgomery模乘电路输入数据，包括乘数A、乘数B、域参数以及一个预计算的值q＝-p- 1mod2r，其中所述域参数的取值为：素数域时为大素数p，二元扩域时为不可约多项式的值；来自寄存器组写入的r bit数据，其中r为并行度可变的位宽；来自双域流水线乘法单元输入的r bit写存储器数据；
所述存储器的输出包括：向外部发送的乘法运算结果数据C；寄存器组读存储器的r bit数据；双域流水线乘法单元读存储器的r bit数据；
所述寄存器组的输入包括：r bit分段的乘数A，乘数B，中间结果C，预计算值p，中间结果t，以及中间结果S；来自控制模块的复位信号；来自控制模块用于控制寄存器组行为的控制信号；
所述寄存器组的输出包括：发送至双域流水线乘法单元的r bit乘数A，乘数B，中间结果C，预计算值p，中间结果t和中间结果S；写入存储器的乘法运算结果数据C；
所述双域流水线乘法单元的输入包括：来自控制模块的域选择信号，进位信号Cin；来自寄存器组的r bit乘数A，乘数B，预计算值p，中间结果C、t、S；读存储器的r bit数据；
所述双域流水线乘法单元的输出包括：写入寄存器组的中间结果C、t、S；写入存储器的r bit数据。
进一步的，所述控制模块的输出还包括state信号，用于与外部交互Montgomery模乘电路的状态，当Montgomery模乘电路完成产生乘法运算结果数据C时，用于与外部握手。
进一步的，所述寄存器组包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器。
更进一步的，所述存储器的输入中的来自控制模块的读写控制信号和读写地址信号，读写地址信号为4bit的addr信号，其中：addr为0000时，存储器保持状态不变，为0010时，为读模式，为0100时，为写模式；读写控制信号为4bit的rd_wt 信号，用于控制存储器读写的地址：为0000时，用于与第一寄存器交互数据；为 0001时，用于与第二寄存器交互数据；为0010时，用于与第三寄存器交互数据；为0011时，用于与第四寄存器交互数据；为0100时，用于与第五寄存器交互数据；为0101时，用于与双域流水乘法单元交互数据；为1000时，用于与外部交互数据。
进一步的，所述的寄存器组的输入中的来自控制模块的控制信号为8bit，其中：第7、6位用于控制寄存器组的清楚、加载控制；第5、4、3位为寄存器堆的地址，地址000表示第一寄存器，地址001表示第二寄存器，地址010表示第三寄存器，地址011表示第四寄存器，地址100表示第五寄存器；第2位用于选择数据交互的地址，地址0表示与存储器进行数据交互，地址1表示与双域流水乘法单元进行数据交互；第1、0位用于控制数据交互的写入、读取模式和状态保持，00时为状态保持，01时，为写入模式，10时，为读取模式。
本发明具有如下有益效果：本发明支持素数域和二元扩域上的Montgomery模乘，不依赖于特定的有限域参数，支持256bit下的各种曲线位宽的模乘，实现运算数据位宽的灵活伸缩。同时本发明支持乘法运算的并行度可变，可以灵活的选择并行度，实现在不同资源约束下的适用于ECC的模乘模块，灵活的权衡双域乘法的运算速度以及面积开销，提高了ECC算法的运算效率，适用于便捷可移动设备的加密的高速应用。本发明设计的模乘模块具有规整的结构，扩展性强。
附图说明
图1为本发明并行度可变的双域模乘电路的结构图；
图2为本发明的双域流水乘法单元结构图；
图中标号：(1)为控制模块，(2)为存储器，(3)为第一寄存器，(4)为第二寄存器，(5)为第三寄存器，(6)为第四寄存器，(7)为第五寄存器，(8)为双域流水线乘法单元。
具体实施方式
下面结合附图对本发明作详细说明：
如图1、2所示，整个电路包括控制模块1、存储器2、第一寄存器3、第二寄存器4、第三寄存器5、第四寄存器6、第五寄存器7和双域流水线乘法单元8。双域流水线乘法单元(8)主要由r位乘法器和r位进位保存加法器组成。
控制模块1的输出包括：发送给存储器2的读写控制信号rd_wt和读写地址信号addr；发送给寄存器组的1bit复位信号reset，8bit的与存储器2和双域流水线乘法单元8数据交互的控制信号control；发送至双域流水线乘法单元8的1bit Fsel域选择信号，以及上一轮接收的Cout信号发送至双域流水线乘法单元8作为进位信号 Cin。
存储器2的输入包括：来自控制模块1的读写控制信号rd_wt，以及读写地址信号addr，外部发送的Montgomery模乘电路输入数据，包括乘数A、乘数B、域的参数(素数域时为大素数p，二元扩域时为不可约多项式的值)以及一个预计算的值q＝-p-1mod2r；来自寄存器组写入的r bit数据，其中r为并行的位宽(可变)。来自双域流水线乘法单元8输入的r bit写存储器2数据。不同的二元扩域的不可约多项式不相同，而且同一个二元扩域下会存在着若干不相同的不可约多项式，具体的不可约多项式需要自行在选取椭圆曲线的时候选择。
存储器2的输出包括：向外部发送的n bit乘法运算结果数据C，寄存器组读存储器2的r bit数据，双域流水线乘法单元8读存储器2的r bit数据。n是指乘法运算输入输出数据的位宽。
寄存器组的输入包括：r bit分段的乘数A，乘数B，中间结果C，预计算的值 p，中间结果t，以及中间结果S；来自控制模块1的复位reset信号，用于控制寄存器组行为的control信号。中间结果C和乘法运算结果数据C表示相同的东西，只不过这里的C是乘法运算中乘法结果的中间数据，在乘法运算完成后，中间数据C为乘法运算结果数据。
寄存器组的输出包括：发送至双域流水线乘法单元的r bit乘数A，乘数B，中间结果C，预计算值p，中间结果t和中间结果S；写入存储器2的乘法运算结果数据C。
双域流水线乘法单元8的输入包括：来自控制模块1的1bit域选择Fsel信号，进位信号Cin；来自寄存器组的r bit乘数A，乘数B，预计算值p，中间结果C、t、 S；读存储器2的rbit数据。
双域流水线乘法单元8的输出包括：写入寄存器组的中间数据C、t、S；写入存储器2的r bit数据。
所述的控制模块1的输入中：输入控制control信号用于Montgomery乘法电路的使能、存储器2与外部交互数据的控制信号。
控制模块1的输出中：输出的state信号用于与外部交互乘法模块的状态。
存储器2的输入中：来自控制模块1的4bit addr信号用于控制存储器2的控制存储器的读写地址，具体如下：addr信号为0000时，存储器2保持状态不变，为 0010时，为读模式，为0100时，为写模式。rd_wt信号用于控制存储器2读写的地址，为0000时，用于与第一寄存器3交互数据，为0001时用于与第二寄存器4交互数据，为0010时，用于与第三寄存器5交互数据，为0011时，用于与第四寄存器6交互数据，为0100时，用于与第五寄存器7交互数据，为0101时，用于与双域流水乘法单元8交互数据，为1000时，用于与外部交互数据。
寄存器组的输入中：来自控制模块1的8bit control信号用与控制向存储器2 和双域流水乘法单元8的数据交互、寄存器组状态控制，具体如下：第7、6位用于控制寄存器组的清楚clear、加载load控制。第5、4、3位为寄存器组的地址，地址000表示第一寄存器3，地址001表示第二寄存器4，地址010表示第三寄存器5，地址011表示第四寄存器6，地址100表示第五寄存器7。第2位用于选择数据交互的地址，地址0表示与存储器2进行数据交互，地址1表示与双域流水乘法单元 8进行数据交互。第1、0位用于控制数据交互的写入、读取模式和状态保持，00 时为状态保持，01时，为写入模式，10时，为读取模式。
整个电路的输入主要有乘数A，B以及域参数p，q和域选择信号。由于二元扩域和素数域乘法行为差异较大，所以需要提供一个域选择信号Fsel来控制选择模乘运算中加法的行为。当电路接受到来自外部control信号中的输入数据传输信号有效时，开始接受外部的数据输入，并存入存储器内。当control信号中运算开始信号高有效时，整个电路开始Montgomery模乘运算。第一步，将乘数A，B，以及p，q数据分别送入相应的寄存器中，运算正式开始。双域流水线乘法单元取寄存器中的值进行运算。
运算的过程如下：
输入：A＝{Am-1，Am-2，…，A1，A0}，
B＝{Bm-1，Bm-2，...，B1，B0}，
p＝{pm-1，pm-2，...，p1，p0}，q，其中m为大于n/r的最小整数，
输出：C＝A·B·2-nmodp，其中C＝{Cm-1，Cm-2，...，C1，C0}。
1、C＝0，i＝0,j＝0,c＝0；
2、若i<m，重复执行步骤3至步骤7
3、t＝(C0+Ai×B0)×qmod2r
4、若j<m,重复执行步骤5至步骤6
5、s＝Cj+Ai×Bj+t×pj+c
6、若j≠0,则Cj-1＝smod2r
7、c＝s＞＞r
8、Cm-1＝c
9、若为素数域且C>p，则C＝C–p
每次运算的中间结果存入寄存器组，流水运算至最终乘法运算结果数据C。完成运算后，控制模块向外部发送运算完成信号，同时在接受外部发送数据握手信号后，将乘法结果C的数据发送给外部。i,j是用来控制循环次数的，和for(i＝0；i<m；i++)中的 i是同一个用法。c代表Carry进位。
本设计的一个特点在于：本发明的电路中Montgomery模乘运算中并行度r可变，即在不同场景下，可以采用不同的并行度r来满足某些特定约束，并行度r需要用户根据硬件设计中的具体场景确定。例如在可便捷携带移动设备中，可以减少并行度r减少本电路的面积开销，但同时也导致了运算的时钟周期数增大，运算时间增大。同时增大并行度r，可以提高电路的运算效率，但会使得关键路径延时的增大和面积开销的增大。
本文中所描述的具体实施仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似地方法替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (6)

1.一种面向ECC的双域并行度可变的Montgomery模乘电路，其特征在于，包括控制模块(1)、存储器(2)、寄存器组和双域流水线乘法单元(8)；
所述控制模块(1)的输入包括：来自外部的复位信号；来自外部的控制信号，用于所述Montgomery模乘电路的使能以及控制存储器(2)与外部交互数据；来自外部的用于选择双域流水线乘法单元(8)的乘法域的选择信号；来自双域流水线乘法单元(8)的进位信号Cout；
所述控制模块(1)的输出包括：发送给存储器(2)的读写控制信号和读写地址信号；发送给寄存器组的复位信号；控制寄存器组行为的控制信号；发送至双域流水线乘法单元(8)的乘法域选择信号；上一轮接收的进位信号Cout发送至双域流水线乘法单元(8)作为进位信号Cin；
所述存储器(2)的输入包括：来自控制模块(1)的读写控制信号和读写地址信号；外部发送的Montgomery模乘电路输入数据，包括乘数A、乘数B、域参数以及一个预计算的值q＝-p-1mod2r，其中所述域参数的取值为：素数域时为大素数p，二元扩域时为不可约多项式的值；来自寄存器组写入的r bit数据，其中r为并行度可变的位宽；来自双域流水线乘法单元(8)输入的r bit写存储器(2)数据；
所述存储器(2)的输出包括：向外部发送的乘法运算结果数据C；寄存器组读存储器(2)的r bit数据；双域流水线乘法单元(8)读存储器(2)的r bit数据；
所述寄存器组的输入包括：r bit分段的乘数A，乘数B，中间结果C，预计算值p，中间结果t，以及中间结果S；来自控制模块(1)的复位信号；来自控制模块(1)用于控制寄存器组行为的控制信号；
所述寄存器组的输出包括：发送至双域流水线乘法单元(8)的r bit乘数A，乘数B，中间结果C，预计算值p，中间结果t和中间结果S；写入存储器(2)的乘法运算结果数据C；
所述双域流水线乘法单元(8)的输入包括：来自控制模块(1)的域选择信号，进位信号Cin；来自寄存器组的r bit乘数A，乘数B，预计算值p，中间结果C、t、S；读存储器(2)的r bit数据；
所述双域流水线乘法单元(8)的输出包括：写入寄存器组的中间结果C、t、S；写入存储器(2)的r bit数据。
2.根据权利要求1所述的一种面向ECC的双域并行度可变的Montgomery模乘电路，其特征在于，所述控制模块(1)的输出还包括state信号，用于与外部交互Montgomery模乘电路的状态，当Montgomery模乘电路完成产生乘法运算结果数据C时，用于与外部握手。
3.根据权利要求1所述的一种面向ECC的双域并行度可变的Montgomery模乘电路，其特征在于，所述寄存器组包括第一寄存器(3)、第二寄存器(4)、第三寄存器(5)、第四寄存器(6)、第五寄存器(7)。
4.根据权利要求3所述的一种面向ECC的双域并行度可变的Montgomery模乘电路，其特征在于，所述存储器(2)的输入中的来自控制模块(1)的读写控制信号和读写地址信号，读写地址信号为4bit的addr信号，其中：addr为0000时，存储器(2)保持状态不变，为0010时，为读模式，为0100时，为写模式；读写控制信号为4bit的rd_wt信号，用于控制存储器(2)读写的地址：为0000时，用于与第一寄存器(3)交互数据；为0001时，用于与第二寄存器(4)交互数据；为0010时，用于与第三寄存器(5)交互数据；为0011时，用于与第四寄存器(6)交互数据；为0100时，用于与第五寄存器(7)交互数据；为0101时，用于与双域流水乘法单元(8)交互数据；为1000时，用于与外部交互数据。
5.根据权利要求1所述的一种面向ECC的双域并行度可变的Montgomery模乘电路，其特征在于，所述的寄存器组的输入中的来自控制模块(1)的控制信号为8bit，其中：第7、6位用于控制寄存器组的清楚、加载控制；第5、4、3位为寄存器堆的地址，地址000表示第一寄存器(3)，地址001表示第二寄存器(4)，地址010表示第三寄存器(5)，地址011表示第四寄存器(6)，地址100表示第五寄存器(7)；第2位用于选择数据交互的地址，地址0表示与存储器(2)进行数据交互，地址1表示与双域流水乘法单元(8)进行数据交互；第1、0位用于控制数据交互的写入、读取模式和状态保持，00时为状态保持，01时，为写入模式，10时，为读取模式。
6.根据权利要求1所述的一种面向ECC的双域并行度可变的Montgomery模乘电路，其特征在于，所述面向ECC的双域并行度可变的Montgomery模乘电路支持的最大乘法运算数据的位宽不大于256bit。
CN201710565871.1A 2017-07-12 2017-07-12 一种面向ECC的双域并行度可变的Montgomery模乘电路 Active CN107463354B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710565871.1A CN107463354B (zh) 2017-07-12 2017-07-12 一种面向ECC的双域并行度可变的Montgomery模乘电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710565871.1A CN107463354B (zh) 2017-07-12 2017-07-12 一种面向ECC的双域并行度可变的Montgomery模乘电路

Publications (2)

Publication Number Publication Date
CN107463354A CN107463354A (zh) 2017-12-12
CN107463354B true CN107463354B (zh) 2020-08-21

Family

ID=60546269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710565871.1A Active CN107463354B (zh) 2017-07-12 2017-07-12 一种面向ECC的双域并行度可变的Montgomery模乘电路

Country Status (1)

Country Link
CN (1) CN107463354B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111835517B (zh) * 2020-06-29 2023-12-22 易兆微电子(杭州)股份有限公司 一种双域椭圆曲线点乘硬件加速器
CN117240601B (zh) * 2023-11-09 2024-03-26 深圳大普微电子股份有限公司 加密处理方法、加密处理电路、处理终端及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591615A (zh) * 2012-01-16 2012-07-18 中国人民解放军国防科学技术大学 结构化混合位宽乘法运算方法及装置
CN104699452A (zh) * 2015-03-10 2015-06-10 东南大学 一种素域gf(p)下实现位宽可变的模乘法器
CN106484366A (zh) * 2016-10-17 2017-03-08 东南大学 一种二元域位宽可变模乘运算器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020116429A1 (en) * 2000-12-19 2002-08-22 International Business Machines Corporation System and method for modular multiplication
US8244791B1 (en) * 2008-01-30 2012-08-14 Actel Corporation Fast carry lookahead circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591615A (zh) * 2012-01-16 2012-07-18 中国人民解放军国防科学技术大学 结构化混合位宽乘法运算方法及装置
CN104699452A (zh) * 2015-03-10 2015-06-10 东南大学 一种素域gf(p)下实现位宽可变的模乘法器
CN106484366A (zh) * 2016-10-17 2017-03-08 东南大学 一种二元域位宽可变模乘运算器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
An Optimized Scalable and Unified Hardware Structure of Montgomery Multiplier;Xiao-Hui Yang等;《2009 International Conference on E-Business and Information System Security》;20090524;第1-5页 *
可伸缩双域Montgomery乘法器的优化设计与实现;秦帆等;《电子技术应用》;20090630(第6期);第62-64,68页 *
抗功耗分析攻击的高速ECC算法加速器;曹杰;《中国优秀硕士学位论文全文数据库 信息科技辑》;20140815;第I136-189页 *

Also Published As

Publication number Publication date
CN107463354A (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
CN109218023B (zh) 用于稳健计算椭圆曲线数字签名的技术
Öztürk et al. Low-power elliptic curve cryptography using scaled modular arithmetic
EP1320027B1 (en) Elliptic curve cryptosystem apparatus, method and program
US7835517B2 (en) Encryption processing apparatus, encryption processing method, and computer program
US20120269340A1 (en) Hierarchical encryption/decryption device and method thereof
Hutter et al. NaCl’s crypto_box in hardware
US7849125B2 (en) Efficient computation of the modulo operation based on divisor (2n-1)
CN108108614A (zh) 安全处理器以及安全处理器的操作方法
CN107463354B (zh) 一种面向ECC的双域并行度可变的Montgomery模乘电路
JP2006023648A (ja) 乗算剰余演算器及び情報処理装置
CN111712816B (zh) 使用密码蒙蔽以用于高效地使用蒙哥马利乘法
CN109144472B (zh) 一种二元扩域椭圆曲线的标量乘法及其实现电路
JP4423900B2 (ja) 楕円曲線暗号におけるスカラー倍計算方法と、その装置およびそのプログラム
JP2004163687A (ja) 楕円曲線暗号装置、楕円曲線暗号プログラム
US20130108038A1 (en) System and method for a collatz based hash function
CN110071927B (zh) 一种信息加密方法、系统及相关组件
KR100974624B1 (ko) 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법, 그장치 및 이를 기록한 기록매체
CN118233081B (zh) 一种基于neon指令集的国密sm2底层模乘优化方法
KR20020086005A (ko) 타원곡선 암호 시스템을 위한 역원 연산기
JP4692022B2 (ja) 楕円曲線暗号におけるスカラー倍計算装置、及び、そのプログラム
CN112487448B (zh) 一种加密信息处理装置、方法及计算机设备
Du et al. Towards efficient implementation of lattice-based public-key encryption on modern CPUs
JP2005316038A (ja) 楕円曲線暗号におけるスカラー倍計算方法と、その装置およびプログラム
CN117891432A (zh) 一种随机数生成方法、装置及电子设备
KR20050065128A (ko) 유한체 다항식 곱셈 장치 및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant