CN107437499A - 掺杂方法 - Google Patents

掺杂方法 Download PDF

Info

Publication number
CN107437499A
CN107437499A CN201610364858.5A CN201610364858A CN107437499A CN 107437499 A CN107437499 A CN 107437499A CN 201610364858 A CN201610364858 A CN 201610364858A CN 107437499 A CN107437499 A CN 107437499A
Authority
CN
China
Prior art keywords
doping
silicon substrate
doping method
dopant source
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610364858.5A
Other languages
English (en)
Inventor
金光耀
何川
王懿喆
洪俊华
陈炯
孟浩繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingstone Semiconductor Co Ltd
Original Assignee
Kingstone Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingstone Semiconductor Co Ltd filed Critical Kingstone Semiconductor Co Ltd
Priority to CN201610364858.5A priority Critical patent/CN107437499A/zh
Publication of CN107437499A publication Critical patent/CN107437499A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明公开了一种掺杂方法，包括：S1：对硅衬底双面制绒，该硅衬底包括第一表面以及与该第一表面相对的第二表面；S2：在该第一表面上形成含有P型掺杂元素的掺杂剂源；S3：在第一温度下热处理步骤S2得到的结构使得掺杂剂源中的P型掺杂元素被扩散推进至第一表面侧的硅衬底中形成P型掺杂层；S4：对该第二表面进行N型掺杂元素的注入；S5：在第二温度下热处理步骤S4得到的结构以推进注入的N型掺杂元素由此在第二表面侧的硅衬底中形成N型掺杂层。本发明以离子注入和掺杂源热推进来代替常规工艺中的热扩散掺杂，省去了热扩散掺杂之后的两道刻蚀工序。

Description

掺杂方法
技术领域
本发明涉及一种掺杂方法，特别是涉及一种太阳能电池的掺杂方法。
背景技术
在目前较为常用且产业化程度较为成熟的太阳能电池中，需要在硅衬底的正面和背面均形成掺杂层，一般来说，两面都采用热扩散来形成掺杂层是比较常用的手段。
但是由于扩散工艺没有方向性的，参考图1-图3，对硅片10双面制绒之后，例如先进行P型元素的扩散掺杂，硅片正面P型元素扩散会形成P型掺杂层20，但是扩散是没有方向性的，硅片的侧壁上也会形成一定的P型掺杂区域21，并且还有有部分P型元素会扩散至硅片的背面，在背面靠近侧壁的两端形成P型掺杂区域22。由此就需要通过等离子体刻蚀(plasma etching)去除硅片侧壁中的P型掺杂区域21，并且对硅片背面抛光以去除背面两端处的P型掺杂区域22。之后，保护硅片正面已经形成的P型掺杂层20之后对背面实行N型元素扩散以形成N型掺杂层30。也就是说，在这种工艺中，仍然需要两道高温的工序和一道掩膜保护的工序和刻蚀的工序。
另外，由于背面的抛光使得背面的绒面不复存在，这对于双面电池的制作是不利的。
发明内容
本发明要解决的技术问题是为了克服现有技术中采用扩散工艺形成掺杂层时必须有一次掩膜来保护已经形成的掺杂层、且用于形成正面掺杂层的掺杂元素会扩散至晶片侧壁乃至晶片背面从而导致边缘漏电；为了去除扩散至晶片背面不理想的掺杂元素而必须增加边缘刻蚀和背面刻蚀两道工序的缺陷，提供一种掺杂方法，省去了掩膜和两道刻蚀工序，简化了制作流程。
本发明是通过下述技术方案来解决上述技术问题的：
一种掺杂方法，其特点在于，其包括以下步骤：
S1：对硅衬底双面制绒，该硅衬底包括第一表面以及与该第一表面相对的第二表面；
S2：在该第一表面上形成含有P型掺杂元素的掺杂剂源；
S3：在第一温度下热处理步骤S2得到的结构使得掺杂剂源中的P型掺杂元素被扩散推进至第一表面侧的硅衬底中形成P型掺杂层；
S4：对该第二表面进行N型掺杂元素的注入；
S5：在第二温度下热处理步骤S4得到的结构以推进注入的N型掺杂元素由此在第二表面侧的硅衬底中形成N型掺杂层。
对于第一表面侧的掺杂来说，本发明采用在需要掺杂的表面上覆盖掺杂剂源和加热的方式，使掺杂剂源中的P型元素在加热过程中推进至硅衬底中，这种掺杂方式不同于普通的热扩散掺杂，通过覆盖掺杂剂源以及加热推进掺杂元素的方式具有定向掺杂的特性，掺杂元素仅会作用于被覆盖的第一表面。由此P型元素并不会扩散至第二表面，也不会扩散至硅片的侧壁，这样第一表面掺杂完成之后就可以省去两面扩散工艺中的等离子体刻蚀和背面抛光。
由于第二表面的掺杂借由离子注入实现，因而N型掺杂元素也仅会作用于第二表面，而不会影响到硅衬底的侧壁和第一表面，因而也无需在注入前对第一表面覆盖以掩膜保护已经形成的P型掺杂层了。
再者，在不同的热处理步骤中形成两种导电类型掺杂层，如此可以针对不同的掺杂元素，选择与之合适的热处理条件，使得掺杂元素得以在硅衬底中形成理想的分布，从而得到性能理想的掺杂晶片。
优选地，该第一温度高于该第二温度。
优选地，步骤S2中通过旋涂或喷涂形成该掺杂剂源。
优选地，步骤S2中旋涂转速为500rpm-5000rpm(转每分钟)。
优选地，步骤S3之后通过等离子体刻蚀该硅衬底的侧壁。为了防止旋涂或喷涂过程中有极少的掺杂剂源被溅射至硅衬底的侧壁上，可以在热处理之后增加等离子体边缘刻蚀的步骤以去除侧壁可能造成的不理想的掺杂，之后再进行离子注入。
优选地，步骤S2中通过薄膜沉积或丝网印刷形成该掺杂剂源。
优选地，步骤S2中通过LPCVD(低压化学气相沉积)或PECVD(等离子体增强化学气相沉积)或APCVD(常压化学气相沉积)形成该掺杂剂源。
优选地，该硅衬底为N型掺杂的硅衬底，该掺杂剂源为硼硅玻璃、或含硼的多聚物或硼酸。
优选地，该掺杂剂源的厚度为100nm-1000nm。
优选地，步骤S3中先在100℃-300℃下热处理，接着在850℃-1050℃下热推进。
优选地，步骤S3中热处理或热推进在惰性气体中进行，或在氮气中进行，或在惰性气体和氧气中进行，或在氮气和氧气中进行。
优选地，步骤S3之后、步骤S4之前还包括：去除在热处理过程中生成于该第一表面和该第二表面上的氧化层。
优选地，步骤S5中在800℃-1050℃下退火；和/或，
在惰性气体和氧气中进行，或在氮气和氧气中进行。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：
1、本发明所采用的离子注入和涂源热推进的方式均是定向掺杂，仅仅会影响到待掺杂的表面，而不会如同双面扩散一般影响到硅衬底的侧壁乃至另一表面，因而在该掺杂工艺中可以省略形成保护掩膜和去除保护掩膜的步骤。
2、掺杂剂源的热推进和离子注入之后的退火在单独的步骤中进行，因此，对于每种导电类型元素的掺杂来说，可以调节适当的热处理条件以使得掺杂元素在硅衬底中形成理想的分布。
3、由于省略了因热扩散造成的背面抛光，因而硅衬底的两个绒面都可以被保留，从而便于双面电池的制作。若需要匹配现有的单面受光电池的生产线，可在离子注入之前抛光硅衬底的第二表面。本发明的掺杂工艺同时适用于双面电池和单面受光电池的制作，灵活性较强。
附图说明
图1-3为现有技术的工艺流程图。
图4-8为本发明实施例1的工艺流程图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。下列实施例中未注明具体条件的实验方法，按照常规方法和条件，或按照商品说明书选择。实施例均以N型掺杂的硅衬底为例。
实施例1
本实施例所述的双面电池的掺杂方法，包括以下步骤，参考图4-图8，
参考图4，对硅衬底双面制绒以在硅衬底10的正面和背面形成绒面，图中以下方的表面为第一表面，上方的表面为第二表面。
参考图5，通过PECVD在该第一表面上形成含有P型掺杂元素的掺杂剂源21。
参考图6，先在200℃下热处理图5所示的结构，接着在1000℃下热推进使得掺杂剂源中的P型掺杂元素被扩散推进至第一表面侧的硅衬底中形成P型掺杂层20。其中，热处理和热推进在氮气和氧气中进行，热处理和热推进完成之后第一表面和第二表面上还会形成氧化层，采用氢氟酸去除该氧化层，并且去除剩余的掺杂剂源。
参考图7，对该第二表面进行磷元素的注入，由此在第二表面侧的硅衬底中形成N型注入层30。
参考图8，在900℃和氮气及氧气环境下下热处理图7所示的结构以推进注入的磷元素由此在第二表面侧的硅衬底中形成N型掺杂层，依然以标记30来表示。
在本实施例中，别通过涂覆掺杂剂源及热处理和离子注入及热处理的方式来形成硅衬底的双面掺杂，与现有的扩散掺杂不同的是，这两种掺杂工艺都具有定向性，在掺杂过程中不会影响到其他的表面，这样就可以省略双面扩散中的等离子体刻蚀和背面抛光，以及掩膜的工序。
并且两道热处理是在单独的步骤中完成的，这样对于特定的掺杂元素，可以选择与其相适合的热处理条件(温度、环境)，那么最终掺杂元素在硅衬底中的分布就能较为理想，从而得到理想的掺杂层。例如在硅中进行磷掺杂的温度通常比硼掺杂的温度低。如果先进行磷掺杂，已推进的磷会在硼掺杂过程中被进一步推进，表面浓度和掺杂深度都会受到硼掺杂过程的影响，表面浓度降低，掺杂深度变得更深。因此在本发明中，先进行高温的硼掺杂，再进行低温的磷掺杂，这样硼和磷掺杂都可以得到最理想的表面浓度和深度。
再者，因为无需背面抛光，那么背面的绒面就得以保留，由此掺杂完成的结构可以用于双面电池的制作，只需在图8所示的结构上完成钝化、减反射层和栅状电极的制作。
实施例2
实施例2的基本原理与实施例1相同，不同之处在于：
本实施例中通过旋涂的方式形成该掺杂剂源。为了防止旋涂过程中有极少的掺杂剂源被溅射至硅衬底的侧壁上，在热处理之后增加等离子体边缘刻蚀的步骤以去除侧壁可能造成的不理想的掺杂，之后再进行离子注入。
其余步骤参照实施例1。
在本发明所公开的掺杂工艺中，以离子注入和掺杂剂源热推进来代替常规工艺中的热扩散掺杂，由于离子注入和掺杂源热推进比之热扩散而言都具有定向性，因此在进行某一表面的掺杂时掺杂元素仅会作用于该表面，而不会影响到硅衬底的侧壁和另一表面，这样就能省去热扩散掺杂之后的两道刻蚀工序(背面刻蚀和边缘刻蚀)。而且，由于掺杂的定向性，热扩散工艺中不可或缺的保护掩膜也可以省略。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (12)

1.一种掺杂方法，其特征在于，其包括以下步骤：
S1：对硅衬底双面制绒，该硅衬底包括第一表面以及与该第一表面相对的第二表面；
S2：在该第一表面上形成含有P型掺杂元素的掺杂剂源；
S3：在第一温度下热处理步骤S2得到的结构使得掺杂剂源中的P型掺杂元素被扩散推进至第一表面侧的硅衬底中形成P型掺杂层；
S4：对该第二表面进行N型掺杂元素的注入；
S5：在第二温度下热处理步骤S4得到的结构以推进注入的N型掺杂元素由此在第二表面侧的硅衬底中形成N型掺杂层，该第一温度大于该第二温度。
2.如权利要求1所述的掺杂方法，其特征在于，步骤S2中通过旋涂或喷涂形成该掺杂剂源。
3.如权利要求2所述的掺杂方法，其特征在于，步骤S2中旋涂转速为500rpm-5000rpm。
4.如权利要求2所述的掺杂方法，其特征在于，步骤S3之后通过等离子体刻蚀该硅衬底的侧壁。
5.如权利要求1所述的掺杂方法，其特征在于，步骤S2中通过薄膜沉积或丝网印刷形成该掺杂剂源。
6.如权利要求5所述的掺杂方法，其特征在于，步骤S2中通过LPCVD或PECVD或APCVD形成该掺杂剂源。
7.如权利要求1-6中任意一项所述的掺杂方法，其特征在于，该硅衬底为N型掺杂的硅衬底，该掺杂剂源为硼硅玻璃、或含硼的多聚物或硼酸。
8.如权利要求1-6中任意一项所述的掺杂方法，其特征在于，该掺杂剂源的厚度为100nm-1000nm。
9.如权利要求1-6中任意一项所述的掺杂方法，其特征在于，步骤S3中先在100℃-300℃下热处理，接着在850℃-1050℃下热推进。
10.如权利要求9所述的掺杂方法，其特征在于，步骤S3中热处理或热推进在惰性气体中进行，或在氮气中进行，或在惰性气体和氧气中进行，或在氮气和氧气中进行。
11.如权利要求10所述的掺杂方法，其特征在于，步骤S3之后、步骤S4之前还包括：去除在热处理过程中生成于该第一表面和该第二表面上的氧化层。
12.如权利要求1-6中任意一项所述的掺杂方法，其特征在于，步骤S5中在800℃-1050℃下退火；和/或，
在惰性气体和氧气中进行，或在氮气和氧气中进行。
CN201610364858.5A 2016-05-27 2016-05-27 掺杂方法 Withdrawn CN107437499A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610364858.5A CN107437499A (zh) 2016-05-27 2016-05-27 掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610364858.5A CN107437499A (zh) 2016-05-27 2016-05-27 掺杂方法

Publications (1)

Publication Number Publication Date
CN107437499A true CN107437499A (zh) 2017-12-05

Family

ID=60454139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610364858.5A Withdrawn CN107437499A (zh) 2016-05-27 2016-05-27 掺杂方法

Country Status (1)

Country Link
CN (1) CN107437499A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474506A (zh) * 2013-06-09 2013-12-25 苏州润阳光伏科技有限公司 双面受光太阳电池制作方法
CN105355711A (zh) * 2015-10-28 2016-02-24 华东理工大学 一种n型晶体硅双面太阳能电池的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474506A (zh) * 2013-06-09 2013-12-25 苏州润阳光伏科技有限公司 双面受光太阳电池制作方法
CN105355711A (zh) * 2015-10-28 2016-02-24 华东理工大学 一种n型晶体硅双面太阳能电池的制备方法

Similar Documents

Publication Publication Date Title
US8445312B2 (en) Method of manufacturing crystalline silicon solar cells using co diffusion of Boron and Phosphorus
JP3789474B2 (ja) バックサーフィスフィールドを有するソーラーセル及びその製造方法
JP2020129689A (ja) 太陽電池
US8298850B2 (en) Bifacial solar cells with overlaid back grid surface
CN101427347B (zh) Soi晶片的制造方法
CN111244230B (zh) 一种钝化金属接触的背结太阳能电池的制备方法
US4377901A (en) Method of manufacturing solar cells
CN104112653A (zh) 一种自补偿背封半导体衬底的制备方法
KR20150105369A (ko) 기판에 보론 도핑 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지
CN102652347A (zh) 贴合晶片的制造方法
TW201312779A (zh) 太陽能電池之製造方法及太陽能電池
CN110212057B (zh) 一种p型钝化接触晶体硅太阳能电池的制备方法
CN102487106A (zh) 晶体硅太阳能电池及其制造方法
CN102822987B (zh) 半导体太阳能电池的制造方法
CN107437499A (zh) 掺杂方法
CN103258716B (zh) 制作具有织化表面的半导体层的方法、制作太阳能电池的方法
CN110335919A (zh) 一种改善激光磷硅玻璃掺杂电池表面激光损伤的方法
CN106252462B (zh) 一种激光se电池的制备方法
CN107425092A (zh) 双面电池的掺杂方法
CN107046079A (zh) 掺杂方法
KR101162123B1 (ko) 도펀트 함유된 도핑마스크를 이용한 선택적 에미터 형성방법과 태양전지 제조방법
CN106653677A (zh) 一种soi片的制备方法
CN110246761A (zh) 一种去除晶圆背面氮化硅薄膜的方法
US20080308905A1 (en) Semi-conductor device, and method of making the same
TWI693723B (zh) 太陽電池元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20171205