CN107424647A - 一种基于忆阻器的语音存储与分类系统 - Google Patents

一种基于忆阻器的语音存储与分类系统 Download PDF

Info

Publication number
CN107424647A
CN107424647A CN201710654940.6A CN201710654940A CN107424647A CN 107424647 A CN107424647 A CN 107424647A CN 201710654940 A CN201710654940 A CN 201710654940A CN 107424647 A CN107424647 A CN 107424647A
Authority
CN
China
Prior art keywords
memristor
module
circuit
write
categorizing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710654940.6A
Other languages
English (en)
Other versions
CN107424647B (zh
Inventor
于永斌
雷飞
张欢
党博
唐浩文
杨辰宇
杨妮晶
马慧慧
汪彦丞
徐冰珂
陈文瑜
刘美希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710654940.6A priority Critical patent/CN107424647B/zh
Publication of CN107424647A publication Critical patent/CN107424647A/zh
Application granted granted Critical
Publication of CN107424647B publication Critical patent/CN107424647B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/38—One-way transmission networks, i.e. unilines

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开一种基于忆阻器的语音存储与分类系统，涉及电子技术中的数字音频信息存储与分类领域，包括依次连接的拾音模块、放大模块、忆阻型滤波模块、A/D转换模块、控制模块和基于忆阻器交叉阵列的存储模块，控制模块还连接有语音分类模块，语音分类模块为基于忆阻器的神经网络，所述神经网络的神经元的硬件电路为忆阻桥神经元电路。

Description

一种基于忆阻器的语音存储与分类系统
技术领域
本发明涉及电子技术中的数字音频信息存储与分类领域，尤其涉及一种基于忆阻器的语音存储与分类系统。
背景技术
传统的磁带语音存储系统具有体积大、使用不便等问题，在电子与信息处理的使用中受到了许多限制；随着数字化语音技术的发展，基于单片机的数字语音存储与系统因其体积小、使用方便、功耗低等优势，从而代替了磁带系统。但在基于单片机的数字语音存储系统与分类方法中，传统的滤波器无法精准地调整滤波参数，传统的存储器读写速度慢，传统的采用软件实现分类算法具有运算速度慢、稳定差等缺点。
发明内容
本发明的目的在于：为解决现有的语音存储系统中的传统滤波器无法精准地调整滤波参数、传统的存储器读写速度慢导致的语音存储系统精准度和效率都不高的问题，还为了解决现有的语音分类方法都是单纯地采用软件实现分类算法具有运算速度慢、稳定差的缺点，本发明提供一种基于忆阻器的语音存储与分类系统。
本发明的技术方案如下：
一种基于忆阻器的语音存储与分类系统，包括依次连接的拾音模块、放大模块、忆阻型滤波模块、A/D转换模块、控制模块和基于忆阻器交叉阵列的存储模块，控制模块还连接有语音分类模块，语音分类模块为基于忆阻器的神经网络，所述神经网络的神经元的硬件电路为忆阻桥神经元电路。
进一步地，所述忆阻型滤波模块为二阶带通有源滤波器。
进一步地，所述基于忆阻器交叉阵列的存储模块包括依次连接的“写0或1”选择电路、脉冲施加电路、多路选择器，还包括与多路选择器相连的忆阻交叉阵列电路和读电路，所述忆阻交叉阵列电路包括N行N列的忆阻器元器件，其中N大于等于1，每一个忆阻器为一个存储单元，储存O或者1。
具体地，所述基于忆阻器交叉阵列的存储模块的读过程的步骤为：①写0或写1选择电路为二路选择器RP，根据写0或写1选择电路控制施加脉冲的方向，即往忆阻交叉阵列中忆阻器施加电压的方向；②对忆阻器分别施加两次高脉冲，通过多路选择器确定存储单元；③根据读电路来获取两次高脉冲的忆阻器值的改变量；④如果改变量小于阈值，说明忆阻器的状态已经稳定，写入完成，则写操作结束，否则重复②和③步骤，即继续施加高脉冲。
具体地，所述基于忆阻器交叉阵列的存储模块的写过程的步骤为：①根据写0或者写1电路控制施加脉冲的方向为写0的方向，即RP＝0，进行写1操作的尝试；②对忆阻器分别施加高脉冲，通过多路选择器确定存储单元；③根据读电路来获取忆阻器值的改变量；④如果改变量小于阈值，则返回该存储单元的状态为0，否则返回该存储单元的状态为1，并进行写1操作。
具体地，所述基于忆阻器的神经网络包括输入层、隐含层和输出层，隐含层位于输入层和输出层之间。
采用上述方案后，本发明的有益效果在于：
(1)本发明利用基于忆阻器的滤波器可变的忆阻值实现滤波参数精准调整功能，具体的，与一阶滤波电路相比，二阶滤波电路对通频带外信号的抑制能力比较强，滤波效果更好，滤波频率范围可以通过阻值控制电路精准的控制。
(2)本发明利用基于忆阻器的存储器的并行存储，实现语音的高效存储；具体地，忆阻交叉阵列存储器的优点如下：1)非易失性，阻值状态的改变受控于外加电压或电流的幅度、极性和时间长度，一旦断电，它将保持最后的忆阻值状态不变；2)提高了存储密度，增加录音时间，并可获得更加优质的音频质量；3)存储效率高，利用忆阻交叉阵列的并行存储特性，大大提高了存储效率。
(3)本发明利用基于忆阻器的神经网络克服了软件实现神经网络存在的运算速度、稳定性差等缺点，具体地，基于忆阻器的神经网络分类器的优点如下：1)分类精度高：通过神经网络进行训练，可以达到高精度的分类效果；2)分类效率高：采用硬件实现神经网络，从而大幅度降低了神经网络训练时间。
附图说明
图1为本发明的模块结构示意图；
图2为本发明的二阶带通有源滤波器示意图；
图3为本发明的基于忆阻器的存储电路示意图；
图4为本发明的忆阻器交叉阵列电路；
图5为本发明的神经网络结构图；
图6为本发明的忆阻器桥神经元电路图；
图中标记：1-拾音模块，2-放大模块，3-忆阻型滤波模块，4-A/D转换模块，5-控制模块，6-存储模块，7-语音分类模块。
具体实施方式
下面将结合本发明实施例中的附图，对本实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的基于忆阻器的语音存储与分类系统，如图1所示，包括依次连接的拾音模块1、放大模块2、忆阻型滤波模块3、A/D转换模块4、控制模块5和基于忆阻器交叉阵列的存储模块6，控制模块5还连接有语音分类模块7，语音分类模块7为基于忆阻器的神经网络，所述神经网络的神经元的硬件电路为忆阻桥神经元电路。
拾音模块采用动圈式传感器来采集音频信号，放大模块2采用增益可调的放大器来放大音频信号，然后利用忆阻型滤波模块3来去除噪声，A/D转换模块4采用ADC0809来将音频信号采用得到数字信号，最后将数字信号存储到基于忆阻器交叉阵列的存储模块6中，从而实现语音存储功能。控制模块5以单片机AT89C52作为主控芯片。同时，语音分类模块6与控制模块5连接，语音分类模块6对数字语音信息样本训练，获得稳定的权重矩阵，从而建立基于忆阻器的神经网络分类器，当输入数字语音信息，经过该分类模型，即可输出该语音类别，从而实现语音分类功能。
如图2所示，忆阻型滤波模块3为二阶带通有源滤波器，其中M1、M2为忆阻器，通过忆阻值控制电路可以实现精确控制滤波器的滤波频率范围，通过忆阻值控制电路可以实现精确控制滤波器的滤波频率范围。与一阶滤波电路相比，二阶滤波电路对通频带外信号的抑制能力比较强，滤波效果更好，同时滤波频率范围可以通过阻值控制电路精准的控制。
如图3所示，所述基于忆阻器交叉阵列的存储模块包括依次连接的“写0或1”选择电路、脉冲施加电路、多路选择器，还包括与多路选择器相连的忆阻交叉阵列电路和读电路，所述忆阻交叉阵列电路包括N行N列的忆阻器元器件，其中N大于等于1，每一个忆阻器为一个存储单元，储存O或者1。图4为本发明的忆阻器交叉阵列电路。
写操作的过程具体为：①写0或写1选择电路为二路选择器RP，根据写0或写1选择电路控制施加脉冲的方向，即往忆阻交叉阵列中忆阻器施加电压的方向；②对忆阻器分别施加两次高脉冲，通过多路选择器确定存储单元；③根据读电路来获取两次高脉冲的忆阻器值的改变量；④如果改变量小于阈值，说明忆阻器的状态已经稳定，写入完成，则写操作结束，否则重复②和③步骤，即继续施加高脉冲。
读操作的具体过程为：①根据写0或者写1电路控制施加脉冲的方向为写0的方向，即RP＝0，进行写1操作的尝试；②对忆阻器分别施加高脉冲，通过多路选择器确定存储单元。多路选择器由两部分组成，分别为行选择器和列选择器，行选择器负责选择忆阻交叉阵列中的行数，列选择器确定忆阻交叉阵列中的列数；③根据读电路来获取忆阻器值的改变量；④如果改变量小于阈值，则返回该存储单元的状态为0，否则返回该存储单元的状态为1，并进行写1操作。但是因为写1操作改变了忆阻器的状态，因此需要进行一次写0操作来还原忆阻器的状态。
如图5所示，本发明的神经网络包括输入层、隐含层和输出层，隐含层位于输入层和输出层之间，每一个节点(不包括输入层)的硬件电路设计采用忆阻桥神经元电路，如图6所示，该神经元电路的输入是Vs0到Vsk,ξ0到ξk是忆阻桥的忆阻值，计算公式如下：
该神经元的输出是V0，V0的计算公式如下：
将Vs0到Vsk作为该神经元前一层的输入，将忆阻器桥的忆阻值作为该神经元与前一层神经元之间的权重。根据公式(2)可以求出该神经元的输出。通过数字语音信息样本训练，获得稳定的权重矩阵，从而建立基于忆阻器的神经网络分类器。当输入数字语音信息，经过该分类模型，即可输出该语音类别。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种基于忆阻器的语音存储与分类系统，其特征在于，包括依次连接的拾音模块(1)、放大模块(2)、忆阻型滤波模块(3)、A/D转换模块(4)、控制模块(5)和基于忆阻器交叉阵列的存储模块(6)，控制模块(5)还连接有语音分类模块(7)，语音分类模块(7)为基于忆阻器的神经网络，所述神经网络的神经元的硬件电路为忆阻桥神经元电路。
2.根据权利要求1所述的一种基于忆阻器的语音存储与分类系统，其特征在于，所述忆阻型滤波模块(3)为二阶带通有源滤波器。
3.根据权利要求1所述的一种基于忆阻器的语音存储与分类系统，其特征在于，所述基于忆阻器交叉阵列的存储模块包括依次连接的“写0或1”选择电路、脉冲施加电路、多路选择器，还包括与多路选择器相连的忆阻交叉阵列电路和读电路，所述忆阻交叉阵列电路包括N行N列的忆阻器元器件，其中N大于等于1，每一个忆阻器为一个存储单元，储存O或者1。
4.根据权利要求3所述的一种基于忆阻器的语音存储与分类系统，其特征在于，所述基于忆阻器交叉阵列的存储模块的读过程的步骤为：①写0或写1选择电路为二路选择器RP，根据写0或写1选择电路控制施加脉冲的方向，即往忆阻交叉阵列中忆阻器施加电压的方向；②对忆阻器分别施加两次高脉冲，通过多路选择器确定存储单元；③根据读电路来获取两次高脉冲的忆阻器值的改变量；④如果改变量小于阈值，说明忆阻器的状态已经稳定，写入完成，则写操作结束，否则重复②和③步骤，即继续施加高脉冲。
5.根据权利要求3所述的一种基于基于忆阻器的语音存储与分类系统，其特征在于，所述基于忆阻器交叉阵列的存储模块的写过程的步骤为：①根据写0或者写1电路控制施加脉冲的方向为写0的方向，即RP＝0，进行写1操作的尝试；②对忆阻器分别施加高脉冲，通过多路选择器确定存储单元；③根据读电路来获取忆阻器值的改变量；④如果改变量小于阈值，则返回该存储单元的状态为0，否则返回该存储单元的状态为1，并进行写1操作。
6.根据权利要求1所述的一种基于忆阻器的语音存储与分类系统，其特征在于，所述基于忆阻器的神经网络包括输入层、隐含层和输出层，隐含层位于输入层和输出层之间。
CN201710654940.6A 2017-08-03 2017-08-03 一种基于忆阻器的语音存储与分类系统 Expired - Fee Related CN107424647B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710654940.6A CN107424647B (zh) 2017-08-03 2017-08-03 一种基于忆阻器的语音存储与分类系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710654940.6A CN107424647B (zh) 2017-08-03 2017-08-03 一种基于忆阻器的语音存储与分类系统

Publications (2)

Publication Number Publication Date
CN107424647A true CN107424647A (zh) 2017-12-01
CN107424647B CN107424647B (zh) 2020-08-04

Family

ID=60437290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710654940.6A Expired - Fee Related CN107424647B (zh) 2017-08-03 2017-08-03 一种基于忆阻器的语音存储与分类系统

Country Status (1)

Country Link
CN (1) CN107424647B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460818A (zh) * 2018-09-25 2019-03-12 电子科技大学 一种基于忆阻桥和阵列的多层神经网络设计方法
CN109657787A (zh) * 2018-12-19 2019-04-19 电子科技大学 一种二值忆阻器的神经网络芯片
CN109800729A (zh) * 2019-01-28 2019-05-24 清华大学 信号处理装置及信号处理方法
CN112821879A (zh) * 2020-12-30 2021-05-18 广东技术师范大学 基于忆阻器的生理电信号滤波去噪电路及其控制方法
WO2021240286A1 (en) * 2020-05-27 2021-12-02 International Business Machines Corporation Efficient tile mapping for row-by-row convolutional neural network mapping for analog artificial intelligence network inference
US12111878B2 (en) 2018-10-12 2024-10-08 International Business Machines Corporation Efficient processing of convolutional neural network layers using analog-memory-based hardware

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102611408A (zh) * 2012-04-09 2012-07-25 武汉科技大学 一种基于忆阻器的带通滤波器
CN103281045A (zh) * 2013-06-03 2013-09-04 电子科技大学 一种基于忆阻器件的低通、高通、带通、带阻滤波器
US20130311413A1 (en) * 2012-05-15 2013-11-21 Garrett S. Rose Electronic charge sharing CMOS-memristor neural circuit
CN105224986A (zh) * 2015-09-29 2016-01-06 清华大学 基于忆阻器件的深度神经网络系统
CN105577355A (zh) * 2015-12-12 2016-05-11 常州大学 一种基于二阶有源带通滤波器的压控型忆阻混沌电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102611408A (zh) * 2012-04-09 2012-07-25 武汉科技大学 一种基于忆阻器的带通滤波器
US20130311413A1 (en) * 2012-05-15 2013-11-21 Garrett S. Rose Electronic charge sharing CMOS-memristor neural circuit
CN103281045A (zh) * 2013-06-03 2013-09-04 电子科技大学 一种基于忆阻器件的低通、高通、带通、带阻滤波器
CN105224986A (zh) * 2015-09-29 2016-01-06 清华大学 基于忆阻器件的深度神经网络系统
CN105577355A (zh) * 2015-12-12 2016-05-11 常州大学 一种基于二阶有源带通滤波器的压控型忆阻混沌电路

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
LEON O. CHUA: "Memristor-The Missing Circuit Element", 《IEEE TRAN. CIRCUIT THEORY》 *
S. VISHNU, SINCY ANN SAJI, R. ROHIT,V. N. RAMAKRISHNAN: "Application of Memristors in Active Filters", 《INTL. CONF. ON DEVICES,CIRCUITS AND SYSTEMS (ICDCS)》 *
吴洁宁: "基于忆阻器的混沌系统设计及应用研究_吴洁宁", 《重庆大学》 *
夏承铨: "《非线性电路》", 30 November 1986 *
王小平，沈轶，吴计生，孙军伟，李薇: "忆阻及其应用研究综述", 《自动化学报》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109460818A (zh) * 2018-09-25 2019-03-12 电子科技大学 一种基于忆阻桥和阵列的多层神经网络设计方法
US12111878B2 (en) 2018-10-12 2024-10-08 International Business Machines Corporation Efficient processing of convolutional neural network layers using analog-memory-based hardware
CN109657787A (zh) * 2018-12-19 2019-04-19 电子科技大学 一种二值忆阻器的神经网络芯片
CN109800729A (zh) * 2019-01-28 2019-05-24 清华大学 信号处理装置及信号处理方法
CN109800729B (zh) * 2019-01-28 2020-12-08 清华大学 信号处理装置及信号处理方法
US11717227B2 (en) 2019-01-28 2023-08-08 Tsinghua University Signal processing device and signal processing method
US11562240B2 (en) 2020-05-27 2023-01-24 International Business Machines Corporation Efficient tile mapping for row-by-row convolutional neural network mapping for analog artificial intelligence network inference
GB2610774A (en) * 2020-05-27 2023-03-15 Ibm Efficient tile mapping for row-by-row convolutional neural network mapping for analog artificial intelligence network inference
AU2021281628B2 (en) * 2020-05-27 2023-04-27 International Business Machines Corporation Efficient tile mapping for row-by-row convolutional neural network mapping for analog artificial intelligence network inference
WO2021240286A1 (en) * 2020-05-27 2021-12-02 International Business Machines Corporation Efficient tile mapping for row-by-row convolutional neural network mapping for analog artificial intelligence network inference
US11868893B2 (en) 2020-05-27 2024-01-09 International Business Machines Corporation Efficient tile mapping for row-by-row convolutional neural network mapping for analog artificial intelligence network inference
CN112821879B (zh) * 2020-12-30 2023-07-04 广东技术师范大学 基于忆阻器的生理电信号滤波去噪电路及其控制方法
CN112821879A (zh) * 2020-12-30 2021-05-18 广东技术师范大学 基于忆阻器的生理电信号滤波去噪电路及其控制方法

Also Published As

Publication number Publication date
CN107424647B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN107424647A (zh) 一种基于忆阻器的语音存储与分类系统
CN105224986B (zh) 基于忆阻器件的深度神经网络系统
Merrikh-Bayat et al. Memristor-based circuits for performing basic arithmetic operations
US11238337B2 (en) Methods and systems for implementing dynamic neural networks
CN107615307A (zh) 神经形态处理设备
Van der Spiegel et al. An analog neural computer with modular architecture for real-time dynamic computations
CN110991633A (zh) 一种基于忆阻网络的残差神经网络模型及其应用方法
TW202006609A (zh) 用於類神經網路的記憶體內運算裝置
CN112488308A (zh) 基于动态忆阻器的储备池计算系统
Acciarito et al. An a VLSI driving circuit for memristor-based STDP
CN206163528U (zh) 二氧化钒薄膜忆阻存储器
US9269045B2 (en) Auditory source separation in a spiking neural network
CN107247574A (zh) 一种音频输出控制方法及装置
Uwate et al. Modeling of Bursting Neurons and Its Characteristic using Nonlinear Time Series Analysis
CN103969484A (zh) 高刷新率波形合成器和高刷新率示波器
CN105097010B (zh) 一种铁电存储器
McEwan et al. An alternative analog VLSI implementation of the Meddis inner hair cell model
WO2024159624A1 (zh) 信号处理装置及其操作方法
McEwan et al. A silicon representation of the Meddis inner hair cell model
WO2024040714A1 (zh) 一种储备池计算网络优化方法及相关装置
Shi Neuro-inspired Computing Using Emerging Non-Volatile Memories
Kirilov et al. Application of New Metal-Oxide Memristor Models in Digital and Analog Electronic Circuits
Femi Unveiling the Fourth Fundamental Circuit Element and Its Real-World Applications
Verstraeten et al. Pattern classification with CNNs as reservoirs
US11487990B2 (en) Resistive crossbar arrays with reduced numbers of elements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200804