CN107403028B - 故障点驱动的vlsi阵列重构方法 - Google Patents

故障点驱动的vlsi阵列重构方法 Download PDF

Info

Publication number
CN107403028B
CN107403028B CN201710439764.4A CN201710439764A CN107403028B CN 107403028 B CN107403028 B CN 107403028B CN 201710439764 A CN201710439764 A CN 201710439764A CN 107403028 B CN107403028 B CN 107403028B
Authority
CN
China
Prior art keywords
array
leftmost
region
physical
fpe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710439764.4A
Other languages
English (en)
Other versions
CN107403028A (zh
Inventor
吴亚兰
武继刚
姜文超
王勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201710439764.4A priority Critical patent/CN107403028B/zh
Publication of CN107403028A publication Critical patent/CN107403028A/zh
Application granted granted Critical
Publication of CN107403028B publication Critical patent/CN107403028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/06Structured ASICs

Abstract

本发明公开了故障点驱动的VLSI阵列重构方法,所述方法包括:先找到整个阵列A的最左区域LA[C1,Cn],然后使用移位操作将最左区域里的每个故障处理器单元(Faulty Processing Element,FPE)移动至最左区域中最后一条物理列上,然后使用移位操作最左区域里的每个FPE移动至最左区域中最后一条物理列上,直至最后一个最左区域为止,即当前最左区域的右边界为Cn。本发明从极少数目的故障处理器及其所处的位置出发,仅仅通过对阵列中的这些少量故障处理器进行移位操作,使得阵列中的故障处理器尽可能地被移动至同一逻辑列,最大限度的保留使用原有的阵列布局,进而实现逻辑阵列的高效快速重构。

Description

故障点驱动的VLSI阵列重构方法
技术领域
本发明涉及一种VLSI阵列重构方法,特别涉及一种高效快速的VLSI 阵列重构方法。
背景技术
网格拓扑结构因其结构简单、易于扩展、结构规整且易于实现广泛地应用在超大规模集成电路(Very Large Scale Integrated,VLSI)系统和多核系统中。随着半导体技术的发展,成百上千的处理器单元(Processing Elements, PEs)能集成到一个单一芯片上。然而随着芯片集成密度的迅速增加,在制造和过程中PEs发生故障的可能性也随之增加。这些故障处理器单元 (Faulty Processing Elements,FPEs)将会影响整个系统的稳定性和可靠性。因此,对于有FPEs的阵列,需要快速、有效的容错技术,提高系统的稳定性和可靠性。
总结近年来的相关研究工作,几乎所有的重构算法均以访问所有可用的PEs为出发点,依据它们之间的电路开关功能实现逻辑阵列的构建。由于实际应用中出现故障的PEs个数极少,则可用的PEs的数目与原阵列大小近乎相同,通过访问所有可用的PEs重构阵列必然导致重构速度的低下。
发明内容
本发明的目的在于克服现有技术的缺点与不足,提供一种由阵列中的故障点驱动的高效快速的VLSI阵列重构技术。
本发明的目的通过下述技术方案实现:
为方便说明,对于一个m×n的物理阵列,我们用C1,C2,…,Cn表示物理阵列的列。对于任意i<j且i,j∈{1,2,…,n},用A[Ci,Cj]表示边界为Ci和Cj的区域(包含边界Ci和Cj),即区域中每个PE都位于物理列Ci和Cj之间。同理,用A[Ci,Cj)表示边界为Ci和Cj的区域(包含边界Ci,但不包含边界 Cj)。假设ex,y表示某个物理行的从左至右的第二个FPE,则我们用sex',y'表示A[Ci,Cj]中所有ex,y中最左边的FPE,即y值最小。
定义1(最左区域LA)对于物理阵列H中的任意两条物理列Ci,Cj为边界,构成的区域A[Ci,Cj](i<j,且i,j∈{1,2,…,n}):
1)当A[Ci,Cj]中的物理行Rk(k=1,2,…,m)至多只有1个故障PE时,则A[Ci,Cj)称为一个最左区域,即LA[Ci,Cj]=A[Ci,Cj]。
2)否则,找到区域A[Ci,Cj]中的sex',y',则A[Ci,Cy')为其最左区域,记为LA[Ci,Cj]=A[Ci,Cy')
假设区域A[Ci,Cj)中,序列<ek,i,ek,i+1,…,ek,j-1>表示在物理列Ci和Cj之间的某一行上的所有PEs。对阵列中某一行上的某个序列<ek,i,ek,i+1,…, ek,j-1>进行循环位移操作,我们将这种操作称之为移位操作,即ek,i←ek,i+1, ek,i+1←ek,i+2,…,ek,j-1←ek,i,移位后得到一个新的处理器单元序列<ek,i+1,…, ek,j-1,ek,i>。其中←表示一个移动操作,如ek,i←ek,i+1表示PE ek,i+1移动至PEek,i位置上。
该技术方案从极少数目的故障处理器及其所处的位置出发,仅仅通过对阵列中的这些少量故障处理器进行移位操作,使得阵列中的故障处理器尽可能地被移动至同一逻辑列,最大限度的保留使用原有的阵列布局,进而实现逻辑阵列的高效快速重构。
该技术方案的具体操作为:先找到整个阵列的最左区域(假设LA[C1, Cn]=A[C1,Ci),1<i<n),然后使用移位操作将最左区域里的每个FPE移动至最左区域中最后一条物理列Ci-1上。若前最左区域的右边界不是Cn,那么依次在最左区域的右边区域找到该区域中的最左区域,即求LA[Ci,Cn],然后使用移位操作最左区域里的每个FPE移动至最左区域中最后一条物理列上。直至最后一个最左区域为止,即当前最左区域的右边界为Cn.
近年来的几乎所有的重构算法均以访问所有可用的PEs为出发点,依据它们之间的电路开关功能实现逻辑阵列的构建。由于实际应用中出现故障的PEs个数极少,则可用的PEs的数目与原阵列大小近乎相同,通过访问所有可用的PEs重构阵列必然导致重构速度的低下。本技术方案的优点如下。
1、该技术采用与现有技术完全不同的反向思维的方式,从极少数目的故障点及其所处的位置出发构造快速重构算法,尽可能地使用已有的可用链接,与现有技术相比,能实现更快速的阵列重构。
2、该技术能实现实时处理。当阵列中某个处理器突然间出现故障,该技术能从该故障点出发,高效迅速地完成阵列重构。
3、实验结果表明,在小故障率阵列的情况下,该技术的阵列重构速度要明显比现有技术快,且其构造的逻辑阵列大小也接近于现有技术所构造的最大逻辑阵列。即该技术方案实现了逻辑阵列的高效快速重构。
附图说明
图1是本发明具体操作步骤示意图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
本发明是针对实际应用中故障率极小的普遍现象,提出一种出现故障时阵列的实时高效快速重构技术。具体操作如图1所示。如图1(a)所示,物理阵列的大小为4×8,其中FPEs数量为4。为方便表示,对阵列中的所有PEs进行编号,如e1,1在阵列中编号为1,后面将用PE 1表示该PE。阵列中的物理列从左至右依次表示为C1,C2,…,C8,算法具体步骤如下。
1.首先,由定义1可知,LA[C1,C8]=A[C1,C6),将LA[C1,C8]中的FPEs移动至区域中最后一条物理列C5上,即将在区域内的PE 10和PE 19利用移位操作移动至C5上。具体来说,则是对序列<e2,2,e2,3,e2,4,e2,5>和<e3,3,e3,4, e3,5>进行移位操作,最后得到序列<e2,3,e2,4,e2,5,e2,2>和<e3,4,e3,5,e3,3>。 LA[C1,C8]的右边界为物理列C6而不是C8,因此,算法在LA[C6,C8]中对FPE 进行移位操作。
2.同理,由定义1可知,LA[C6,C8]=A[C6,C8],将LA[C6,C8]中的FPEs移动至区域中最后一条物理列C8上,即对序列<e2,6,e2,7,e2,8>和<e3,7,e3,8>进行移位操作,得到序列<e2,7,e2,8,e2,6>和<e3,8,e3,7>。由于LA[C6,C8]的右边界就是C8,所以算法终止。最终的逻辑阵列如图1(b)所示,其中不含FPEs 的逻辑列组成最终的逻辑阵列L。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (2)

1.故障点驱动的VLSI阵列重构方法,其特征在于,所述方法包括:先找到整个阵列A的最左区域LA[C1,Cn],然后使用移位操作将最左区域里的每个FPE移动至最左区域中最后一条物理列Ci-1上,直至最后一个最左区域为止,即当前最左区域的右边界为Cn,其中:
LA[C1,Cn]=A[C1,Ci),1<i<n;
A为m×n的物理阵列,C1,C2,…,Cn表示所述物理阵列的列,PE表示物理阵列中的处理器单元,FPE表示阵列中的故障处理器单元;
对于任意i<j且i,j∈{1,2,…,n},A[Ci,Cj]表示边界为Ci和Cj的区域,即区域中每个PE都位于物理列Ci和Cj之间;A[Ci,Cj)表示边界为Ci和Cj但不包含边界Cj的区域。
2.根据权利要求1所述的方法,其特征在于:所述最左区域具体指:对于区域A[Ci,Cj]满足以下条件的区域:
当A[Ci,Cj]中的物理行Rk,其中k=1,2,…,m,至多只有1个故障PE时,则A[Ci,Cj)称为一个最左区域,即LA[Ci,Cj]=A[Ci,Cj);
否则,找到区域A[Ci,Cj]中的sex',y',则A[Ci,Cy')为其最左区域,记为LA[Ci,Cj]=A[Ci,Cy');
其中ex,y表示某个物理行的从左至右的第二个FPE,则我们用sex',y'表示A[Ci,Cj]中所有ex,y中最左边的FPE。
CN201710439764.4A 2017-06-12 2017-06-12 故障点驱动的vlsi阵列重构方法 Active CN107403028B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710439764.4A CN107403028B (zh) 2017-06-12 2017-06-12 故障点驱动的vlsi阵列重构方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710439764.4A CN107403028B (zh) 2017-06-12 2017-06-12 故障点驱动的vlsi阵列重构方法

Publications (2)

Publication Number Publication Date
CN107403028A CN107403028A (zh) 2017-11-28
CN107403028B true CN107403028B (zh) 2020-07-21

Family

ID=60404396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710439764.4A Active CN107403028B (zh) 2017-06-12 2017-06-12 故障点驱动的vlsi阵列重构方法

Country Status (1)

Country Link
CN (1) CN107403028B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506448B (zh) * 2020-04-16 2023-03-24 广西师范大学 一种二维处理器阵列的快速重构方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323335A (en) * 1991-07-05 1994-06-21 General Electric Co. Regular and fault-tolerant Kalman filter systolic arrays
CN103019656A (zh) * 2012-12-04 2013-04-03 中国科学院半导体研究所 可动态重构的多级并行单指令多数据阵列处理系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323335A (en) * 1991-07-05 1994-06-21 General Electric Co. Regular and fault-tolerant Kalman filter systolic arrays
CN103019656A (zh) * 2012-12-04 2013-04-03 中国科学院半导体研究所 可动态重构的多级并行单指令多数据阵列处理系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An Efficient Topology Reconfiguration Algorithm for NoC based Multiprocessor Arrays;Chao Wang .ect;《2013 IEEE International Conference on High Performance Computing and Communications & 2013 IEEE International Conference》;20140620;873-880 *
容错处理器阵列的高效重构技术;王静;《万方学位论文库》;20110824;1-62 *

Also Published As

Publication number Publication date
CN107403028A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
US10110345B2 (en) Path sort techniques in a polar code successive cancellation list decoder
CN105809712B (zh) 一种高效大位移光流估计方法
WO2019170049A1 (zh) 一种卷积神经网络加速装置和方法
US20150350057A1 (en) Switchless network topology system for parallel computation and method thereof
US20100150147A1 (en) System and method for implementing a multistage network using a two-dimensional array of tiles
WO2020133317A1 (zh) 计算资源分配技术及神经网络系统
CN107403028B (zh) 故障点驱动的vlsi阵列重构方法
Qian et al. Optimal reconfiguration of high-performance VLSI subarrays with network flow
US20230117626A1 (en) Convolution apparatus, convolution method, matrix unknit-knit device and matrix unknit-knit method
CN106446366B (zh) 一种大规模数字集成电路时钟网格分布方法
CN101267398B (zh) 二维torus网中的无死锁自适应路由方法
NL2015114B1 (en) Scalable computation architecture in a memristor-based array.
CN111104772A (zh) 故障点驱动的vlsi阵列重构方法
CN106201979B (zh) 面向通讯同步的多处理器阵列重构的方法
Jigang et al. Preprocessing and partial rerouting techniques for accelerating reconfiguration of degradable VLSI arrays
Kurokawa et al. Xy based fault-tolerant routing with the passage of faulty nodes
JP2020135871A (ja) 物体認識方法、装置及びシングルステップの物体認識ニューラルネットワーク
Qian et al. Efficient reconfiguration algorithm with flexible rerouting schemes for constructing 3-D VLSI subarrays
Su et al. An integrated framework toward defect-tolerant logic implementation onto nanocrossbars
Wu et al. Fault-driven reconfiguration algorithm for processor arrays
EP3073378B1 (en) Processing apparatus and control method thereof
JP7428075B2 (ja) 物体検出装置、物体検出方法及び端末機器
Wu et al. Shortest partial path first algorithm for reconfigurable processor array with faults
CN103164551A (zh) 一种对可重构vlsi阵列构造低温子阵列的方法
CN109241492B (zh) 快速求取电力系统节点阻抗矩阵的高斯-约当消元新方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant