CN107371092A - 一种麦克风阵列信号处理系统及方法 - Google Patents

Abstract

本发明公开了一种麦克风阵列信号处理系统及方法，该系统包括：FPGA、CPU、主I2S、子I2S和麦克风阵列，其中：所述FPGA通过所述子I2S与所述麦克风阵列连接，所述CPU通过所述主I2S与所述FPGA连接，且所述主I2S采样频率是所述子I2S采样频率的整数倍。本发明通过FPGA实现了对多路麦克风阵列数据的并行处理，提高了系统对麦克风数据的汇聚能力；通过FPGA对音频数据进行编码，使CPU直接对编码数据进行处理，提高了CPU的处理速度；主I2S采样频率是子I2S采样频率的整数倍，使FPGA汇聚的多路音频数据能够有效传输到CPU，提高CPU的音频数据接收速度。通过使用FPGA克服了现有技术中采用多核处理器XMOS或I2S平台做多路麦克风阵列数据汇聚的方案，降低系统成本和功耗。

Description

一种麦克风阵列信号处理系统及方法

技术领域

本发明涉及电气信号处理领域，尤其涉及一种麦克风阵列信号处理系统及方法。

背景技术

近年来，随着阵列信号处理技术的日趋成熟，麦克风阵列正逐步应用于视频会议、大型舞台、车载系统、安防控制以及智能家居等语音信号处理系统中，应用的领域越来越广泛。

在麦克风阵列的应用过程中，存在多路音频信号输入的问题，需要对输入的多路音频信号进行处理。在对多路音频信号的处理过程中存在系统复杂，电路成本高，应用不灵活等问题。

现有技术中，常采用XMOS做多路脉冲密度调制(Pulse Density Modulation，PDM)麦克风数据汇聚，但XMOS是多核微控制单元(Microcontroller Unit，MCU)系统，做多路PDM接口麦克风数据汇聚时，要做抽取滤波器来还原麦克风数据，这种方案成本高、功耗高、系统复杂，用多核MCU来完成这项工作属于大材小用。也有采用带有多路集成电路内置音频总线(Inter—IC Sound，I2S)输入的处理器平台来完成多路麦克风数据的采集，但目前带有多路I2S输入的处理器平台不多，比如：瑞芯微电子Rockchip的RK3229和晶晨半导体amlogic的S905D等，这种方案的问题是方案只应用于对应的固定平台，一旦换成其他平台，则整个方案无法使用。

发明内容

有鉴于此，本发明的目的是提出一种麦克风阵列信号处理系统及方法，以提高麦克风数据汇聚能力，降低成本、降低功耗和简化编码。

为实现上述目的，本发明采用如下技术方案：

第一方面，本发明实施例提供了一种麦克风阵列信号处理系统，包括：FPGA、CPU、主I2S、子I2S和麦克风阵列，其中：

所述麦克风阵列用于获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，发送给所述FPGA；

所述FPGA通过所述子I2S与所述麦克风阵列连接，用于接收所述麦克风阵列发送的至少一路的第一数字音频数据，并将所述第一数字音频数据发送给所述CPU；

所述CPU通过所述主I2S与所述FPGA连接，用于接收所述FPGA发送的第一数字音频数据，并对所述第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据；其中，所述主I2S采样频率是所述子I2S采样频率的整数倍。

进一步地，该系统还包括：ADC和扬声器，

所述ADC与所述CPU连接，其中，所述CPU还用于：

将所述第二数字音频数据转化为第二模拟音频数据，将所述第二模拟音频数据发送给所述ADC和所述扬声器；

所述ADC用于获取所述CPU发送的第二模拟音频数据，并将所述第二模拟音频数据转换为第三数字音频数据；

所述ADC与所述FPGA连接，用于将所述第三数字音频数据发送给所述FPGA，FPGA将所述第三数字音频数据与所述第一数字音频数据进行汇聚并发送给所述CPU；

所述扬声器与所述CPU连接，用于接收所述CPU发送的所述第二模拟音频数据，根据所述第二模拟音频数据进行声音播放。

进一步地，该系统还包括：编译码器、ADC和扬声器；

编译码器，与所述CPU连接，接收所述CPU发送的所述第二数字音频数据，解码所述第二数字音频数据，得到第三模拟音频数据，并将所述第三模拟音频数据发送给所述ADC和扬声器；

所述ADC与所述编译码器和所述FPGA连接，用于获取所述编译码器发送的第三模拟音频数据，并将所述第三模拟音频数据转换为第四数字音频数据，并将所述第四数字音频数据发送给所述FPGA，FPGA用于将所述第四数字音频数据与所述第一数字音频数据进行汇聚并发送给所述CPU；

所述扬声器与所述编译码器连接，用于接收所述编译码器发送的所述第三模拟音频数据，根据所述第三模拟音频数据进行声音播放。

可选地，所述麦克风阵列由MEMS数字麦克风组成。

优选地，所述麦克风阵列包括：Invensense的ICS-43432或MEMSensing的MSM261S4737Z0A中的任意一种。

进一步地，所述FPGA采用乒乓操作，当所述CPU读取乒路存储器数据时，所述FPGA把采集的所述第一数字音频数据写入乓路存储器；当所述CPU读取乓路存储器数据时，FPGA把采集的所述第一数字音频数据写入乒路存储器。

进一步地，所述ADC还用于对所述第二模拟音频数据进行分压和滤波。

第二方面，本发明实施例提供了一种麦克风阵列信号处理方法，由第一方面所述的系统实现，包括：

麦克风阵列获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，并将所述第一数字音频数据发送给FPGA；

所述FPGA接收所述麦克风阵列发送的第一数字音频数据，并将所述第一数字音频数据发送给CPU；

所述CPU对所述第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据。

本发明的有益效果是：本发明提供的一种麦克风阵列信号处理系统及方法，该系统通过FPGA接收音频数据，对音频数据进行汇聚后发送给CPU，能够提高CPU的处理效率；主I2S采样频率是所述子I2S采样频率的整数倍，使FPGA汇聚的多路音频数据能够有效传输到CPU，提高CPU的音频数据接收速度。相比于现有技术中，通过多核处理器XMOS做多路麦克风数据汇聚，需要做抽取滤波器的技术手段，本发明提供的技术方案只需通过FPGA即可实现多路数据汇聚，降低了系统的成本、功耗和复杂性；相比于现有技术中，通过I2S平台做数据汇聚，对不同的I2S平台设计不同的实现方案的技术手段，本发明提供的技术方案只需通过一个FPGA芯片即可实现多路数据汇聚，方案简单且应用广泛，从而降低成本、功耗、系统复杂性和对平台的汇聚的依赖。本发明提供的技术方案能够对FPGA的简单逻辑编程实现多路音频数据的汇聚；通过FPGA实现了对多路麦克风阵列数据的并行处理，利用I2S总线实现对音频数据的快速传输；主I2S采样频率是子I2S采样频率的整数倍的设计，能够将FPGA汇聚的多路音频数据，实时传输到CPU进行音频数据处理。

附图说明

下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：

图1是本发明实施例一提供的一种麦克风阵列信号处理系统的结构框图；

图2是本发明实施例二提供的一种麦克风阵列信号处理系统的结构框图；

图3是本发明实施例三提供的一种麦克风阵列信号处理系统的结构框图；

图4是本发明实施例四提供的一种麦克风阵列信号处理方法的流程示意图。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。在不冲突的情况下，以下实施例和实施例中的特征可以相互组合。

实施例一

图1是本发明实施例一提供的一种麦克风阵列信号处理系统的结构框图。如图1所示，该系统包括：FPGA120、CPU130、主I2S、子I2S和麦克风阵列110，其中：

麦克风阵列110用于获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，发送给FPGA 120；FPGA 120通过子I2S与麦克风阵列110连接，用于接收麦克风阵列110发送的至少一路的第一数字音频数据，并将第一数字音频数据发送给CPU 130；CPU 130通过主I2S与FPGA连接，用于接收FPGA 120发送的第一数字音频数据，并对第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据；其中，主I2S采样频率是子I2S采样频率的整数倍。

在主I2S传输数据时，需要保证CPU 130和FPGA 120的时钟频率相同，采用的方法可以是CPU 130输出时钟信号给FPGA 120，保证CPU 130和FPGA 120的时钟频率相同，也可以是CPU 130和FPGA 120采用同一时钟提供时钟信号进行音频数据传输；同理，在子I2S传输数据时，需要保证FPGA 120和麦克风阵列110的时钟频率相同，采用的方法可以是FPGA120输出时钟信号给麦克风阵列110，保证FPGA 120和麦克风阵列110的时钟频率相同，也可以是FPGA 120和麦克风阵列110采用同一时钟提供时钟信号进行音频数据传输。

例如：麦克风阵列110数据有6路，降噪信号有2路，信号分为左右声道，所以子I2S接口共采样8路数据，即子I2S接口需要由主I2S接口4分频得到，子I2S接口的采用频率决定了主I2S接口的采样频率。示例性地，若子I2S接口采用16KHz的采样频率，则主I2S接口的采样频率为64KHz，才能够保证FPGA 120采集的数据能够实时地传输到CPU 130。但如果主I2S接口采样率更高也可以，只是主I2S接口会传输一些无意义的空数据。

FPGA 120能够实现同时对多路音频数据进行接收和汇聚，将汇聚的音频数据存入存储器中，通过主I2S输出给CPU 130，CPU 130将数据进行滤波和降噪，获得数字音频信号。

FPGA 120能够对接收的多路麦克风阵列数据进行实时处理，并将数据编码后发送给CPU 130，使CPU 130能够及时对数据进行处理，实现了对多路麦克风阵列数据的并行处理，提高了系统对麦克风阵列数据的汇聚能力；CPU 130能够对FPGA 120传输的数据直接进行处理，简化了CPU 130的处理过程；主I2S采样频率是子I2S采样频率的整数倍，使FPGA120汇聚的多路音频数据能够有效传输到CPU 130，提高CPU 130的音频数据接收速度。同时，使用FPGA 120克服了现有技术中采用多核处理器XMOS或I2S平台做多路麦克风阵列数据汇聚的方案，降低系统成本和功耗。

本发明实施例提供的一种麦克风阵列信号处理系统，实现了将FPGA汇聚的多路音频数据，实时传输到CPU进行音频数据处理，该系统克服了多核处理器XMOS做多路麦克风数据汇聚时，需要做抽取滤波器的问题，简化了系统，也克服了I2S平台做数据汇聚时，需要对不同的I2S平台设计不同的实现方案的问题，简化了系统及系统方案设计，本发明提供的技术方案只需通过一个FPGA芯片即可实现多路数据汇聚，方案简单且应用广泛，在实现麦克风阵列信号处理的目的同时，降低了系统的成本、功耗和复杂性。

实施例二

图2是本发明实施例二提供的一种麦克风阵列信号处理系统的结构框图。在上述实施例的基础上，增加了ADC和扬声器，引入了降噪信号，提高了CPU数据的处理速度。该系统包括：FPGA 220、CPU 230、主I2S、子I2S、麦克风阵列210、ADC 240和扬声器250，其中：

CPU 230还用于：将第二数字音频数据转化为第二模拟音频数据，将第二模拟音频数据发送给ADC 240和扬声器250；

ADC 240，与CPU 230和FPGA 220连接，用于获取CPU 230发送的第二模拟音频数据，并将第二模拟音频数据转换为第三数字音频数据，并将第三数字音频数据发送给FPGA220，FPGA 220将第三数字音频数据与第一数字音频数据进行汇聚并发送给CPU 230；

扬声器与CPU 230连接，用于接收CPU 230发送的第二模拟音频数据，根据第二模拟音频数据进行声音播放。

主I2S接口传输数据时，由CPU 230端做主设备，FPGA 220作为从设备，CPU 230输出的BCLK将作为FPGA 220的主时钟。子I2S接口传输数据时，则由FPGA 220做主设备，麦克风阵列210做从设备，FPGA 220输出的BCLK将作为麦克风阵列210的主时钟。

进一步地，ADC 240还用于对第二模拟音频数据进行分压和滤波。

在麦克风阵列210不断接收环境中的语音信号时，扬声器也在不断进行声音播放，扬声器播放的声音对麦克风阵列210来说属于噪声，扬声器播放的声音会干扰到麦克风阵列210正在接收的语音信号，为了消除扬声器噪声的影响，CPU 230必须对接收的音频数据进行降噪处理。

示例性地，为了更好的说明本发明实施例的内容，以演讲比赛现场麦克风阵列的信号处理为例进行说明，演讲比赛开始后，现场很安静，主持人开始报幕，在主持人发声的初始时刻，麦克风阵列210接收到主持人说话的声音信号，麦克风阵列210将声音信号通过子I2S发送给FPGA 220，FPGA 220将声音信号通过主I2S发送给CPU 230，CPU 230将数字信号转化为模拟信号，通过扬声器250播放主持人的声音，此时，麦克风阵列210同时接收扬声器250中主持人的声音和主持人现在正在说话的声音，因此，扬声器250中主持人的声音对现在主持人正在说话的声音造成了干扰，成了干扰信号，为了更好的去除干扰信号，在CPU230将模拟信号发送给扬声器250的同时，也将该模拟信息发送给了ADC 240，ADC 240将模拟信号转化为数字信号，与麦克风阵列210转化后的数字声音信号，同时发送给FPGA 220，FPGA 220将多路数据进行接收和汇聚，发送给CPU 230，CPU 230将信号做差，获得主持人正在说话的声音对应的数字信号，将该数字信号转化成模拟信号，使扬声器250进行播放。

CPU 230将处理后的模拟信号同步发送到ADC 240和扬声器250，以确保ADC 240和扬声器250可以同时收到模拟信号，FPGA将此时ADC 240的数据标记为扬声器250的降噪信号，并确保CPU 230发给ADC 240的数据与FPGA 220收到的麦克风阵列210的信号同步。如果ADC 240和麦克风阵列210传输给FPGA 220的信号不同步，需要FPGA 220进行调节，将ADC240和麦克风阵列210的信号同步后，发送给CPU 230进行处理，通过FPGA 220的调节过程，能够使CPU 230对麦克风阵列210传输的信号进行精准去燥，提高信号处理的速度和精度。

本发明实施例提供了一种麦克风阵列信号处理系统，在处理麦克风阵列的接收的音频数据的过程中，获取环境中扬声器产生的噪声数据，通过ADC传输给FPGA，FPGA对麦克风阵列和ADC传输的数字信号进行汇聚，将同一时钟脉冲获取的ADC和麦克风的音频数据编码到一个音频数据中，再发送给CPU进行处理，提高了CPU降噪的速度和准确度，在系统设计方面，克服了现有技术中采用多核处理器XMOS或I2S平台做多路麦克风阵列数据汇聚的方案，降低了系统的成本、功耗和复杂性。

实施例三

图3是本发明实施例三提供的一种麦克风阵列信号处理系统的结构框图。在上述实施例的基础上，对系统模拟信号的输出进行了具体优化。该系统包括：FPGA320、CPU330、主I2S、子I2S、麦克风阵列310、编译码器340、ADC350和扬声器360，其中：

编译码器340，与CPU 330连接，接收CPU 330发送的第二数字音频数据，解码第二数字音频数据，得到第三模拟音频数据，并将第三模拟音频数据发送给ADC 350和扬声器360；

ADC 350与编译码器340和FPGA 320连接，用于获取编译码器340发送的第三模拟音频数据，并将第三模拟音频数据转换为第四数字音频数据，并将第四数字音频数据发送给FPGA 320，FPGA 320用于将第四数字音频数据与第一数字音频数据进行汇聚并发送给CPU 330；

扬声器360与编译码器340连接，用于接收编译码器340发送的第三模拟音频数据，根据第三模拟音频数据进行声音播放。

本发明实施例中，利用编译码器340进行数模音频数据的转换，适用于CPU 330不能够进行数模音频数据转换的情况，或CPU 330数据处理量过大，或需要进行模数转换的数据量较大，不能够保证数据处理速度的情况下，利用编译码器340进行数模转换，分担CPU330的处理压力。

通过利用编译码器340进行数模转换能够承担或分担CPU 330数据处理中的数模转换功能，能够实时对CPU 330传输的数据进行数模转换，提高CPU 330数据处理的速度。

可选地，麦克风阵列310由MEMS数字麦克风组成。

优选地，麦克风阵列310包括：Invensense的ICS-43432或MEMSensing的MSM261S4737Z0A中的任意一种。

进一步地，FPGA 320采用乒乓操作，当CPU 330读取乒路存储器数据时，FPGA 320把采集的第一数字音频数据写入乓路存储器；当CPU 330读取乓路存储器数据时，FPGA 320把采集的第一数字音频数据写入乒路存储器。

FPGA 320采用乒乓操作，数据存储和读取的过程可以同时进行，CPU 330不需要等待FPGA 320存储后进行读取，提高了数据的传输速度。

本发明实施例提供了一种麦克风阵列信号处理系统，编译码器将CPU传输的数字信号实时转化成模拟信号，同时发送给ADC和扬声器，ADC将接收的模拟信号转化数字信号，并将该数字信号作为降噪信号传输给FPGA，FPGA对麦克风阵列和ADC传输的数字信号进行汇聚后，打包发送给CPU进行处理，通过将降噪信号与麦克风阵列采集的信号通过FPGA同步传输给CPU，CPU将两个信号做差，即可得到去噪之后的有效信号，简化了降噪过程，从而提高了CPU降噪的速度和准确度，在系统设计方面，克服了现有技术中采用多核处理器XMOS或I2S平台做多路麦克风阵列数据汇聚的方案，降低了系统的成本、功耗和复杂性。

实施例四

图4是本发明实施例四提供的一种麦克风阵列信号处理方法的流程示意图。该方法适用于麦克风阵列信号处理的情况，该方法可以由上述实施例中的麦克风阵列信号处理系统来执行。麦克风阵列信号处理系统可以由软件和/或硬件的方式来实现。如图4所示，该方法包括：

步骤410、麦克风阵列获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，并将第一数字音频数据发送给FPGA。

步骤420、FPGA接收麦克风阵列发送的第一数字音频数据，并将第一数字音频数据发送给CPU。

步骤430、CPU对第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据。

进一步地，该方法还包括：

CPU将第二数字音频数据转化为第二模拟音频数据，将第二模拟音频数据发送给ADC和扬声器；

ADC获取CPU发送的第二模拟音频数据，并将第二模拟音频数据转换为第三数字音频数据，并将第三数字音频数据发送给FPGA；

扬声器根据接收的第二模拟音频数据，进行声音播放；

相应地，FPGA将第一数字音频数据发送给CPU包括：

FPGA将第三数字音频数据和第一数字音频数据进行汇聚，并发送给CPU。

进一步地，该方法还包括：

CPU将第二数字音频数据发送给编译码器；

编译码器接收CPU发送的第二数字音频数据，解码第二数字音频数据，得到第三模拟音频数据，并将第三模拟音频数据同时发送给ADC和扬声器；

ADC接收编译码器发送的第三模拟音频数据，并将第三模拟音频数据转换为第四数字音频数据，发送给FPGA；

扬声器根据接收的第二模拟音频数据，进行声音播放；

相应地，FPGA将第一数字音频数据发送给CPU包括：

FPGA将第四数字音频数据和第一数字音频数据进行汇聚，并发送给CPU。

本发明实施例提供的一种麦克风阵列信号处理方法，FPGA将多路音频数据进行汇聚，实时传输到CPU进行音频数据处理，该方法克服了多核处理器XMOS做多路麦克风数据汇聚时，需要做抽取滤波器的问题，本发明提供的技术方案中FPGA内部只需要做简单的分频处理即可，也克服了I2S平台做数据汇聚时，需要对不同的I2S平台设计不同的实现方案的问题，简化了设计方法，本发明提供的技术方案通过FPGA实现了对多路麦克风阵列数据的并行处理，提高了系统对麦克风数据的汇聚能力；采用FPGA对麦克风阵列数据进行编码，使CPU能够对编码后的数据直接进行处理，提高了CPU的处理速度；主I2S采样频率是子I2S采样频率的整数倍，使FPGA汇聚的多路音频数据能够有效传输到CPU，提高CPU的音频数据接收速度。因此，通过FPGA芯片做简单的分频处理即可实现多路数据汇聚，方案简单且应用广泛，在实现麦克风阵列信号处理的目的同时，降低了系统的成本、功耗和复杂性。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种麦克风阵列信号处理系统，其特征在于，包括：FPGA、CPU、主I2S、子I2S和麦克风阵列，其中：

所述麦克风阵列用于获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，发送给所述FPGA；

所述FPGA通过所述子I2S与所述麦克风阵列连接，用于接收所述麦克风阵列发送的至少一路的第一数字音频数据，并将所述第一数字音频数据发送给所述CPU；

所述CPU通过所述主I2S与所述FPGA连接，用于接收所述FPGA发送的第一数字音频数据，并对所述第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据；其中，所述主I2S采样频率是所述子I2S采样频率的整数倍。

2.根据权利要求1所述的系统，其特征在于，还包括：ADC和扬声器，

所述ADC与所述CPU连接，其中，所述CPU还用于：

将所述第二数字音频数据转化为第二模拟音频数据，将所述第二模拟音频数据发送给所述ADC和所述扬声器；

所述ADC用于获取所述CPU发送的第二模拟音频数据，并将所述第二模拟音频数据转换为第三数字音频数据；

所述ADC与所述FPGA连接，用于将所述第三数字音频数据发送给所述FPGA，FPGA将所述第三数字音频数据与所述第一数字音频数据进行汇聚并发送给所述CPU；

所述扬声器与所述CPU连接，用于接收所述CPU发送的所述第二模拟音频数据，根据所述第二模拟音频数据进行声音播放。

3.根据权利要求1所述的系统，其特征在于，还包括：编译码器、ADC和扬声器；

编译码器，与所述CPU连接，接收所述CPU发送的所述第二数字音频数据，解码所述第二数字音频数据，得到第三模拟音频数据，并将所述第三模拟音频数据发送给所述ADC和扬声器；

所述ADC与所述编译码器和所述FPGA连接，用于获取所述编译码器发送的第三模拟音频数据，并将所述第三模拟音频数据转换为第四数字音频数据，并将所述第四数字音频数据发送给所述FPGA，FPGA用于将所述第四数字音频数据与所述第一数字音频数据进行汇聚并发送给所述CPU；

所述扬声器与所述编译码器连接，用于接收所述编译码器发送的所述第三模拟音频数据，根据所述第三模拟音频数据进行声音播放。

4.根据权利要求1所述的系统，其特征在于，所述麦克风阵列由MEMS数字麦克风组成。

5.根据权利要求4所述的系统，其特征在于，所述麦克风阵列包括：Invensense的ICS-43432或MEMSensing的MSM261S4737Z0A中的任意一种。

6.根据权利要求1所述的系统，其特征在于，所述FPGA采用乒乓操作，当所述CPU读取乒路存储器数据时，所述FPGA把采集的所述第一数字音频数据写入乓路存储器；当所述CPU读取乓路存储器数据时，FPGA把采集的所述第一数字音频数据写入乒路存储器。

7.根据权利要求2所述的系统，其特征在于，所述ADC还用于对所述第二模拟音频数据进行分压和滤波。

8.一种麦克风阵列信号处理方法，其特征在于，由权利要求1-7任意一项所述的系统实现，包括：

麦克风阵列获取环境中的第一模拟音频数据，并将第一模拟音频数据转换为第一数字音频数据，并将所述第一数字音频数据发送给FPGA；

所述FPGA接收所述麦克风阵列发送的第一数字音频数据，并将所述第一数字音频数据发送给CPU；

所述CPU对所述第一数字音频数据进行滤波和去噪处理，获取第二数字音频数据。

9.根据权利要求8所述的方法，其特征在于，还包括：

所述CPU将所述第二数字音频数据转化为第二模拟音频数据，将所述第二模拟音频数据发送给ADC和扬声器；

所述ADC获取所述CPU发送的第二模拟音频数据，并将所述第二模拟音频数据转换为第三数字音频数据，并将所述第三数字音频数据发送给所述FPGA；

所述扬声器根据接收的所述第二模拟音频数据，进行声音播放；

相应地，所述FPGA将所述第一数字音频数据发送给CPU包括：

所述FPGA将所述第三数字音频数据和所述第一数字音频数据进行汇聚，并发送给所述CPU。

10.根据权利要求8所述的方法，其特征在于，还包括：

所述CPU将所述第二数字音频数据发送给所述编译码器；

所述编译码器接收CPU发送的所述第二数字音频数据，解码所述第二数字音频数据，得到第三模拟音频数据，并将所述第三模拟音频数据同时发送给ADC和扬声器；

所述ADC接收所述编译码器发送的所述第三模拟音频数据，并将所述第三模拟音频数据转换为第四数字音频数据，发送给所述FPGA；

所述扬声器根据接收的所述第二模拟音频数据，进行声音播放；

相应地，所述FPGA将所述第一数字音频数据发送给CPU包括：

所述FPGA将所述第四数字音频数据和所述第一数字音频数据进行汇聚，并发送给所述CPU。