CN107358124B - 一种处理器 - Google Patents
一种处理器 Download PDFInfo
- Publication number
- CN107358124B CN107358124B CN201710448556.0A CN201710448556A CN107358124B CN 107358124 B CN107358124 B CN 107358124B CN 201710448556 A CN201710448556 A CN 201710448556A CN 107358124 B CN107358124 B CN 107358124B
- Authority
- CN
- China
- Prior art keywords
- control module
- safety
- data
- processor
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种处理器。该处理器包括：安全控制模块、计算控制模块和数据控制模块。其中，计算控制模块用于进行系统控制和程序运行。数据控制模块用于控制与计算控制模块的数据总线接口连接的数据总线。安全控制模块用于对计算控制模块和数据控制模块进行安全监控。并且，安全控制模块、计算控制模块和数据控制模块分别有独立的指令译码器。这种处理器在体系结构上分为三个控制部分，其中安全控制模块负责整个处理器的安全防护，三个控制部分分别具有独立的指令译码器，即安全控制模块也具有独立的指令译码器、独立的指令体系，其进行安全控制时不受计算控制模块和数据控制模块的干扰、独立运行，因此使得整个处理器更加安全稳固。
Description
技术领域
本发明涉及处理器技术领域，特别涉及一种具有更高安全性的处理器。
背景技术
由于信息技术的快速发展，信息安全的重要性与日俱增。要保证信息的安全，必须确保处理器的安全性。安全处理器是信息安全领域的关键技术。
目前的“安全处理器”，主要通过运行加密算法软件来实现处理器的安全处理。但是这种加密算法被破解的几率较大，且加密算法的实现大大降低了处理器的整体性能，随着实际当中对数据处理速率的要求越来越高，简单的用加密算法软件来保证处理的安全已很难满足某些应用所需要的更高的保密性。
发明内容
有鉴于此，本发明提供了一种处理器，以全部或部分地解决上述问题。
本发明提供了一种处理器，包括：安全控制模块、计算控制模块和数据控制模块；
计算控制模块用于进行系统控制和程序运行；
数据控制模块用于控制与计算控制模块的数据总线接口连接的数据总线；
安全控制模块用于对计算控制模块和数据控制模块进行安全监控；
并且，安全控制模块、计算控制模块和数据控制模块分别有独立的指令译码器。
可选地，
所述计算控制模块和数据控制模块是具有不同指令体系或相同指令体系的两个中央处理单元；
所述的安全控制模块是指令体系与所述计算控制模块和所述数据控制模块的指令体系均不同的中央处理单元。
可选地，
所述计算控制模块和所述数据控制模块分别具有逻辑状态数据接口，所述逻辑状态数据接口连接到安全控制模块。
所述安全控制模块可以从所述逻辑状态数据接口获取逻辑状态数据，并判断逻辑状态数据是否正确，如果不正确则进行安全控制处理。
可选地，
所述计算控制模块和所述数据控制模块具有物理参数接口，所述物理参数接口连接到安全控制模块；
所述安全控制模块可以从所述物理参数接口获取物理参数值，并判断该物理参数值是否在安全范围内，如果不在安全范围则进行相应的安全控制处理。
可选地，
所述安全控制模块具有第一独立电源；
所述计算控制模块和数据控制模块具有第二独立电源；并且
第一独立电源直接连到安全处理器的外接电源，而第二独立电源的启动和工作受安全处理模块的控制。
可选地，
所述安全控制模块包括：非易失性存储单元和校验单元；
非易失性存储单元，用于保存监控程序；
校验单元，用于校验所述非易失性存储单元中的监控程序；
在所述安全控制模块上电时，所述校验单元用于对所述监控程序进行完整性校验。
可选地，
所述安全控制模块还包括：运算单元，用于按照监控程序的要求进行运算处理；返回栈单元，用于处理监控程序的调用返回；参数栈单元，用于在监控程序的运行过程中传递参数；
所述安全控制模块的指令译码器用于对内存中的监控程序进行译码，向所述运算单元、返回栈单元、参数栈单元发送译码后的指令或数据，以运行所述监控程序进而实现对计算控制模块和数据控制模块的监控。
可选地，
所述安全控制模块还包括：计时器和基准信息存储单元；
所述计时器用于周期性地产生时钟中断信号；
基于所述的时钟中断信号，所述安全控制模块的监控程序可以从各类接口获取关于计算控制模块和数据控制模块的信息，并与存储在基准信息存储单元中的基准信息进行比较处理以进行安全分析。
可选地，
所述安全控制模块具有独立的外部接口；
所述安全控制模块通过所述独立的外部接口与外部进行通信。
可选地，
该处理器包括至少两个所述的安全控制模块；
所述至少两个所述的安全控制模块以主备方式工作。
本发明实施例的有益效果是：本发明公开了一种处理器，包括：安全控制模块、计算控制模块和数据控制模块。其中，计算控制模块用于进行系统控制和程序运行。数据控制模块用于控制与计算控制模块的数据总线接口连接的数据总线。安全控制模块用于对计算控制模块和数据控制模块进行安全监控。并且，安全控制模块、计算控制模块和数据控制模块分别有独立的指令译码器。这种处理器在体系结构上分为三个控制部分，即安全控制模块、计算控制模块和数据控制模块，其中计算控制模块和数据控制模块完成处理器的业务工作，而安全控制模块负责整个处理器的安全。并且三个控制部分分别具有独立的指令译码器，就安全性而言，由于安全控制模块也具有独立的指令译码器，即具有独立的指令体系，因此其进行安全控制时不受计算控制模块和数据控制模块的干扰，独立运行，因此整个处理器更加安全稳固。
附图说明
图1是本发明实施例中的一种处理器的结构图；
图2是本发明实施例中的安全控制模块110的结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例中的一种处理器的结构图。如图1所示，本发明实施例中的处理器100包括：安全控制模块110、计算控制模块120和数据控制模块130。
其中，计算控制模块120用于进行系统控制和程序运行。即计算控制模块110相当于传统的普通处理器，完成处理器系统的整体控制和业务的处理。
数据控制模块130用于控制与计算控制模块120的数据总线接口连接的数据总线。
安全控制模块110用于对计算控制模块120和数据控制模块130进行安全监控。
并且，安全控制模块110、计算控制模块120和数据控制模块130分别有独立的指令译码器，分别为第一译码器111、第二译码器121和第三译码器131。
图1所示的这种处理器在体系结构上分为三个控制部分，即安全控制模块、计算控制模块和数据控制模块，其中计算控制模块和数据控制模块完成处理器的业务工作，而安全控制模块负责整个处理器的安全防护。在本发明的一个实施例中，三个控制模块的基本结构都可以是常规处理器的结构，这样三个控制部分将分别具有独立的指令译码器。在本发明的实施例中，安全控制模块的指令体系与其他两个控制模块的指令体系是独立且不兼容的。就安全性而言，由于安全控制模块具有独立的指令译码器，即具有独立的不与其他两个控制模块的指令体系兼容的指令体系，因此其进行安全控制时不受计算控制模块和数据控制模块的干扰，独立运行，使整个处理器更加安全稳固。
在本发明的一个实施例中，图1所示处理器的安全控制模块110具有独立的外部接口，安全控制模块110通过所述独立的外部接口与外部进行通信。例如，通过该独立的外部接口更新安全控制模块110中的固件或软件。安全控制模块110的该独立的外部接口可以设置为一种非通用的专有接口，只有用与之匹配的专用数据线才能进行数据传输，从而避免轻易地对安全控制模块110中的内容进行修改，加强了处理器的安全性。
在本发明的一个实施例中，图1所示处理器中的计算控制模块120和数据控制模块130可以是具有不同指令体系的两个中央处理器CPU。即第二译码器121和第三译码器131是用于对不同指令体系进行译码的不同译码器。
在本发明的另一个实施例中，图1所示处理器中的计算控制模块120和数据控制模块130也可以是具有相同指令体系的两个CPU。即第二译码器121和第三译码器131是用于对相同指令体系进行译码的相同的译码器。
在本发明的实施例中，图1所示处理器中无论计算控制模块120和数据控制模块130指令体系是否相同，安全控制模块110都是指令体系与计算控制模块120和数据控制模块130的指令体系均不同的CPU。即第一译码器111与第二译码器121和第三译码器131均不相同。这保证了安全控制模块110的完全独立性，从而使得处理器的安全防护不受处理器内部状态的干扰。在本发明的实施例中，第一译码器111、第二译码器121和第三译码器131分别对应何种指令系统，可以根据实际情况进行选择，可以选择现有的一些指令体系，如CISC(复杂指令集，Complex Instruction Set Computer)、RISC(精简指令集，ReducedInstruction Set Computing)、MISC(宏指令集，Macro Instruction System Computer)等，也可以根据需求开发新的指令体系，此处不作限制。
在图1所示的处理器中，安全控制模块110具有独立的指令体系、独立的体系结构，实现对整个处理器的物理监控和逻辑监控。计算控制模块120主要实施系统和用户程序的处理，完成数据、程序、资源和控制的调度与处理。数据控制模块130也是一个相对独立的体系结构，独立地控制总线以及进行I/O环境的数据处理。在控制上，数据控制模块130受安全控制模块110和计算控制模块120的控制；在数据处理上，数据控制模块130与计算控制模块120是数据交换关系，即计算控制模块120与数据控制模块130进行数据交换，数据控制模块130再与外部进行数据交换，从而实现计算控制模块120与外部的数据交换；在安全防护上，安全控制模块110与计算控制模块120以及安全控制模块110与数据控制模块130之间均为从属关系，即安全控制模块110可以控制计算控制模块120以及数据控制模块130的禁用、复位、启动等，反之则不能。
在本发明的一个实施例中，图1中所述的处理器进一步包括如下两种特点中的一种或多种：
(1)逻辑监控：计算控制模块120和数据控制模块130分别具有逻辑状态数据接口，这些逻辑状态数据接口连接到安全控制模块110；安全控制模块110可以从计算控制模块120和数据控制模块130的逻辑状态数据接口获取相应的逻辑状态数据，并判断逻辑状态数据是否正确，如果不正确则进行安全控制处理，如禁用、复位、重启、报警、干预、中断、自锁、自毁等。所述的逻辑状态包括如下中的一种或多种：配置文件、配置连接、逻辑时序、操作控制关系。逻辑状态数据接口是与总线接口独立的专门接口。在计算控制模块120和数据控制模块130是可重组逻辑控制模块的实施方式中，安全控制模块110需要对计算控制模块120和数据控制模块130进行逻辑监控。
具体来说，计算控制模块120的逻辑状态数据会发送到计算控制模块120的逻辑状态数据接口，这样安全控制模块110从该逻辑状态数据接口获取计算控制模块120的逻辑状态数据，进而判断计算控制模块120的逻辑状态是否正常。同样，数据控制模块130的逻辑状态数据会发送到数据控制模块130的逻辑状态数据接口，这样安全控制模块110从该逻辑状态数据接口获取数据控制模块130的逻辑状态数据，并根据内部所存的逻辑状态基准值判断计算控制模块130的逻辑状态是否正常。例如安全控制模块110具有逻辑状态存储器，用于预先保存计算控制模块120和数据控制模块130在正常状态下的逻辑状态基准值数据，并且具有将从计算控制模块120和数据控制模块130的逻辑状态数据接口获取的数据与预先保存的基准值数据进行比较，从而判断是否存在异常的执行模块。再例如，安全控制模块110的逻辑状态存储器中还预先保存用于判断计算控制模块120和数据控制模块130的逻辑状态的判断逻辑信息，从而根据该预存的判断逻辑信息对获取的逻辑状态数据和预存的逻辑状态数据进行比较，进而进行安全性判断。安全控制模块110具有一个逻辑状态基准值数据存储模块，这个模块可以是非易失性存储器的一个存储区。
(2)物理监控：计算控制模块120和数据控制模块130具有物理参数接口，所述物理参数接口连接到安全控制模块110；安全控制模块110从所述物理参数接口获取物理参数值，并基于内部所存的基准值判断该物理参数值是否在安全范围内，如果不在安全范围则进行相应的安全控制处理，如禁用、复位、重启、报警、干预、中断、自锁、自毁等。所述物理参数包括但不限于关于如下一种或多种物理量的参数：光、温度、频率、电压、电流。这样安全控制模块110可以对处理器的物理器件的故障和受到的攻击进行监控，并采取相应的安全措施，如报警、干预、中断、自锁、自毁、重启等等。安全控制模块具有一个物理参数基准值存储模块，这个模块可以是非易失性存储器的一个存储区。
具体而言在计算控制模块120和数据控制模块130的物理器件中部署光检测器、温度检测器、频率检测器、电压检测器、电流检测器等。这些检测器将检测到的物理参数发送到物理参数接口。安全控制模块110从所述物理参数接口获取物理参数值并进行安全性判断。当然，在本发明的其他实施例中，安全控制模块110的物理器件中也部署上述的检测器，以对安全控制模块110自身的物理器件进行安全防护。例如，光攻击作为恶意攻击中的一种方式，是通过对计算控制模块120的物理器件进行光照来达到利用光照能量改变计算控制模块120的运行状态的目的的攻击手段；部署于计算控制模块120的物理器件中的光检测器用于检测当前物理器件上的光照强度或光照能量等物理参数，并将检测到的物理参数发送到物理参数接口，安全控制模块110从所述物理参数接口获取光照强度值或光照能量值等并进行安全性判断，当光照强度值高于预设阈值时，确定计算控制模块120遭受到光攻击，采取相应的安全措施。同理，部署于计算控制模块120上的其他检测器与部署于数据控制模块130上的各个检测器与该光检测器的工作规则类似，均是根据不同的攻击方式所部署的应对该攻击方式的物理参数检测器，并由安全控制模块110对检测器检测到的数据进行安全判断，在此不再赘述。
在本发明提供的处理器中：计算控制模块120是用户实施控制和处理的核心，它能反映出处理器的处理能力和用户的可用资源。因此计算控制模块120可以根据需求制定为单核或者多核。安全控制模块110与计算控制模块120之间是主控和被控关系，所以计算控制模块120留有大量的接口供安全控制模块110进行接入并干预处理，而不完全依赖于自身的程序，这大大提高了计算控制模块120的安全性。计算控制模块120对数据控制模块130是主动控制，如数据的导入导出，内部数据转移等操作都是由计算控制模块120通过数据控制模块130的被控接口进行实现的。安全控制模块110是整个处理器的安全管理者，在它内部固有的监控程序中实现了一系列安全控制规则，在这些规则下检测和度量当下的环境、状态、标识等等来保护处理器的安全运行。
数据控制模块130是数据调度的控制中心，无论是片内与片外、片内与片内、片外与片外都是由数据控制模块130来完成数据转移的，同时它提供两种被控接口，一种属于功能性的被控接口由计算控制模块120来调用，另一种属于安全性的被控接口由安全控制模块110来调用。
图2是本发明实施例中的安全控制模块110的结构图。如图2所示，本发明提供的处理器100中的安全控制模块110具有第一独立电源1111；计算控制模块120和数据控制模块130具有第二独立电源；并且第一独立电源1111直接连到安全处理器的外接电源，而第二独立电源的启动和工作受安全处理模块的控制。这样，当处理器100收到开机信号时，安全控制模块110的独立电源1111最先收到使能信号从而安全控制模块110最先上电。安全控制模块110上电后进行自检，自检通过后再控制计算控制模块120和数据控制模块130上电，这是为了使得处理器在最初时就处在安全保护的状态下。安全控制模块110先上电启动后，先进行自检，自检通过即安全控制模块自身无问题后进入工作就绪状态，再控制计算控制模块120和数据控制模块130上电启动，这使得安全控制模块可以全程监控计算控制模块120和数据控制模块130，从而保障处理器的安全。计算控制模块120和数据控制模块130可以共用同一个第二独立电源，在本发明的其他实施例中，计算控制模块120和数据控制模块130也可以分别有自己的独立电源。安全控制模块110的自检包括：对安全控制模块110自身硬件逻辑进行检测，以及对监控程序进行检测。
如图2所示，安全控制模块110还包括：非易失性存储单元113和校验单元114和内存单元117。
非易失性存储单元113，用于保存监控程序；该监控程序包含对计算控制模块120和数据控制模块130进行监控的监控逻辑。
校验单元114，用于校验非易失性存储单元113中的监控程序。具体地，校验单元中包含实现校验过程的固件。
在安全控制模块110上电时，校验单元114用于对监控程序进行完整性校验。在校验通过后将监控程序加载到内存单元117中，准备进入整体的监控运行状态。通过对监控程序进行校验，可以获知监控程序本身是否被篡改。
非易失性存储单元113可以为Flash存储器。除了保存监控程序，还保存数据。检验单元114可采用循环冗余检查CRC校验算法对监控程序进行校验，当然也可以采用其他的校验算法这里不做限定。
如图2所示，安全控制模块110还包括：参数栈单元115、返回栈单元116和运算单元118。
运算单元118，用于按照监控程序的要求进行运算处理；
返回栈单元116，用于处理监控程序的调用返回；
参数栈单元115，用于在监控程序的运行过程中传递参数；
安全控制模块110的第一译码器111用于对内存中的监控程序进行译码，向运算单元118、返回栈单元116、参数栈单元115发送经过译码后的指令或数据，以运行所述监控程序进而实现对计算控制模块120和数据控制模块130的监控。
具体的监控至少包括逻辑监控和物理监控。例如在本发明的一个实施例中，监控程序开始运行后，先对环境进行检测，即进行物理监控，这需要利用到部署在芯片各个部位的各种检测器，获取各种检测器的数值进行判断，例如可以获取多次的数据后进行曲线分析来判断当前环境是否正常。之后进行逻辑监控，可以每隔一段时间从相关接口获取信息进行判断。逻辑监控实质上是对计算控制模块120在运行过程中的逻辑状态和逻辑规则所进行的监控，例如，在一个时间节点，计算控制模块120中的每个资源部件的逻辑状态是否正确，或者，在一个时间段内，计算控制模块120中的逻辑时序是否正常，再例如，在计算控制模块120是在可重组逻辑实现的情况下，逻辑监控包括如下中的一种或多种监控：配置文件监控、配置连接监控、逻辑时序监控和操作控制关系的监控。
如图2所示，安全控制模块110还包括：计时器112和基准信息存储单元119。计时器112用于周期性地产生时钟中断信号；基于所述的时钟中断信号，安全控制模块110的监控程序从各类接口获取关于计算控制模块120和数据控制模块130的信息，并与存储在基准信息存储单元119中的基准信息进行比较以进行安全分析。分析结果若不存在安全问题则无需进行干涉，反之若存在安全问题，则通过安全控制模块110和计算控制模块120之间的通路命令计算控制模块120对存在的问题进行相应处理，此时只有安全控制模块110能够控制计算控制模块120的行为，以保证整个处理器系统的安全。这里的各类接口至少包括：逻辑状态数据接口和物理参数接口。在本发明的优选实施方式中，逻辑状态数据接口和物理参数接口在物理上可以是同一个，但可以通过时分的方式复用。
在本发明的一个实施例中，前述任一实施例中所述的处理器包括至少两个安全控制模块110；该至少两个安全控制模块110以主备方式工作。例如当有两个相同的安全控制模块110时，其中一个为主安全控制模块，由其进行安全监控，当该主安全控制模块出现异常时，由另一个备用的安全控制模块来继续进行安全监控。当有三个安全控制模块时，其中一个为主安全控制模块，由其进行安全监控，当该主安全控制模块出现异常时，由一个备用的安全控制模块来继续进行安全监控，当该备用的安全控制模块也出现异常时，由另一个备用的安全控制模块继续进行安全监控，以此类推。
综上所述，本发明提供的这种处理器在体系结构上分为三个控制部分，即安全控制模块、计算控制模块和数据控制模块，其中计算控制模块和数据控制模块完成处理器的业务工作，而安全控制模块负责整个处理器的安全防护。在本发明的一个实施例中，三个控制模块的基本结构都可以是常规处理器的结构，这样三个控制部分将分别具有独立的指令译码器。在本发明的实施例中，安全控制模块的指令体系与其他两个控制模块的指令体系是独立且不兼容的。就安全性而言，由于安全控制模块具有独立的指令译码器，即具有独立的不与其他两个控制模块的指令体系兼容的指令体系，因此其进行安全控制时不受计算控制模块和数据控制模块的干扰，独立运行，使整个处理器更加安全稳固。
此外，安全控制模块能够进行逻辑监控和物理监控，对处理器实行全方位的安全防护；安全控制模块具有独立的第一电源，计算控制模块和数据控制模块具有第二独立电源；并且第一独立电源直接连到安全处理器的外接电源，而第二独立电源的启动和工作受安全处理模块的控制。这样，当处理器收到开机信号时，安全控制模块先上电进行自检，自检通过后再控制计算控制模块和数据控制模块上电启动，使得处理器在最初时就处在安全保护的状态下，进而实现对计算控制模块和数据控制模块的全程监控。对监控程序的校验可以防止被篡改的监控程序被运行，从根本上预防攻击。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (7)
1.一种处理器，其特征在于包括：安全控制模块、计算控制模块和数据控制模块；
计算控制模块用于进行系统控制和程序运行；
数据控制模块用于控制与计算控制模块的数据总线接口连接的数据总线；
安全控制模块用于对计算控制模块和数据控制模块进行安全监控；
并且，安全控制模块、计算控制模块和数据控制模块分别有独立的指令译码器；
所述计算控制模块和数据控制模块是具有不同指令体系或相同指令体系的两个中央处理单元；
所述的安全控制模块是指令体系与所述计算控制模块和所述数据控制模块的指令体系均不同的中央处理单元；
所述安全控制模块包括：非易失性存储单元和校验单元；
非易失性存储单元，用于保存监控程序；
校验单元，用于校验所述非易失性存储单元中的监控程序；
在所述安全控制模块上电时，所述校验单元用于对所述监控程序进行完整性校验；
所述安全控制模块还包括：运算单元，用于按照监控程序的要求进行运算处理；返回栈单元，用于处理监控程序的调用返回；参数栈单元，用于在监控程序的运行过程中传递参数；
所述安全控制模块的指令译码器用于对内存中的监控程序进行译码，向所述运算单元、返回栈单元、参数栈单元发送经过译码后的指令或数据，以运行所述监控程序进而实现对计算控制模块和数据控制模块的监控。
2.如权利要求1所述的处理器，其特征在于，
所述计算控制模块和所述数据控制模块分别具有逻辑状态数据接口，所述逻辑状态数据接口连接到安全控制模块；
所述安全控制模块可以从所述逻辑状态数据接口获取逻辑状态数据，并判断逻辑状态数据是否正确，如果不正确则进行安全控制处理。
3.如权利要求1所述的处理器，其特征在于，
所述计算控制模块和所述数据控制模块具有物理参数接口，所述物理参数接口连接到安全控制模块；
所述安全控制模块可以从所述物理参数接口获取物理参数值，并判断该物理参数值是否在安全范围内，如果不在安全范围则进行相应的安全控制处理。
4.如权利要求1所述的处理器，其特征在于，
所述安全控制模块具有第一独立电源；
所述计算控制模块和数据控制模块具有第二独立电源；并且
第一独立电源直接连到安全处理器的外接电源，而第二独立电源的启动和工作受安全处理模块的控制。
5.如权利要求1所述的处理器，其特征在于，所述安全控制模块还包括：计时器和基准信息存储单元；
所述计时器用于周期性地产生时钟中断信号；
基于所述的时钟中断信号，所述安全控制模块的监控程序可以从各类接口获取关于计算控制模块和数据控制模块的信息，并与存储在基准信息存储单元中的基准信息进行比较处理以进行安全分析。
6.如权利要求1所述的处理器，其中，
所述安全控制模块具有独立的外部接口；
所述安全控制模块通过所述独立的外部接口与外部进行通信。
7.如权利要求1-6中任一项所述的处理器，其特征在于，该处理器包括至少两个所述的安全控制模块；
所述至少两个所述的安全控制模块以主备方式工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710448556.0A CN107358124B (zh) | 2017-06-14 | 2017-06-14 | 一种处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710448556.0A CN107358124B (zh) | 2017-06-14 | 2017-06-14 | 一种处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107358124A CN107358124A (zh) | 2017-11-17 |
| CN107358124B true CN107358124B (zh) | 2020-05-22 |
Family
ID=60272835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710448556.0A Active CN107358124B (zh) | 2017-06-14 | 2017-06-14 | 一种处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107358124B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114124481A (zh) * | 2021-11-08 | 2022-03-01 | 北京许继电气有限公司 | 双级配网安全模块终端系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1423203A (zh) * | 2001-12-05 | 2003-06-11 | 武汉瑞达电子有限公司 | 具有信息安全管理单元的安全计算机 |
| CN101996155A (zh) * | 2009-08-10 | 2011-03-30 | 北京多思科技发展有限公司 | 支持多种指令体系的处理器 |
| CN104915275A (zh) * | 2014-03-14 | 2015-09-16 | 罗伯特·博世有限公司 | 用于监控运算单元的方法 |
| CN105183432A (zh) * | 2015-08-26 | 2015-12-23 | 中国航天科工集团第三研究院第八三五七研究所 | 一种面向健康管理的SoC系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8261091B2 (en) * | 2006-12-21 | 2012-09-04 | Spansion Llc | Solid-state memory-based generation and handling of security authentication tokens |
| CN101504705B (zh) * | 2009-03-17 | 2011-05-11 | 武汉大学 | 可信平台模块及其计算机启动控制方法 |
-
2017
- 2017-06-14 CN CN201710448556.0A patent/CN107358124B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1423203A (zh) * | 2001-12-05 | 2003-06-11 | 武汉瑞达电子有限公司 | 具有信息安全管理单元的安全计算机 |
| CN101996155A (zh) * | 2009-08-10 | 2011-03-30 | 北京多思科技发展有限公司 | 支持多种指令体系的处理器 |
| CN104915275A (zh) * | 2014-03-14 | 2015-09-16 | 罗伯特·博世有限公司 | 用于监控运算单元的方法 |
| CN105183432A (zh) * | 2015-08-26 | 2015-12-23 | 中国航天科工集团第三研究院第八三五七研究所 | 一种面向健康管理的SoC系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107358124A (zh) | 2017-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110334521B (zh) | 可信计算系统构建方法、装置、可信计算系统及处理器 | |
| EP3022653B1 (en) | Fault detection apparatus and method | |
| US10425412B2 (en) | Dynamic generation of key for encrypting data in management node | |
| CN107341085B (zh) | 一种控制装置 | |
| CN110659498A (zh) | 可信计算度量方法及其系统、计算机可读存储介质 | |
| US20190052355A1 (en) | Network switching system | |
| CN110445638B (zh) | 一种交换机系统故障保护方法及装置 | |
| CN107358124B (zh) | 一种处理器 | |
| CN109614153A (zh) | 多核芯片及系统 | |
| CN113608930B (zh) | 系统芯片和电子设备 | |
| US10198275B2 (en) | Protecting firmware flashing from power operations | |
| CN110096393A (zh) | 一种服务器可信度量方法 | |
| JP6504610B2 (ja) | 処理装置、方法及びプログラム | |
| CN110096882A (zh) | 一种设备运行过程中的安全度量方法 | |
| US11550619B2 (en) | Information processing device and processing method | |
| US10572435B2 (en) | Techniques of accessing serial console of BMC using host serial port | |
| CN111008165A (zh) | 一种四路服务器bios flash控制装置及方法 | |
| CN107179911B (zh) | 一种重启管理引擎的方法和设备 | |
| CN113204767A (zh) | 一种bmc启动方法、装置、设备及可读存储介质 | |
| CN110781517B (zh) | 一种bios与bmc沟通实现数据交互的方法 | |
| CN110096883A (zh) | 一种可信度量方法 | |
| US12007936B2 (en) | Power efficient memory value updates for arm architectures | |
| CN110659079B (zh) | 一种均衡式安全处理器 | |
| CN110096885A (zh) | 一种可信计算的实现装置及方法 | |
| JP7343440B2 (ja) | 性能プロファイリング |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180801 Address after: 100195 room 108, block G, Beijing static core garden 25, North Wu Village, Haidian District, Beijing. Applicant after: Beijing Duosi security chip technology Co. Ltd. Address before: 100195 G, block 25, Lu Jia, 25, Bei Wu Village, Beijing. Applicant before: Beijing Duosi technical services Co. Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |