CN107356885A - 一种单片集成二维磁场传感器及其制作工艺 - Google Patents

Abstract

本发明公开了一种单片集成二维磁场传感器及其制作工艺，所述传感器包括第一硅片(1)和第二硅片(2)，在第一硅片(1)上设置有用于检测二维磁场的四个硅磁敏三极管，其中两个硅磁敏三极管在xy平面内沿y轴、相反磁敏感方向对称设置，用于x轴方向磁场分量的检测，另两个硅磁敏三极管在xy平面内沿x轴、相反磁敏感方向对称设置，用于y轴方向磁场分量的检测；并且，在第一硅片上、每个硅磁敏三极管周围制作有隔离环(11)。所述制作工艺结合微电子机械加工技术和双极型工艺，实现了所述单片集成化传感器芯片的工艺制作。本发明所述单片集成二维磁场传感器结构简单，实现了二维磁场的检测，芯片实现了小型化和单片集成化。

Description

一种单片集成二维磁场传感器及其制作工艺

技术领域

本发明涉及传感器技术领域，尤其涉及磁场传感器，特别地，涉及一种单片集成二维磁场传感器。

背景技术

随着科学技术的迅速发展，传感器技术倍受重视，尤其是广泛应用于现代工业和电子产品的磁场传感器，而随着应用的广泛，对于磁场传感器集成化的要求也随之提高。

在现有技术中，用于检测二维磁场的传感器包括磁敏三极管、磁通门、巨磁电阻(GMR)、隧穿磁敏电阻(TMR)、各向异性磁敏电阻(AMR)和霍尔元件等。二维磁场传感器多采用磁通门、霍尔元件、巨磁电阻等作为磁敏感单元，通过采用分立敏感元器件封装构成二维磁场传感器。

但是，由于二维磁场传感器是由分立元器件构成，敏感元器件间存在特性差异，因此组合封装的二维磁场传感器的磁灵敏度和准确度等都受到影响，存在特性一致性和磁敏特性交叉干扰等问题。

发明内容

为了解决上述问题，本发明人进行了锐意研究，采用MEMS技术在高阻单晶硅衬底上设计、制作集成化SOI硅磁敏三极管，实现两对硅磁敏三极管差分测试电路的单片集成化，分别用于检测平面内二维磁场(B_x、B_y)，同时，采用隔离化处理，防止元器件之间的相互导通，得到单片集成二维磁场传感器，所述传感器具有较高磁灵敏度且有较好一致性，从而完成本发明。

本发明一方面提供了一种单片集成二维磁场传感器，具体体现在以下几方面：

(1)一种单片集成二维磁场传感器，其中，所述传感器包括作为器件层的第一硅片1和作为衬底的第二硅片2，其中，

在第一硅片1上设置有用于检测二维磁场的四个硅磁敏三极管，分别为硅磁敏三极管一SMST1、硅磁敏三极管二SMST2、硅磁敏三极管三SMST3和硅磁敏三极管四SMST4；

所述硅磁敏三极管包括基极、发射极和集电极。

(2)根据上述(1)所述的传感器，其中，所述第一硅片1的厚度为20～30μm，所述第二硅片2的厚度为350～450μm；优选地，所述第一硅片1的厚度为30μm，所述第二硅片2的厚度为400～425μm；更优选地，所述第一硅片1和第二硅片2均为<100>晶向高阻p型单晶硅片。

(3)根据上述(1)或(2)所述的传感器，其中，

所述硅磁敏三极管一SMST1和硅磁敏三极管二SMST2在xy平面内沿y轴、相反磁敏感方向对称设置；

硅磁敏三极管三SMST3和硅磁敏三极管四SMST4在xy平面内沿x轴、相反磁敏感方向对称设置。

(4)根据上述(1)至(3)之一所述的传感器，其中，

所述传感器还包括集电极负载电阻一R_L1、集电极负载电阻二R_L2、集电极负载电阻三R_L3和集电极负载电阻四R_L4，分别与硅磁敏三极管一SMST1、硅磁敏三极管二SMST2、硅磁敏三极管三SMST3和硅磁敏三极管四SMST4的集电极(C₁、C₂、C₃、C₄)相连；

优选地，集电极负载电阻一R_L1、集电极负载电阻二R_L2、集电极负载电阻三R_L3和集电极负载电阻四R_L4的另一端均与电源V_DD连接；

更优选地，集电极负载电阻一R_L1、集电极负载电阻二R_L2、集电极负载电阻三R_L3和集电极负载电阻四R_L4均为n^-型掺杂。

(5)根据上述(1)至(4)之一所述的传感器，其中，所述传感器还包括基极负载电阻一R_B1、基极负载电阻二R_B2、基极负载电阻三R_B3和基极负载电阻四R_B4，分别与硅磁敏三极管一SMST1、硅磁敏三极管二SMST2、硅磁敏三极管三SMST3和硅磁敏三极管四SMST4的基极相连；

优选地，基极负载电阻一R_B1、基极负载电阻二R_B2、基极负载电阻三R_B3和基极负载电阻四R_B4的另一端均接地；

更优选地，基极负载电阻一R_B1、基极负载电阻二R_B2、基极负载电阻三R_B3和基极负载电阻四R_B4均为n^-型掺杂。

(6)根据上述(1)至(5)之一所述的传感器，其中，在第一硅片1上、每个硅磁敏三极管周围制作有隔离环11；优选地，所述隔离环11穿透所述第一硅片1；更优选地，所述隔离环11为n⁺型掺杂。

(7)根据上述(1)至(6)之一所述的传感器，其中，所述硅磁敏三极管的基区为硅腐蚀坑，其深度为20～30μm，例如30μm；优选地，所述硅磁敏三极管的基区的内侧面为斜面；更优选地，所述硅磁敏三极管的基区的内侧面所在的平面与基区的底面所在的平面之间的夹角为5～15°，优选为5～10°。

(8)一种上述(1)至(7)所述单片集成二维磁场传感器的制作工艺，其中，所述工艺包括以下步骤：

步骤1、清洗第一硅片1，进行一次氧化，在其下表面生长二氧化硅层；

步骤2、在所述第一硅片1的下表面进行一次光刻，制作四个发射区窗口，并进行n⁺型重掺杂，分别形成四个硅磁敏三极管的发射区；

步骤3、进行二次氧化，在所述第一硅片1的下表面进行二次光刻，进行n⁺型重掺杂，得到隔离环11的下端，并进行三次氧化；

步骤4、清洗第二硅片2，并采用键合工艺将第一硅片1的下表面与第二硅片2的上表面之间进行键合；

步骤5、对第一硅片1的上表面进行工艺减薄、抛光、清洗处理；

步骤6、在第一硅片1的上表面进行四次氧化，在第一硅片1的上表面、与步骤3得到的隔离环11的下端对应的位置进行三次光刻，与步骤3得到的隔离环11的下端连通，进行n⁺型重掺杂，形成隔离环11；

步骤7、进行五次氧化，在第一硅片1的上表面进行四次光刻，n^-型掺杂，得到四个集电极负载电阻和四个基极负载电阻；

步骤8、进行六次氧化，在第一硅片1的上表面进行五次光刻，n⁺型掺杂，得到四个集电区；

步骤9、进行七次氧化，在第一硅片1的上表面进行六次光刻，p⁺型掺杂，得到四个基区；

步骤10、在第二硅片2的下表面、发射区下方刻蚀四个发射区引线坑窗口，形成四个发射区腐蚀坑21，清洗，在发射区腐蚀坑21的内表面真空蒸镀金属Al，形成金属Al引线4；

步骤11、在第一硅片1的上表面刻蚀金属电极引线孔，然后进行真空蒸镀金属Al电极，并在金属Al层表面进行刻蚀，形成金属Al引线4；

步骤12、清洗，通过合金化处理形成欧姆接触，完成单片集成二维磁场传感器芯片工艺制作。

(9)根据上述(8)所述的工艺，其中，

第一硅片1和第二硅片2均为<100>晶向高阻p型单晶硅片；和/或

步骤5减薄后第一硅片1的厚度为20～30μm，步骤4中第二硅片2的厚度为350～450μm；优选地，步骤5减薄后第一硅片1的厚度为30μm，步骤4中第二硅片2的厚度为400～425μm；和/或

在步骤10中，所述发射区腐蚀坑21自第二硅片2的下表面刻蚀至第二硅片2的上表面的二氧化硅层处，然后腐蚀掉二氧化硅，得到所述发射区引线坑窗口；和/或

在步骤12中，所述合金化处理如下进行：在400～450℃下真空环境处理20～40min，优选于420℃真空环境下处理30min。

(10)根据上述(8)或(9)所述的制作工艺得到的单片集成二维磁场传感器。

附图说明

图1示出本发明所述单片集成二维磁场传感器的俯视图；

图2示出图1中a-a处的一种优选实施方式的截面示意图；

图3示出图1中b-b处的一种优选实施方式的截面示意图；

图4示出本发明所述单片集成二维磁场传感器的等效电路图；

图5示出图1中a-a处的另一种优选实施方式的截面示意图；

图6示出本发明所述制作工艺的工艺流程图。

附图标记说明

1-第一硅片；11-隔离环；2-第二硅片；21-发射区腐蚀坑；3-二氧化硅层；4-金属Al引线；SMST1-硅磁敏三极管一；SMST2-硅磁敏三极管二；SMST3-硅磁敏三极管三；SMST4-硅磁敏三极管四；R_B1-基极负载电阻一；R_B2-基极负载电阻二；R_B3-基极负载电阻三；R_B4-基极负载电阻四；R_L1-集电极负载电阻一；R_L2-集电极负载电阻二；R_L3-集电极负载电阻三；R_L4-集电极负载电阻四；B₁-基极一；B₂-基极二；B₃-基极三；B₄-基极四；C₁-集电极一；C₂-集电极二；C₃-集电极三；C₄-集电极四；E₁-发射极一；E₂-发射极二；E₃-发射极三；E₄-发射极四；V_DD-电源；V_OUT1-集电极一输出电压；V_OUT2-集电极二输出电压；V_OUT3-集电极三输出电压；V_OUT4-集电极四输出电压。

具体实施方式

下面通过对本发明进行详细说明，本发明的特点和优点将随着这些说明而变得更为清楚、明确。

本发明一方面提供了一种单片集成二维磁场传感器，如图1～3所示，所述传感器包括作为器件层的第一硅片1和作为衬底的第二硅片2，其中，在第一硅片1上设置有用于检测二维磁场的四个硅磁敏三极管，分别为硅磁敏三极管一SMST1、硅磁敏三极管二SMST2、硅磁敏三极管三SMST3和硅磁敏三极管四SMST4。

其中，所述四个硅磁敏三极管用于xy平面二维磁场的检测。

根据本发明一种优选的实施方式，在第一硅片1的下表面刻蚀有四个发射区，在第一硅片1的上表面刻蚀有与发射区对应的四个集电区和四个基区，分别形成用于检测二维磁场的四个硅磁敏三极管，即硅磁敏三极管一SMST1、硅磁敏三极管二SMST2、硅磁敏三极管三SMST3和硅磁敏三极管四SMST4。

其中，每组对应的发射区、基区和集电区在掺杂后形成一个硅磁敏三极管。

在进一步优选的实施方式中，所述基区为p⁺型掺杂，所述发射区为n⁺型掺杂，所述集电区为n⁺型掺杂。

这样，形成的硅磁敏三极管为NPN型磁敏三极管。

根据本发明一种优选的实施方式，第一硅片1的厚度为20～30μm，第二硅片2的厚度为350～450μm。

在进一步优选的实施方式中，第一硅片1的厚度为30μm，第二硅片2的厚度为400～425μm。

其中，本发明采用两个硅片进行键合，位于下方的第二硅片用于起支撑作用，这样，作为器件层的第一硅片可以实现减薄。

在更进一步优选的实施方式中，所述第一硅片1和第二硅片2均为<100>晶向高阻p型单晶硅片。

根据本发明一种优选的实施方式，在第一硅片1的上表面蒸镀有金属Al层，形成分别与四个集电区对应的四个集电极(C₁、C₂、C₃和C₄)以及分别与四个基区对应的四个基极(B₁、B₂、B₃、B₄)。

在进一步优选的实施方式中，在第二硅片2的下方刻蚀有发射区引线坑，再在发射区引线坑内蒸镀金属Al层，通过腐蚀坑侧面分别形成与四个发射区对应的发射极(E₁、E₂、E₃、E₄)。

其中，每个硅磁敏三极管均包含一个基极、一个发射极和一个集电极。

根据本发明一种优选的实施方式，如图1所示，所述硅磁敏三极管一SMST1和硅磁敏三极管二SMST2在xy平面内沿y轴、相反磁敏感方向对称设置。

其中，硅磁敏三极管一SMST1和硅磁敏三极管二SMST2用于x轴方向磁场分量(B_x)的检测。

在进一步优选的实施方式中，如图1所示，所述硅磁敏三极管三SMST3和硅磁敏三极管四SMST4在xy平面内沿x轴、相反磁敏感方向对称设置。

其中，硅磁敏三极管三SMST3和硅磁敏三极管四SMST4用于y轴方向磁场分量(B_y)的检测。

这样，在硅磁敏三极管一SMST1、硅磁敏三极管二SMST2、硅磁敏三极管三SMST3和硅磁敏三极管四SMST4的共同作用下，实现了在xy平面二维磁场的检测。

根据本发明一种优选的实施方式，如图1所示，所述传感器还包括集电极负载电阻一R_L1、集电极负载电阻二R_L2、集电极负载电阻三R_L3和集电极负载电阻四R_L4，分别与硅磁敏三极管一SMST1、硅磁敏三极管二SMST2、硅磁敏三极管三SMST3和硅磁敏三极管四SMST4的集电极相连。

在进一步优选的实施方式中，集电极负载电阻一R_L1、集电极负载电阻二R_L2、集电极负载电阻三R_L3和集电极负载电阻四R_L4的另一端均与电源V_DD连接。

在更进一步优选的实施方式中，集电极负载电阻一R_L1、集电极负载电阻二R_L2、集电极负载电阻三R_L3和集电极负载电阻四R_L4均为n^-型掺杂。

其中，硅磁敏三极管一SMST1、集电极负载电阻一R_L1以及硅磁敏三极管二SMST2、集电极负载电阻二R_L2构成第一差分测试电路，进行x轴方向磁场的检测；硅磁敏三极管三SMST3、集电极负载电阻三R_L3以及硅磁敏三极管四SMST4、集电极负载电阻四R_L4构成第二差分测试电路，进行y轴方向磁场的检测。

在本发明中，如图1和图4所示，当外加磁场在xy平面内沿x轴和y轴存在磁场分量时，由于外加磁场的作用，洛伦兹力使发射区发出的载流子发生偏转，导致集电区收集载流子发生改变，引起集电极电流变化，因此，通过集电极负载电阻，两对差分测试电路中集电极的输出电压(V_OUT1、V_OUT2、V_OUT3、V_OUT4)改变，从而实现对二维磁场(B_x、B_y)的检测。进一步地，如图4所示，x轴方向输出电压V_OUTx＝V_OUT1-V_OUT2，y轴方向输出电压V_OUTy＝V_OUT3-V_OUT4。

根据本发明一种优选的实施方式，如图1所示，所述传感器还包括基极负载电阻一R_B1、基极负载电阻二R_B2、基极负载电阻三R_B3和基极负载电阻四R_B4，分别与硅磁敏三极管一SMST1、硅磁敏三极管二SMST2、硅磁敏三极管三SMST3和硅磁敏三极管四SMST4的基极相连。

在进一步优选的实施方式中，基极负载电阻一R_B1、基极负载电阻二R_B2、基极负载电阻三R_B3和基极负载电阻四R_B4的另一端均接地。

在更进一步优选的实施方式中，基极负载电阻一R_B1、基极负载电阻二R_B2、基极负载电阻三R_B3和基极负载电阻四R_B4均为n^-型掺杂。

其中，基极与负载电阻相连，这样，在不需要为每个基极提供一个电流源的情况下，即可为基极提供恒定的电流。

根据本发明一种优选的实施方式，在第一硅片1上、每个硅磁敏三极管周围制作有隔离环11。

在进一步优选的实施方式中，所述隔离环11穿透所述第一硅片1。

在更进一步优选的实施方式中，所述隔离环11为n⁺型掺杂。

其中，在p型硅片上，刻蚀n⁺型掺杂的隔离环11，这样，隔离环11里外均为P型，隔离环与第一硅片的内外接触面形成PN结，而由于PN结具有单向传导特性，因此，总会有一个接触面(内接触面或外接触面)不导通，这样，成功将每个硅磁敏三极管与其它器件进行隔离，防止了器件间的导通，避免了相互干扰，提高了磁灵敏度一致性和传感器的稳定性。

根据本发明一种优选的实施方式，如图5所示，所述硅磁敏三极管的基区为硅腐蚀坑，其深度为20～30μm。

在进一步优选的实施方式中，如图5所示，所述硅磁敏三极管的基区为硅腐蚀坑，其深度为30μm。

其中，与现有技术相比，在本发明中，刻蚀基区时，使基区向下延伸，形成立体结构的基区，这样，在磁场作用下，可以明显提高基区载流子注入能力，由发射区发射的电子有效与基区注入载流子复合，调制被集电区收集的载流子，集电极电流I_C发生明显改变，有效地提高了硅磁敏三极管对磁场的磁敏感程度，因此，有效改善硅磁敏三极管磁敏感特性。

在进一步优选的实施方式中，如图5所示，所述基区的内侧面为斜面。

在更进一步优选的实施方式中，如图5所示，所述基区的内侧面所在的平面与基区的底面所在的平面之间的夹角为5～15°，优选为5～10°。

其中，由于在基区内会引入Al金属，因此，如果基区的内侧面与底面垂直，则会大大加大引入Al金属的难度，而如果内侧面为一斜面，则大大降低了Al金属的引入。

本发明第二方面提供一种本发明第一方面所述单片集成二维磁场传感器的制作工艺，如图6所示，所述工艺包括以下步骤：

步骤1、清洗第一硅片1，进行一次氧化，在其下表面生长二氧化硅层(如图6(a)所示)；

步骤2、在所述第一硅片1的下表面进行一次光刻，制作得到四个发射区窗口，并进行n⁺型重掺杂，分别形成四个硅磁敏三极管的发射区(如图6(b)所示)；

步骤3、进行二次氧化，在所述第一硅片1的下表面进行二次光刻，进行n⁺型重掺杂，得到隔离环11的下端，并进行三次氧化(如图6(c)所示)；

步骤4、清洗第二硅片2，并采用键合工艺将第一硅片1的下表面与第二硅片2的上表面之间进行键合(如图6(d)所示)；

步骤5、对第一硅片1的上表面进行工艺减薄、抛光、清洗处理(如图6(e)所示)；

步骤6、在第一硅片1的上表面进行四次氧化，在第一硅片1的上表面、与步骤3得到的隔离环11的下端对应的位置进行三次光刻，与步骤3得到的隔离环11的下端连通，进行n⁺型重掺杂，形成隔离环11(如图6(f)所示)；

步骤7、进行五次氧化，在第一硅片1的上表面进行四次光刻，n^-型掺杂，得到四个集电极负载电阻和四个基极负载电阻；

步骤8、进行六次氧化，在第一硅片1的上表面进行五次光刻，n⁺型掺杂，得到四个集电区(如图6(g)所示)；

步骤9、进行七次氧化，在第一硅片1的上表面进行六次光刻，p⁺型掺杂，得到四个基区(如图6(h)所示)；

步骤10、在第二硅片2的下表面、发射区下方刻蚀四个发射区引线坑窗口，形成四个发射区腐蚀坑21，清洗，在发射区腐蚀坑21的内表面真空蒸镀金属Al，形成金属Al引线4(如图6(i)所示)；

步骤11、在第一硅片1的上表面刻蚀金属电极引线孔，然后进行真空蒸镀金属Al电极，并在金属Al层表面进行刻蚀，形成金属Al引线4(如图6(j)所示)；

步骤12、清洗，通过合金化处理形成欧姆接触，完成单片集成二维磁场传感器芯片工艺制作。

其中，在本发明中，在每个硅磁敏三极管周围均刻蚀有n⁺型重掺杂的隔离环，防止了硅磁敏三极管与其它器件的连通，降低了相互交叉干扰，提高了磁灵敏度一致性。进一步地，在本发明中，所述隔离环11分两步进行制作，具体地，先在第一硅片1的下表面制作一半，然后再在另一面(上表面)制作一半，两者连通，形成所述隔离环11。

根据本发明一种优选的实施方式，第一硅片1和第二硅片2均为<100>晶向高阻p型单晶硅片。

在进一步优选的实施方式中，步骤5减薄后第一硅片1的厚度为20～30μm，步骤4中第二硅片2的厚度为350～450μm。

在更进一步优选的实施方式中，步骤5减薄后第一硅片1的厚度为30μm，步骤4中第二硅片2的厚度为400～425μm。

其中，在本发明中，采用两个硅片进行键合，这样，以作为衬底的第二硅片作为支撑，作为器件层的第一硅片可以实现很薄。

根据本发明一种优选的实施方式，当所述硅磁敏三极管的基区为深度20～30μm的硅腐蚀坑时，在步骤9中，采用深槽刻蚀技术形成基区腐蚀坑。

根据本发明一种优选的实施方式，在步骤10中，所述发射区腐蚀坑21自第二硅片2的下表面刻蚀至第二硅片2的上表面的二氧化硅层处，然后腐蚀掉二氧化硅，得到所述发射区引线坑窗口。

其中，本发明采用两个硅片进行键合，在刻蚀第二硅片的发射区腐蚀坑时，直接刻蚀到二氧化硅层停止，而不用去过渡控制。但是，在现有技术中，采用单个硅片，发射区窗口有多深则必须刻蚀多深，这样会导致成品率低，有的或许刻蚀深度不够，而有的或许刻蚀深度过深。

根据本发明一种优选的实施方式，在步骤12中，所述合金化处理如下进行：于400～450℃下真空环境处理20～40min。

在进一步优选的实施方式中，所述合金化处理如下进行：于420℃真空环境下处理30min。

本发明所具有的有益效果：

(1)本发明所述单片集成二维磁场传感器将四个立体化结构硅磁敏三极管(SMST1、SMST2、SMST3、SMST4)与四个集电极负载电阻(R_L1、R_L2、R_L3、R_L4)进行有效结合成单片集成化，分别构成两对差分测试电路，实现了二维磁场(B_x、B_y)检测；

(2)本发明所述单片集成二维磁场传感器采用隔离环将硅磁敏三极管与其他器件之间进行隔离，这样，提高了测试过程中各方向磁灵敏度一致性并降低元器件间特性交叉干扰；

(3)本发明所述单片集成二维磁场传感器结构简单，实现了芯片的小型化和集成化；

(4)本发明所述制作工艺简单，易于实现，适合规模化工业应用。

实施例

采用本发明所述方法制得单片集成二维磁场传感器。

对比例

重复本发明所述方法，区别在于：不进行隔离环的制作。

实验例

采用北京翠海佳诚磁电科技有限责任公司的磁场发生系统对实施例和对比例得到的单片集成二维磁场传感器进行测试，分析单片集成二维磁场传感器的磁场检测灵敏度，经过检测可知：

(1)实施例得到的单片集成二维磁场传感器可以成功检测平面内1G_S～6000G_S之间的磁感应强度；

(2)当电源电压5.0V时：

实施例得到的传感器的x轴方向磁传感器灵敏度为285mV/T，y方向磁传感器灵敏度284mV/T；

对比例得到的传感器的x轴方向磁传感器灵敏度为0.223V/T，y方向磁传感器灵敏度0.219V/T；

(3)一致性检测：

利用本发明所述方法(实施例)，在一个6英寸晶圆上可以制得8000只左右的芯片，对得到的芯片进行检测，其一致性达到90％以上；

利用对比例所述方法，在一个6英寸晶圆上可以制得8000只左右的芯片，对得到的芯片进行检测，其一致性为75％。

以上结合具体实施方式和范例性实例对本发明进行了详细说明，不过这些说明并不能理解为对本发明的限制。本领域技术人员理解，在不偏离本发明精神和范围的情况下，可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。

Claims (10)

1.一种单片集成二维磁场传感器，其特征在于，所述传感器包括作为器件层的第一硅片(1)和作为衬底的第二硅片(2)，其中，

在第一硅片(1)上设置有用于检测二维磁场的四个硅磁敏三极管，分别为硅磁敏三极管一(SMST1)、硅磁敏三极管二(SMST2)、硅磁敏三极管三(SMST3)和硅磁敏三极管四(SMST4)；

所述硅磁敏三极管包括基极、发射极和集电极。

2.根据权利要求1所述的传感器，其特征在于，所述第一硅片(1)的厚度为20～30μm，所述第二硅片(2)的厚度为350～450μm；优选地，所述第一硅片(1)的厚度为30μm，所述第二硅片(2)的厚度为400～425μm；更优选地，所述第一硅片(1)和第二硅片(2)均为<100>晶向高阻p型单晶硅片。

3.根据权利要求1或2所述的传感器，其特征在于，

所述硅磁敏三极管一(SMST1)和硅磁敏三极管二(SMST2)在xy平面内沿y轴、相反磁敏感方向对称设置；

硅磁敏三极管三(SMST3)和硅磁敏三极管四(SMST4)在xy平面内沿x轴、相反磁敏感方向对称设置。

4.根据权利要求1至3之一所述的传感器，其特征在于，

所述传感器还包括集电极负载电阻一(R_L1)、集电极负载电阻二(R_L2)、集电极负载电阻三(R_L3)和集电极负载电阻四(R_L4)，分别与硅磁敏三极管一(SMST1)、硅磁敏三极管二(SMST2)、硅磁敏三极管三(SMST3)和硅磁敏三极管四(SMST4)的集电极(C₁、C₂、C₃、C₄)相连；

优选地，集电极负载电阻一(R_L1)、集电极负载电阻二(R_L2)、集电极负载电阻三(R_L3)和集电极负载电阻四(R_L4)的另一端均与电源(V_DD)连接；

更优选地，集电极负载电阻一(R_L1)、集电极负载电阻二(R_L2)、集电极负载电阻三(R_L3)和集电极负载电阻四(R_L4)均为n^-型掺杂。

5.根据权利要求1至4之一所述的传感器，其特征在于，所述传感器还包括基极负载电阻一(R_B1)、基极负载电阻二(R_B2)、基极负载电阻三(R_B3)和基极负载电阻四(R_B4)，分别与硅磁敏三极管一(SMST1)、硅磁敏三极管二(SMST2)、硅磁敏三极管三(SMST3)和硅磁敏三极管四(SMST4)的基极相连；

优选地，基极负载电阻一(R_B1)、基极负载电阻二(R_B2)、基极负载电阻三(R_B3)和基极负载电阻四(R_B4)的另一端均接地；

更优选地，基极负载电阻一(R_B1)、基极负载电阻二(R_B2)、基极负载电阻三(R_B3)和基极负载电阻四(R_B4)均为n^-型掺杂。

6.根据权利要求1至5之一所述的传感器，其特征在于，在第一硅片(1)上、每个硅磁敏三极管周围制作有隔离环(11)；优选地，所述隔离环(11)穿透所述第一硅片(1)；更优选地，所述隔离环(11)为n⁺型掺杂。

7.根据权利要求1至6之一所述的传感器，其特征在于，所述硅磁敏三极管的基区为硅腐蚀坑，其深度为20～30μm，例如30μm；优选地，所述硅磁敏三极管的基区的内侧面为斜面；更优选地，所述硅磁敏三极管的基区的内侧面所在的平面与基区的底面所在的平面之间的夹角为5～15°，优选为5～10°。

8.一种权利要求1至7所述单片集成二维磁场传感器的制作工艺，其特征在于，所述工艺包括以下步骤：

步骤1、清洗第一硅片(1)，进行一次氧化，在其下表面生长二氧化硅层；

步骤2、在所述第一硅片(1)的下表面进行一次光刻，制作四个发射区窗口，并进行n⁺型重掺杂，分别形成四个硅磁敏三极管的发射区；

步骤3、进行二次氧化，在所述第一硅片(1)的下表面进行二次光刻，进行n⁺型重掺杂，得到隔离环(11)的下端，并进行三次氧化；

步骤4、清洗第二硅片(2)，并采用键合工艺将第一硅片(1)的下表面与第二硅片(2)的上表面之间进行键合；

步骤5、对第一硅片(1)的上表面进行工艺减薄、抛光、清洗处理；

步骤6、在第一硅片(1)的上表面进行四次氧化，在第一硅片(1)的上表面、与步骤3得到的隔离环(11)的下端对应的位置进行三次光刻，与步骤3得到的隔离环(11)的下端连通，进行n⁺型重掺杂，形成隔离环(11)；

步骤7、进行五次氧化，在第一硅片(1)的上表面进行四次光刻，n^-型掺杂，得到四个集电极负载电阻和四个基极负载电阻；

步骤8、进行六次氧化，在第一硅片(1)的上表面进行五次光刻，n⁺型掺杂，得到四个集电区；

步骤9、进行七次氧化，在第一硅片(1)的上表面进行六次光刻，p⁺型掺杂，得到四个基区；

步骤10、在第二硅片(2)的下表面、发射区下方刻蚀四个发射区引线坑窗口，形成四个发射区腐蚀坑(21)，清洗，在发射区腐蚀坑(21)的内表面真空蒸镀金属Al，形成金属Al引线(4)；

步骤11、在第一硅片(1)的上表面刻蚀金属电极引线孔，然后进行真空蒸镀金属Al电极，并在金属Al层表面进行刻蚀，形成金属Al引线(4)；

步骤12、清洗，通过合金化处理形成欧姆接触，完成单片集成二维磁场传感器芯片工艺制作。

9.根据权利要求8所述的工艺，其特征在于，

第一硅片(1)和第二硅片(2)均为<100>晶向高阻p型单晶硅片；和/或

步骤5减薄后第一硅片(1)的厚度为20～30μm，步骤4中第二硅片(2)的厚度为350～450μm；优选地，步骤5减薄后第一硅片(1)的厚度为30μm，步骤4中第二硅片(2)的厚度为400～425μm；和/或

在步骤10中，所述发射区腐蚀坑(21)自第二硅片(2)的下表面刻蚀至第二硅片(2)的上表面的二氧化硅层处，然后腐蚀掉二氧化硅，得到所述发射区引线坑窗口；和/或

在步骤12中，所述合金化处理如下进行：在400～450℃下真空环境处理20～40min，优选于420℃真空环境下处理30min。

10.根据权利要求8或9所述的制作工艺得到的单片集成二维磁场传感器。