CN107295302A - 基于arm和fpga的智能网络摄像头的分析系统及分析方法 - Google Patents

基于arm和fpga的智能网络摄像头的分析系统及分析方法 Download PDF

Info

Publication number
CN107295302A
CN107295302A CN201710335200.6A CN201710335200A CN107295302A CN 107295302 A CN107295302 A CN 107295302A CN 201710335200 A CN201710335200 A CN 201710335200A CN 107295302 A CN107295302 A CN 107295302A
Authority
CN
China
Prior art keywords
streaming media
arm
fpga
rtsp
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710335200.6A
Other languages
English (en)
Inventor
吴晨健
孙志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201710335200.6A priority Critical patent/CN107295302A/zh
Publication of CN107295302A publication Critical patent/CN107295302A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/181—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a plurality of remote sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Closed-Circuit Television Systems (AREA)

Abstract

本发明公开了一种基于ARM和FPGA的智能网络摄像头的分析系统及方法，其中，系统包括流媒体捕获模块、流媒体解码模块以及图像识别处理模块，流媒体捕获模块采用RTSP流媒体客户端，流媒体解码模块采用基于解码ARM的硬件解码器，RTSP流媒体客户端运行于解码ARM的系统中并分别与网络摄像头和硬件解码器连接，图像识别处理模块配置有基于FPGA的硬件加速器，解码ARM与FPGA之间通过PCle高速总线相连接。可以将图像与图像识别端到端的延迟压缩在300ms以内，以60帧的视频流为例，即延迟仅仅20帧不到。且架构简单，更易于接入已有的IPC网络中。

Description

基于ARM和FPGA的智能网络摄像头的分析系统及分析方法
技术领域
本发明涉及流媒体传输领域，具体涉及一种基于ARM和FPGA的智能网络摄像头的分析系统及分析方法。
背景技术
网络摄像头简称WEBCAM，英文全称为WEB CAMERA，是一种结合传统摄像机与网络技术所产生的新一代摄像机，它可以将影像透过网络传至地球另一端，且远端的浏览者不需用任何专业软件，只要标准的网络浏览器(如"Microsoft IE或Netscape),即可监视其影像。
网络摄像头是传统摄像机与网络视频技术相结合的新一代产品，除了具备一般传统摄像机所有的图像捕捉功能外，机内还内置了数字化压缩控制器和基于WEB的操作系统，使得视频数据经压缩加密后，通过局域网，internet或无线网络送至终端用户。而远端用户可在PC上使用标准的网络浏览器，根据网络摄像机的IP地址，对网络摄像机进行访问，实时监控目标现场的情况，并可对图像资料实时编辑和存储，同时还可以控制摄像机的云台和镜头，进行全方位地监控。
目前，网络摄像头的普及与逐步完善，如何在现有环境中结合同样也在近年快速发展的图像模式识别，打造智能化的网络监控系统成了重中之重。但由于模式识别的大运算量，实时性本身十分依赖硬件，当需要识别的图像来源为网络摄像头时，对实时性的考验就更大了。这里实时性的提高有包括两个方面，一个是视频流信号的采集与解码，另一个对图像识别的速度。目前这两方面都严重依赖硬件的支持，现有的硬件支持不是成本过高，就是对已经搭建的IPC网络接入难度过大。
发明内容
本发明的目的在于提供一种基于ARM和FPGA的智能网络摄像头的分析系统，其解决了目前网络摄像头难接入图像识别处理模块的问题，运行于ARM端的极低延迟的RTSP流媒体客户端作为网络摄像头的接入口，进行同时多路视频流的采集与解码工作，再将解码后的图像通过PCIe回传到FPGA中，使用FPGA的CNN硬件加速器对图像进行实时识别目标。
本发明的技术方案是：一种基于ARM和FPGA的智能网络摄像头的分析系统，包括流媒体捕获模块、流媒体解码模块以及图像识别处理模块，所述流媒体捕获模块采用RTSP流媒体客户端，所述流媒体解码模块采用基于解码ARM的硬件解码器，所述RTSP流媒体客户端运行于所述解码ARM的系统中并分别与网络摄像头和所述硬件解码器连接，所述图像识别处理模块配置有基于FPGA的硬件加速器，所述解码ARM与所述FPGA之间通过PCle高速总线相连接，所述流媒体解码模块与所述图像识别处理模块的数据格式相同，所述RTSP流媒体客户端对多路IPC流媒体进行高速并行捕获，所述硬件解码器对多路IPC流媒体进行同时解码，并且实时抓取解码后图像进行输出，所述硬件加速器对图像进行实时目标识别。
解码ARM为解码ARM芯片，FPGA为FPGA开发板。
进一步的，所述解码ARM采用Hi3536芯片。
进一步的，所述硬件加速器为Sobel边缘检测加速器。
进一步的，所述硬件加速器为CNN硬件加速器，所述CNN硬件加速器采用加法树和二进制数移位的方式完成并行的卷积计算。
进一步的，所述网络摄像头、所述硬件解码器以及所述图像识别处理模块分别通过网线电连接交换机。
进一步的，所述交换机为通用千兆交换机。
进一步的，所述硬件加速器通过PCIE高速串行计算机扩展总线连接所述图像识别处理模块。
进一步的，所述图像识别处理模块通过HDMI高清连接线连接显示器。
本发明还提供另外一个技术方案：一种基于ARM和FPGA的智能网络摄像头系统的分析方法，包括流媒体捕获过程和流媒体解码过程，
所述流媒体捕获过程包括如下步骤：
S1-1、实例化RTSP流媒体客户端的句柄，进入S1-2；
S1-2、初始化一个或多个RTSP流媒体客户端，进入S1-3；
S1-3、打开每个所述RTSP流媒体客户端的RTSP流，进入S1-4；
S1-4、使用RTSP流媒体客户端中的数据回调函数获取RTSP流媒体数据，进入S1-5；
S1-5、删除每个所述RTSP流媒体客户端；
所述流媒体解码过程包括如下步骤：
S2-1、初始化硬件解码器，进入S2-2；
S2-2、配置所述硬件解码器的VB视频缓存池参数，进入S2-3；
S2-3、配置所述硬件解码器的VDEC解码模块参数、VPSS处理模块参数以及VO输出模块参数，使所述VDEC解码模块的通道与所述RTSP流媒体客户端一一对应，所述VPSS处理模块的组与所述VDEC解码模块的通道一一对应，所述VO输出模块的通道与所述VPSS处理模块的组一一对应，进入S2-4；
S2-4、使能所述VDEC解码模块的通道、所述VO输出模块通道的通道以及所述VPSS处理模块的组，进入S2-5；
S2-5、绑定对应的RTSP流媒体客户端、VDEC解码模块的通道、VPSS处理模块的组以及VO输出模块通道的通道，进入S2-7；
S2-6、一个或多个所述RTSP流媒体客户端送出一路或多路RTSP流媒体数据，进入S2-7；
S2-7、所述硬件解码器通过所述数据回调函数的使用，获取所述一路或多路RTSP流媒体数据，进入S2-8；
S2-8、在每个回调函数中，发送流媒体数据到与其对应的VDEC解码模块的通道中，进入S2-9；
S2-9、从每个VDEC解码模块的通道中取出解码后的图像数据，发送到与其对应的VPSS处理模块进行缩放操作，进入S2-10；
S2-10、从每个VDEC解码模块的通道中取出解码后的图像数据，发送到与其对应的VO输出模块的通道中。
进一步的，当流媒体为1080P@60fps时，VDEC解码模块的个数不大于16。每个硬件解码器可与16路网络摄像头连接。
借由上述方案，本发明至少具有以下优点：
(1)本发明中的RTSP流媒体客户端运行于解码ARM的系统中，其与网络摄像头和硬件解码器接口对接，实现极低延迟的IPC视频流抓取和解码；
(2)本发明中的流媒体解码模块和图像识别处理模块的数据格式相同，使得网络摄像头的数据能够很好的接入图像识别处理模块。
解码ARM采用Hi3536芯片，利用H.264的并发解码能力，实现极低延迟的IPC视频流抓取和解码，其中，RTSP的极低延迟由其高性能的并发处理能力和零缓存技术提供支持，现有RTSP客户端都存在缓存控制，来达到视频流的流畅播放的目的，但是这种缓存将造成不可控的延迟。而高性能的并发处理，将使得本RTSP客户端理论上可以同时处理无上限的RTSP视频流(受限与搭载的硬件)。随后的实时图像识别技术由基于FPGA的CNN硬件加速器提供支持。本FPGA的CNN硬件加速器能够做到数据驱动的运行效率，即传入数据的速度直接决定了最后的输出速度，输入数据停止，本CNN加速器也将暂停工作。所以本CNN硬件加速器的图像处理能够达到真正的实时，对单张图像的识别速度不会低于PCIe总线的数据传输速度。由于采用上述方案，可以将图像与图像识别端到端的延迟压缩在300ms以内，以60帧的视频流为例，即延迟仅仅20帧不到。且架构简单，更易于接入已有的IPC网络中。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是本发明公开的基于ARM和FPGA的智能网络摄像头的分析系统的组成示意图；
图2是本发明公开的RTSP流媒体客户端的处理流程图；
图3是本发明公开的硬件解码器的处理流程图。
其中：10、前端采集模块；20、服务器；30、网络摄像头；40、显示器；50、交换机。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参见图1至图3，如其中的图例所示，一种基于ARM和FPGA的智能网络摄像头的分析系统，包括前端采集模块10和服务器20，前端采集模块10包流媒体捕获模块和流媒体解码模块，流媒体捕获模块采用RTSP流媒体客户端，流媒体解码模块采用基于解码ARM的硬件解码器，上述RTSP流媒体客户端运行于解码ARM的系统中并分别与网络摄像头30和上述硬件解码器连接，上述服务器20设有图像识别处理模块，上述图像识别处理模块与显示器40连接，上述图像识别处理模块配置有基于FPGA的硬件加速器，解码ARM与FPGA之间通过PCle高速总线相连接，上述流媒体解码模块与上述图像识别处理模块的数据格式相同，上述RTSP流媒体客户端对多路IPC流媒体进行高速并行捕获，硬件解码器对多路IPC流媒体进行同时解码，并且实时抓取解码后图像进行输出，硬件加速器对图像进行实时目标识别。
一种实施方式中，解码ARM采用Hi3536芯片。
一种实施方式中，硬件加速器为Sobel边缘检测加速器。
一种实施方式中，硬件加速器为CNN硬件加速器，该CNN硬件加速器采用加法树和二进制数移位的方式完成并行的卷积计算。
一种实施方式中，网络摄像头30、硬件解码器以及图像识别处理模块分别通过网线电连接交换机50。
一种实施方式中，交换机50为通用千兆交换机。
一种实施方式中，硬件加速器通过PCIE高速串行计算机扩展总线连接所述图像识别处理模块。
一种实施方式中，上述图像识别处理模块通过HDMI高清连接线连接显示器40。
下面介绍上述基于ARM和FPGA的智能网络摄像头的分析方法，包括流媒体捕获过程和流媒体解码过程，
上述流媒体捕获过程包括如下步骤：
S1-1、实例化RTSP流媒体客户端的句柄，进入S1-2；
S1-2、初始化一个或多个RTSP流媒体客户端，进入S1-3；
S1-3、打开每个RTSP流媒体客户端的RTSP流，进入S1-4；
S1-4、使用RTSP流媒体客户端中的数据回调函数获取RTSP流数据，进入S1-5；
S1-5、删除每个RTSP流媒体客户端；
上述流媒体解码过程包括如下步骤：
S2-1、初始化硬件解码器，进入S2-2；
S2-2、配置硬件解码器的VB视频缓存池参数，进入S2-3；
S2-3、配置硬件解码器的VDEC解码模块参数、VPSS处理模块参数以及VO输出模块参数，使VDEC解码模块的通道与RTSP流媒体客户端一一对应，VPSS处理模块的组与VDEC解码模块的通道一一对应，VO输出模块的通道与VPSS处理模块的组一一对应，进入S2-4；
S2-4、使能VDEC解码模块的通道、VO输出模块通道的通道以及VPSS处理模块的组，进入S2-5；
S2-5、绑定对应的RTSP流媒体客户端、VDEC解码模块的通道、VPSS处理模块的组以及VO输出模块通道的通道，进入S2-7；
S2-6、一个或多个RTSP流媒体客户端送出一路或多路RTSP流媒体数据，进入S2-7；
S2-7、硬件解码器通过所述数据回调函数的使用，获取一路或多路RTSP流媒体数据，进入S2-8；
S2-8、在每个回调函数中，发送流媒体数据到与其对应的VDEC解码模块的通道中，进入S2-9；
S2-9、从每个VDEC解码模块的通道中取出解码后的图像数据，发送到与其对应的VPSS处理模块进行缩放操作，进入S2-10；
S2-10、从每个VDEC解码模块的通道中取出解码后的图像数据，发送到与其对应的VO输出模块的通道中。
当流媒体为1080P@60fps时，VDEC解码模块的个数不大于16，分辨率为720P时，VDEC解码模块的个数不大于32个，VPSS处理模块始终为128，VO输出模块始终是64。
以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (10)

1.一种基于ARM和FPGA的智能网络摄像头的分析系统，包括流媒体捕获模块、流媒体解码模块以及图像识别处理模块，其特征在于，所述流媒体捕获模块采用RTSP流媒体客户端，所述流媒体解码模块采用基于解码ARM的硬件解码器，所述RTSP流媒体客户端运行于所述解码ARM的系统中并分别与网络摄像头和所述硬件解码器连接，所述图像识别处理模块配置有基于FPGA的硬件加速器，所述解码ARM与所述FPGA之间通过PCle高速总线相连接，所述流媒体解码模块与所述图像识别处理模块的数据格式相同，所述RTSP流媒体客户端对多路IPC流媒体进行高速并行捕获，所述硬件解码器对多路IPC流媒体进行同时解码，并且实时抓取解码后图像进行输出，所述硬件加速器对图像进行实时目标识别。
2.如权利要求1所述的基于ARM和FPGA的智能网络摄像头的分析系统，其特征在于，所述解码ARM采用Hi3536芯片。
3.如权利要求1所述的基于ARM和FPGA的智能网络摄像头的分析系统，其特征在于，所述硬件加速器为Sobel边缘检测加速器。
4.如权利要求1所述的基于ARM和FPGA的智能网络摄像头的分析系统，其特征在于，所述硬件加速器为CNN硬件加速器，所述CNN硬件加速器采用加法树和二进制数移位的方式完成并行的卷积计算。
5.如权利要求1所述的基于ARM和FPGA的智能网络摄像头的分析系统，其特征在于，所述网络摄像头、所述硬件解码器以及所述图像识别处理模块分别通过网线电连接交换机。
6.如权利要求5所述的基于ARM和FPGA的智能网络摄像头的分析系统，其特征在于，所述交换机为通用千兆交换机。
7.如权利要求1所述的基于ARM和FPGA的智能网络摄像头的分析系统，其特征在于，所述硬件加速器通过PCIE高速串行计算机扩展总线连接所述图像识别处理模块。
8.如权利要求1所述的基于ARM和FPGA的智能网络摄像头的分析系统，其特征在于，所述图像识别处理模块通过HDMI高清连接线连接显示器。
9.如权利要求1-8任一所述的基于ARM和FPGA的智能网络摄像头系统的分析方法，包括流媒体捕获过程和流媒体解码过程，其特征在于：
所述流媒体捕获过程包括如下步骤：
S1-1、实例化RTSP流媒体客户端的句柄，进入S1-2；
S1-2、初始化一个或多个RTSP流媒体客户端，进入S1-3；
S1-3、打开每个所述RTSP流媒体客户端的RTSP流，进入S1-4；
S1-4、使用RTSP流媒体客户端中的数据回调函数获取RTSP流媒体数据，进入S1-5；
S1-5、删除每个所述RTSP流媒体客户端；
所述流媒体解码过程包括如下步骤：
S2-1、初始化硬件解码器，进入S2-2；
S2-2、配置所述硬件解码器的VB视频缓存池参数，进入S2-3；
S2-3、配置所述硬件解码器的VDEC解码模块参数、VPSS处理模块参数以及VO输出模块参数，使所述VDEC解码模块的通道与所述RTSP流媒体客户端一一对应，所述VPSS处理模块的组与所述VDEC解码模块的通道一一对应，所述VO输出模块的通道与所述VPSS处理模块的组一一对应，进入S2-4；
S2-4、使能所述VDEC解码模块的通道、所述VO输出模块通道的通道以及所述VPSS处理模块的组，进入S2-5；
S2-5、绑定对应的RTSP流媒体客户端、VDEC解码模块的通道、VPSS处理模块的组以及VO输出模块通道的通道，进入S2-7；
S2-6、一个或多个所述RTSP流媒体客户端送出一路或多路RTSP流媒体数据，进入S2-7
S2-7、所述硬件解码器通过所述数据回调函数的使用，获取所述一路或多路RTSP流媒体数据，进入S2-8；
S2-8、在每个回调函数中，发送流媒体数据到与其对应的VDEC解码模块的通道中，进入S2-9；
S2-9、从每个VDEC解码模块的通道中取出解码后的图像数据，发送到与其对应的VPSS处理模块进行缩放操作，进入S2-10；
S2-10、从每个VDEC解码模块的通道中取出解码后的图像数据，发送到与其对应的VO输出模块的通道中。
10.如权利要求9所述的基于ARM和FPGA的智能网络摄像头系统的分析方法，其特征在于，当流媒体为1080P@60fps时，VDEC解码模块的个数不大于16。
CN201710335200.6A 2017-05-12 2017-05-12 基于arm和fpga的智能网络摄像头的分析系统及分析方法 Pending CN107295302A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710335200.6A CN107295302A (zh) 2017-05-12 2017-05-12 基于arm和fpga的智能网络摄像头的分析系统及分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710335200.6A CN107295302A (zh) 2017-05-12 2017-05-12 基于arm和fpga的智能网络摄像头的分析系统及分析方法

Publications (1)

Publication Number Publication Date
CN107295302A true CN107295302A (zh) 2017-10-24

Family

ID=60094599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710335200.6A Pending CN107295302A (zh) 2017-05-12 2017-05-12 基于arm和fpga的智能网络摄像头的分析系统及分析方法

Country Status (1)

Country Link
CN (1) CN107295302A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787871A (zh) * 2018-12-21 2019-05-21 杭州创谐信息技术股份有限公司 基于fpga的异构视频准入分析系统和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104168454A (zh) * 2014-08-06 2014-11-26 广州洪森科技有限公司 HSV-iDCN综合智能视频监控处理平台
CN105122831A (zh) * 2013-02-02 2015-12-02 挪佛麦迪哥股份公司 具有硬件模块的用于视频处理的嵌入式系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105122831A (zh) * 2013-02-02 2015-12-02 挪佛麦迪哥股份公司 具有硬件模块的用于视频处理的嵌入式系统
CN104168454A (zh) * 2014-08-06 2014-11-26 广州洪森科技有限公司 HSV-iDCN综合智能视频监控处理平台

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RUNBIN SHI ET AL: "A Locality Aware Convolutional Neural Networks Accelerator", 《2015 EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN》 *
孙志豪等: "基于ARM和FPGA的Sobel边缘检测异构系统", 《电脑知识与技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787871A (zh) * 2018-12-21 2019-05-21 杭州创谐信息技术股份有限公司 基于fpga的异构视频准入分析系统和方法

Similar Documents

Publication Publication Date Title
US9172907B2 (en) Method and apparatus for dynamically adjusting aspect ratio of images during a video call
CN103501310B (zh) 一种基于可视电话的电脑桌面共享的控制方法
CN101039417A (zh) 多个分块并行压缩视频数据装置及其压缩方法
CN108134916B (zh) 一种4k终端和4k终端的数据处理方法
CN102547228A (zh) 基于本地存储和分辨率分级传输的高清网络视频监控系统
CN205647807U (zh) 视频采集与转发系统
CN107959818A (zh) 一体化终端和一体化终端的数据处理方法
CN108124158B (zh) 多媒体终端及多媒体终端的数据处理方法
CN110740289B (zh) 一种获取告警的系统和方法
CN211352345U (zh) 一种5g多路直播系统
CN206117878U (zh) 智能视频分析装置、设备及视频监控系统
CN107295302A (zh) 基于arm和fpga的智能网络摄像头的分析系统及分析方法
CN202385222U (zh) 一种网络液晶电视的远程监控系统
Leng et al. Semantic-aware virtual reality video streaming
CN110659080B (zh) 页面显示方法、装置、电子设备及存储介质
CN105430297B (zh) 多视频格式向iidc协议视频格式转换的自动控制系统
CN204795334U (zh) 可信号预览的图像拼接处理系统
CN112423139A (zh) 基于移动终端的多机位直播方法、系统、设备及存储介质
CN107071356A (zh) 一种多媒体优化服务器及其视频信息处理方法
CN103634694A (zh) 一种基于ip的流媒体播放方法及系统
CN115346123A (zh) 一种基于智能网关的智慧灯杆自治系统
CN103595926B (zh) 一种分布式图像边缘融合处理系统
CN103716528A (zh) 一种基于触控终端的ptz摄像机远程控制的系统和方法
CN107172366A (zh) 一种视频预览方法
CN209419734U (zh) 一种视频会议系统的音视频外设扩展装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171024

RJ01 Rejection of invention patent application after publication