CN107273171A - 一种fpga板卡的烧录方法及装置 - Google Patents

Abstract

本发明公开了一种FPGA板卡的烧录方法，包括通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录FPGA板卡的烧录请求，并应答该烧录请求；判断主机发送的烧录密码是否正确，如果是，则获取主机的发送的烧录数据，并将烧数据烧写在FPGA板卡的Flash内。该烧录方法通过FPGA板卡的PCIe接口和主机的PCIe连接器进行认证和接收烧录数据，避免了通过外接的USB‑Blaster烧录器接收烧录数据，在成本较小的情况下，提高了烧录FPGA板卡的安全性。而且，由于该烧录方法采用了PCIe接口，可以使得FPGA板卡的Flash刷新速率获得很大提高。此外，本发明公开了一种FPGA板卡的烧录装置，效果如上。

Description

一种FPGA板卡的烧录方法及装置

技术领域

本发明涉及专用集成电路领域，特别涉及一种FPGA板卡的烧录方法及装置。

背景技术

现场可编程门阵列(FPGA)是一种完全可重置的半定制电路，灵活性高，用户能够通过动态配置FPGA芯片来实现自定义硬件功能，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。而且，由于FPGA芯片融合了专用集成电路(ASIC)、CPU和CPU系统，能够提高硬件的速度和稳定性。

在目前使用的FPGA板卡的烧录方法中，主机通过由USB-Blaster烧录器的一端与主机的USB接口连接，另一端与FPGA板卡的JTAG接口连接而成的烧录FPGA板卡的通路，将FPGA板卡的烧录数据发送至FPGA板卡。但是，由于该烧录方法需要使用外接的USB-Blaster烧录器，不仅增加了成本，还使得FPGA板卡内的工程文件很容易被篡改，出现安全隐患。

因此，如何在成本较小的情况下，提高烧录FPGA板卡的安全性是本领域技术人员目前需要解决的技术问题。

发明内容

本发明的目的是提供一种FPGA板卡的烧录方法及装置，在成本较小的情况下，提高了烧录FPGA板卡的安全性。

为了解决上述技术问题，本发明提供一种FPGA板卡的烧录方法，包括：

通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录所述FPGA板卡的烧录请求，并应答所述烧录请求；

判断所述主机发送的烧录密码是否正确，如果是，则获取所述主机的发送的烧录数据，并将所述烧数据烧写在所述FPGA板卡的Flash内。

优选地，当判断所述烧录密码错误时，则还包括：

发送烧写失败的消息至所述主机。

优选地，在发送烧写失败的消息至所述主机后，还包括：

继续接收所述主机发送的所述烧录密码，直到所述烧录密码错误的次数大于预设次数时，关闭烧录状态。

优选地，所述预设次数为3次。

优选地，在关闭所述烧录状态后，还包括：

接收所述主机发送的解锁码，并判断所述解锁码是否正确，如果是，则开启所述烧录状态。

优选地，当判断所述解锁码错误时，则还包括：发送开启烧录状态失败的消息至所述主机。

优选地，在所述烧录数据烧写完成后，还包括：

发送烧写成功的消息至所述主机。

为了解决上述技术问题，本发明还提供一种FPGA板卡的烧录装置，包括：

应答模块，用于通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录所述FPGA板卡的烧录请求，并应答所述烧录请求；

判断模块，用于判断所述主机发送的烧录密码是否正确，如果是，则触发烧录模块；

所述烧录模块，获取所述主机的发送的烧录数据，并将所述烧数据烧写在所述FPGA板卡的Flash内。

优选地，所述烧录装置还包括：

锁定模块，用于继续接收所述主机发送的所述烧录密码，直到所述烧录密码错误的次数大于预设次数时，关闭烧录状态。

优选地，所述烧录装置还包括：

解锁模块，用于接收所述主机发送的解锁码，并判断所述解锁码是否正确，如果是，则开启所述烧录状态。

相对于现有技术而言，本发明提供的FPGA板卡的烧录方法，通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录FPGA板卡的烧录请求，并应答烧录请求；然后，判断主机发送的烧录密码是否正确，如果是，则获取主机的发送的烧录数据，并将烧数据烧写在FPGA板卡的Flash内，完成烧录。由此可见，该烧录方法通过FPGA板卡的PCIe接口和主机的PCIe连接器进行认证和接收烧录数据，而避免了通过外接的USB-Blaster烧录器接收烧录数据，在成本较小的情况下，提高了烧录FPGA板卡的安全性。另外，由于本发明提供的FPGA板卡的烧录方法采用了PCIe接口，可以使得FPGA板卡的Flash刷新速率获得很大提高。本发明还提供了一种FPGA板卡的烧录装置，效果如上。

附图说明

为了更清楚地说明本发明实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例提供的一种FPGA板卡的烧录方法的流程图；

图2为主机烧录FPGA板卡的架构示意图；

图3为主机烧录FPGA板卡的流程图；

图4为本发明实施例提供的一种FPGA板卡的烧录装置的结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下，所获得的所有其他实施例，都属于本发明保护范围。

本发明的目的是提供一种FPGA板卡的烧录方法及装置，在成本较小的情况下，提高了烧录FPGA板卡的安全性。

为了使本领域的技术人员更好的理解本发明技术方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。

实施例一

图1为本发明实施例提供的一种FPGA板卡的烧录方法的流程图。如图1所示，FPGA板卡的烧录方法包括：

S10：通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录FPGA板卡的烧录请求，并应答烧录请求。

FPGA板卡通过将自身的PCIe接口与主机的PCIe连接器进行连接而形成的烧录通路，接收主机发送的用于烧录FPGA板卡的烧录请求，并发送应答该烧录请求的消息至主机，为进行安全烧录FPGA板卡做准备。而且，由于该烧录方法避免了使用外接的USB-Blaster烧录器建立烧录FPGA板卡的通路，从而节约了成本。

S11：判断主机发送的烧录密码是否正确，如果是，则进入步骤S12。

当FPGA板卡将应答烧录请求的消息发送至主机后，等待接收主机发来的烧录密码，并且，当接收到烧录密码后，对该烧录密码进行判断，如果该烧录密码正确，则发送获取烧录数据的消息至主机，进行烧录FPGA板卡的下一个步骤S12；如果该烧录密码错误，FPGA板卡则停止继续执行烧录操作，例如，直接中止本次烧录，或者保持等待接收主机下一次发来的烧录密码，或者仅暂停本次烧录，以等待接收其它特殊指令等。而且，由于该方法需要在FPGA板卡接收到的主机发来的烧录密码正确的情况下，才能进行烧录FPGA板卡的下一个步骤S12，从而保护了用户信息，提高了烧录FPGA板卡的安全性。

作为优选地实施方式，当判断烧录密码错误时，FPGA板卡发送烧写失败的消息至主机，从而达到提示进行烧录FPGA板卡的相关操作人员的目的，以便于进行烧录FPGA板卡的相关操作人员采取相应的措施完成烧录。

作为优选地实施方式，FPGA板卡在发送烧写失败的消息至主机后，继续接收主机发送的烧录密码，并且在FPGA板卡中预先设置允许烧录密码错误的最大次数。当FPGA板卡接收到的烧录密码错误时，FPGA板卡对主机发送的烧录密码的错误次数进行计数，如果主机发送的烧录密码的错误次数超过预先设置的允许烧录密码错误的最大次数(预设次数)，则关闭FPGA板卡的烧录状态，即FPGA板卡中止本次烧录，并且停止应答主机发来的任何烧录请求。

优选地，上述预设次数为3次，既能给予进行烧录FPGA板卡的相关操作人员更正烧录密码的机会，又能起到防止烧录密码被暴力破解的作用。可以理解的是，该优选方式不是唯一的方式，还可以依据实际使用情况，将预设次数设置为2次、4次或5次等。

当然，如果FPGA板卡的烧录状态可以被关闭，那么为了提高FPGA板卡的利用率，还可以对应的设置超级管理员，且超级管理员可以通过发送正确的解锁码至FPGA板卡，开启烧录状态。具体的，在FPGA板卡关闭烧录状态后，FPGA板卡虽然停止应答主机发送的烧录请求，但是能够继续接收超级管理员发送的解锁码，并判断该解锁码是否正确，如果是，则开启FPGA板卡的烧录状态；如果否，则保持关闭FPGA板卡的烧录状态。也就是说，在FPGA板卡关闭烧录状态后，如果需要重新开启烧录状态，那么超级管理员只需要发送正确的解锁码至FPGA板卡，就能够开启FPGA板卡的烧录状态。

优选地，当FPGA板卡接收到的解锁码错误时，可以发送开启烧录状态失败的消息至主机，以提示超级管理员更正解锁码。当然，为了保护用户的信息安全，也可以设置允许解锁码错误的最大次数，当FPGA板卡接收到解锁码错误时，开始对解锁码错误的次数进行计数，直到解锁码错误的次数大于预设的允许解锁码错误的最大次数，则停止接收解锁码。

S12：获取主机的发送的烧录数据，并将烧数据烧写在FPGA板卡的Flash内。

作为优选地实施方式，在烧录数据烧写完成后，FPGA板卡发送烧写成功的消息至主机，以提示进行烧录FPGA板卡的相关操作人员烧录成功。

作为优选地实施方式，为了防止进行烧录FPGA板卡的相关操作人员连续的误操作，可以设置接收烧录密码的最小时间间隔，当第二次接收到烧录密码的时间距离第一次接收到烧录密码的时间小于接收烧录密码的最小是时间间隔时，FPGA板卡忽略第二次接收到的烧录密码。同理，为了防止超级管理员连续的误操作，可以设置接收解锁码的最小时间间隔，当第二次接收到解锁码的时间距离第一次接收到解锁码的时间小于接收解锁码的最小时间间隔时，FPGA板卡忽略第二次接收到的解锁码。

值得一提的是，本发明实施例提供的FPGA板卡的烧录方法，使用FPGA板卡自身的PCIe接口与主机的PCIe连接器连接而成的烧录FPGA板卡的通路完成烧录，由于PCIe本身为一种高速接口，所以在使用该烧录方法进行刷新操作时，能够有效地提高刷新速率，尤其是在FPGA板卡数目众多，大规模部署数据中心时，其效果更为显著。

综上所述，本发明实施例提供的FPGA板卡的烧录方法，通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录FPGA板卡的烧录请求，并应答烧录请求；然后，判断主机发送的烧录密码是否正确，如果是，则获取主机的发送的烧录数据，并将烧数据烧写在FPGA板卡的Flash内，完成烧录。

由此可见，该烧录方法通过FPGA板卡的PCIe接口和主机的PCIe连接器进行认证和接收烧录数据，而避免了通过外接的USB-Blaster烧录器接收烧录数据，在成本较小的情况下，提高了烧录FPGA板卡的安全性。另外，由于本发明提供的FPGA板卡的烧录方法采用了PCIe接口，可以使得FPGA板卡的Flash刷新速率获得很大提高。

为了使本领域的技术人员更好的理解本发明的技术方案，下面通过详细介绍一个烧录FPGA板卡的全过程，对本发明的技术方案作进一步的说明。

图2为主机烧录FPGA板卡的架构示意图。如图2所示，在进行烧录FPGA板卡2之前，先将FPGA板卡2的PCIe接口20与主机1的PCIe连接器10连接。

图3为主机烧录FPGA板卡的流程图，如图3所示，主机烧录FPGA板卡时，包括：

步骤S30：主机发送烧录FPGA板卡的烧录请求至FPGA板卡，并等待应答；

步骤S31：FPGA板卡接收该烧录请求后应答该烧录请求，并等待接收烧录密码；

步骤S32：主机发送烧录密码至FPGA板卡，并等待应答；

步骤S33：FPGA板卡接收到烧录密码后，判断该烧录密码是否正确，如果是，则进入步骤S38；如果否，则进入步骤S34；

步骤S34：FPGA板卡对烧录密码的错误次数进行计数，并判断烧录密码的错误次数是否大于3次，如果是，进入步骤S35；如果否，则进入步骤S32；

步骤S35：FPGA板卡关闭烧录状态；

步骤S36：FPGA板卡接收超级管理员的解锁码，并判断该解锁码是否正确，如果是，进入步骤S37；如果否，则重复本步骤；

步骤S37：FPGA板卡开启烧录状态，进入步骤S30；

步骤S38：FPGA板卡获取烧录数据，并将烧录数据烧写在FPGA板卡的Flash。

上文以主机烧录FPGA板卡为例，对整个烧录过程进行了详细的说明。在主机烧录FPGA板卡时，首先将FPGA板卡的PCIe接口与由主机的PCIe连接器连接，形成烧录通路，并通过该通路进行烧录操作，避免了通过外接的USB-Blaster烧录器接收烧录数据；此外，在FPGA板卡接收烧录数据前，还进行了安全验证，因此，本发明实施例提供的FPGA板卡的烧录方法，在成本较小的情况下，提高了烧录FPGA板卡的安全性。另外，由于本发明实施例提供的FPGA板卡的烧录方法采用了PCIe接口，可以使得FPGA板卡的Flash刷新速率获得很大提高。

而且，本发明实施例提供的FPGA板卡的烧录方法，在FPGA板卡接收到的烧录密码错误次数超过3次的情况下，FPGA板卡会关闭自身的烧录状态，进入接收超级管理员的解锁码的状态，只有在超级管理员的通过主机发送的解锁码正确的情况下，FPGA板卡才会继续接收主机发来的用于烧录FPGA板卡的烧录请求并应答，从而进一步地提高了FPGA板卡的安全性和利用率。

上文对于FPGA板卡的烧录方法进行了详细的描述，本发明还提供了一种与烧录方法对应的FPGA板卡的烧录装置。由于装置部分的实施例与方法部分的实施例相互对应，因此，装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

实施例二

图4为本发明实施例提供的一种FPGA板卡的烧录装置的结构图。如图4所示，FPGA板卡的烧录装置包括：

应答模块40，用于通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录FPGA板卡的烧录请求，并应答烧录请求；

判断模块41，用于判断主机发送的烧录密码是否正确，如果是，则触发烧录模块；

烧录模块42，用于获取主机的发送的烧录数据，并将烧数据烧写在FPGA板卡的Flash内。

优选地，该烧录装置还包括：

锁定模块，用于继续接收主机发送的烧录密码，直到烧录密码错误的次数大于预设次数时，关闭烧录状态。

优选地，该烧录装置还包括：

解锁模块，用于接收主机发送的解锁码，并判断解锁码是否正确，如果是，则开启烧录状态。

本发明实施例提供的FPGA板卡的烧录装置，通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录FPGA板卡的烧录请求，并应答烧录请求；然后，判断主机发送的烧录密码是否正确，如果是，则获取主机的发送的烧录数据，并将烧数据烧写在FPGA板卡的Flash内，完成烧录。由此可见，该烧录装置通过FPGA板卡的PCIe接口和主机的PCIe连接器进行认证和接收烧录数据，而避免了通过外接的USB-Blaster烧录器接收烧录数据，在成本较小的情况下，提高了烧录FPGA板卡的安全性。另外，由于本发明提供的FPGA板卡的烧录装置采用了PCIe接口，可以使得FPGA板卡的Flash刷新速率获得很大提高。

以上对本发明所提供的FPGA板卡的烧录方法及装置进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明都是与其它实施例的不用之处，各个实施例之间相同相似部分互相参见即可。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何变体意在涵盖非排他性的包含，从而使得包括一系列的要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种FPGA板卡的烧录方法，其特征在于，包括：

通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录所述FPGA板卡的烧录请求，并应答所述烧录请求；

判断所述主机发送的烧录密码是否正确，如果是，则获取所述主机的发送的烧录数据，并将所述烧数据烧写在所述FPGA板卡的Flash内。

2.根据权利要求1所述的烧录方法，其特征在于，当判断所述烧录密码错误时，则还包括：

发送烧写失败的消息至所述主机。

3.根据权利要求2所述的烧录方法，其特征在于，在发送烧写失败的消息至所述主机后，还包括：

继续接收所述主机发送的所述烧录密码，直到所述烧录密码错误的次数大于预设次数时，关闭烧录状态。

4.根据权利要求3所述的烧录方法，其特征在于，所述预设次数为3次。

5.根据权利要求3所述的烧录方法，其特征在于，在关闭所述烧录状态后，还包括：

接收所述主机发送的解锁码，并判断所述解锁码是否正确，如果是，则开启所述烧录状态。

6.根据权利要求5所述的烧录方法，其特征在于，当判断所述解锁码错误时，则还包括：发送开启烧录状态失败的消息至所述主机。

7.根据权利要求1-6任意一项所述的烧录方法，其特征在于，在所述烧录数据烧写完成后，还包括：

发送烧写成功的消息至所述主机。

8.一种FPGA板卡的烧录装置，其特征在于，包括：

应答模块，用于通过FPGA板卡的PCIe接口接收由主机的PCIe连接器发送的用于烧录所述FPGA板卡的烧录请求，并应答所述烧录请求；

判断模块，用于判断所述主机发送的烧录密码是否正确，如果是，则触发烧录模块；

所述烧录模块，获取所述主机的发送的烧录数据，并将所述烧数据烧写在所述FPGA板卡的Flash内。

9.根据权利要求8所述的烧录装置，其特征在于，还包括：

锁定模块，用于继续接收所述主机发送的所述烧录密码，直到所述烧录密码错误的次数大于预设次数时，关闭烧录状态。

10.根据权利要求9所述的烧录装置，其特征在于，还包括：

解锁模块，用于接收所述主机发送的解锁码，并判断所述解锁码是否正确，如果是，则开启所述烧录状态。