CN107255962B - 一种内嵌微处理器核和完整硬件操作系统的微控制器架构 - Google Patents

Abstract

本发明属于微控制器与实时操作系统技术领域，涉及一种内嵌微处理器核和完整硬件操作系统的微控制器架构，微处理器内包含寄存器组资源，寄存器组资源与映射寄存器组库之间通过寄存器互连总线连接，微处理器核与半硬件操作系统通过高速互联总线连接，映射寄存器组库、微处理器核和半硬件操作系统集成在一个芯片内构成内嵌完整硬件操作系统的微处理器，内嵌完整硬件操作系统的微处理器通过片内外设总线与片内功能模块控制器组连接构成内嵌微处理器核完整硬件操作系统的微控制器；应用该技术方案能够生产出高实时性、高灵活度、高适应性、高可靠性的微控制器，提高应用系统的集成度，满足不同应用领域的需求，进而提高系统的可靠性和稳定性。

Description

一种内嵌微处理器核和完整硬件操作系统的微控制器架构

技术领域：

本发明属于微控制器与实时操作系统技术领域，涉及一种内嵌微处理器核和完整硬件操作系统的微控制器架构，将硬件实时操作系统与微处理器集成到一个芯片内，构成一片内含处理器和操作系统的单片集成电路，有效地提高微控制器的实时性、灵活性和适应性。

背景技术：

嵌入式系统由硬件和软件两部分组成，二者相互独立、相互依存，硬件是软件的载体，软件通过硬件发挥作用，其中，硬件主要包括嵌入式处理器和应用接口电路等；软件主要包括嵌入式操作系统和嵌入式应用软件等。嵌入式系统在工业控制、消费电子、通信设备、汽车电子、医疗电子、机械电子、视频电子和数码电子等领域得到广泛的应用。据市场调查公司IDC预测：从2011年到2016年，全球智能系统设备的数量将从230亿台激增至460亿台，行业总体收入将从1.3万亿美元攀升至2.3万亿美元。2016年，智能系统设备的出货量将占所有出货电子系统设备的37.1％以上。

根据评测，用中等性能的处理器运行纯软件操作系统来实现100Mbps带宽的TCP/IP应用，只有10％时间用于真正的TCP/IP协议处理，37％用于嵌入式实时操作系统(RTOS)，32％用于校验和计算，10％用于TCP头重置，10％用于内存复制，因此较好的改进方式，是将RTOS、校验和计算等硬件化，这些被硬件化的部分基本很少需要改变。

微控制器和嵌入式操作系统是智能产品的核心，嵌入式操作系统需要运行在微控制器上，针对特定的实时性要求严格的应用场景，比如工业控制、军事武器，更需要嵌入式实时操作系统的支持。常见嵌入式实时操作系统有VxWorks、μCLinux、μC/OS-II、Nucleus、QNX、eCos、RT-Thread等，嵌入式操作系统运行的可靠性和实时性，直接决定着智能产品的确定性和稳定性。

随着嵌入式系统对实时性和运行效率要求的提高，人们已经提出了将嵌入式实时操作系统实施软件硬件化，即将嵌入式实时操作系统(软件)分别由软件和硬件两个部分实现，其中，硬件部分主要实现RTOS的任务调度、定时器管理、事件管理等工作，软件部分主要实现RTOS的任务切换(所谓任务切换就是将当前正在执行任务的堆栈指针寄存器、程序状态字寄存器、通用寄存器组压入堆栈，将当前需要切换执行任务的堆栈指针寄存器、程序状态字寄存器、通用寄存器组弹出堆栈)。任务切换主要是操作微处理器内部的寄存器，由于微处理器内部通常只有一套寄存器(1个堆栈指针寄存器、1个程序状态字寄存器、1组通用寄存器组等)，因此任务切换一般只能由软件进行堆栈操作来实现，在现有嵌入式系统应用中，任务切换占用了大量的处理器时间。

微控制器是智能终端、智能设备、智能系统的核心部件，广泛地应用于航空航天、工业控制、武器装备、汽车电子、信息产品、物联网等相关技术领域。根据市场研究公司ICInsights研究结果：全球微控制器市场出货量2012年为20亿颗、2015年将达到254亿颗。随着各类应用功能的复杂化和智能化，微控制器的性能得到极大提高，嵌入式操作系统也得以普及应用，从体系结构的角度看，微控制器包含微处理器核(CPU-Core)和多种接口功能模块(也称为接口控制器)，微控制器的架构是静态的、接口功能模块是固定的，微控制器内部集成各种接口控制器，但是其内部没有集成硬件操作系统。基于功能模块描述的微控制器的基本架构如图1所示，图1中CPU-Core为处理器核，iBUS为微控制器片内总线，Cache为高速缓存，GPIOC为通用输入输出IO口控制器，nUARTC为n个RS-232-C串行总线控制器，nSPIC为n个SPI总线控制器，nIICC为n个IIC总线控制器，nIISC为n个IIS总线控制器，nUSBC为n个USB总线控制器，nNIC为n个以太网口控制器，nLCDC为n个LCD液晶控制器，nINTC为n个中断控制器，nPCIEC为n个PCIE控制器，nDMAC为n个DMA控制器，MMC为存储器控制器，nCRCC为n个CRC校验控制器，nAESC为n个AES加密控制器，nSATAC为n个SATA硬盘控制器，JTAGC为JTAG调试控制器等，其模块种类可达百种；图1所示的微控制器架构是以CPU核(CPU-Core)为核心通过芯片片内外设互连总线(iBUS)集成了多种接口控制器。微控制器的功能是由生产商定义设计的，出厂时就已经完全确定了，所设计的模块都已经静态地存在于微控制器芯片内部，就微控制器所拥有的功能模块而言：生产商无法满足所有应用的需求；而微控制器片内集成的功能模块也是用户不能增加、不能删除的(不用既浪费)；同样用户所需要的模块微控制器也可能不具有。嵌入式微控制器的主要发展方向包括不断研发不同的接口控制器和实现接口控制器的可配置、可重构。因此，如果能够将“处理器和完整硬件操作系统”集成在同一个芯片中，实现一个“内嵌实时操作系统的片上计算系统(SoCoS)”，那么操作系统的可靠性和实时性将得到更好的保证，智能产品的性能将得到极大的提高，智能产品的研发周期将极大地缩短。

软件嵌入式实时操作系统内核主要包括任务调度器、任务切换器、定时器、事件管理器(包括信号量、互斥信号量、消息邮箱、消息队列等通信与同步机制)等部件。其中，任务调度器主要从任务就绪表中查找最高优先级的就绪任务并计算其最高优先级；任务切换器主要使CPU停止对当前任务的执行并保存当前任务的现场(主要是寄存器组压栈)，然后恢复最高优先级就绪任务的现场(主要是寄存器组出栈)并执行该就绪任务；定时器主要管理系统与定时相关的工作；事件管理器主要管理系统的事件实现系统的同步与通信。在软件嵌入式实时操作系统内核的硬件化过程中，需要对任务调度器、任务切换器、定时器、事件管理器等逐一进行硬件化。其中，任务调度器、定时器、事件管理器等都有相关的研究与实现，目前只有“任务切换器”没能实现。因此，现有的硬件实时操作系统(只对任务调度器、定时器、事件管理器等进行了硬件化)尚不能称之为完整的硬件实时操作系统，我们称之为半硬件操作系统。

在软件嵌入式实时操作系统内核的任务切换中，主要工作包括现场保护、现场恢复、产生中断等。假设：系统时钟周期为CLK，微处理器为流水线结构、有M个寄存器(如M＝32)，压栈与出栈指令执行周期均为1个时钟周期CLK，中断响应为12个时钟周期CLK。则，一次任务切换所花费的时间为：(2*M+12)个CLK时钟周期。

在现有软件嵌入式实时操作系统的完整硬件化中，“任务切换器”是一直没能实现硬件化的部分，主要原因如下：一是现有微处理器的内部寄存器组资源RBank(一般包括1个程序计数器(PC)、1个堆栈指针寄存器(SPR)、1个程序状态字寄存器(PSWR)、1组通用寄存器组(R0～Rn)等)都是唯一的，而且RBank是不能扩充的；二是在现有微处理器中，每个任务的运行都需要且只能是独享使用微处理器内部寄存器组资源RBank的，因此任务切换时就需要通过对寄存器组资源RBank压栈和出栈操作实现任务运行现场的切换(实际上任务切换就是任务运行现场的切换)；三是在多任务中，如果每个任务都拥有一组RBank，那么K个任务就需要K组RBank；四是如果要实现K个任务的硬件切换，那么就需要在微处理器内部扩展出K组RBank。

发明内容：

本发明的目的在于克服现有技术存在的缺点，寻求设计提出了一种内嵌微处理器核和完整硬件操作系统的微控制器架构，首先对“任务切换器”硬件化、实现完整硬件操作系统；然后将微处理器核和完整硬件操作系统集成到同一个芯片内部、实现了内嵌硬件操作系统的微处理器(HCPU)；再通过片内外设互连总线iBUS把内嵌完整硬件操作系统的微处理器(HCPU)与片内功能模块控制器组连接起来、构成内嵌完整硬件操作系统的微控制器(HMCU)。

为了实现上述目的，本发明所述微控制器架构的主体结构包括内嵌完整硬件操作系统的微处理器(HCPU)、映射寄存器组库(REG-Banks)、微处理器核(CPU-Core)、半硬件操作系统(h-HRTOS)和片内功能模块控制器组；微处理器(HCPU)内包含寄存器组资源(RBank)，寄存器组资源(RBank)与映射寄存器组库(REG-Banks)之间通过寄存器互连总线(RBUS)连接，微处理器核(CPU-Core)与半硬件操作系统(h-HRTOS)通过高速互联总线(HBUS)连接，映射寄存器组库(REG-Banks)、微处理器核(CPU-Core)和半硬件操作系统(h-HRTOS)集成在一个芯片内构成内嵌完整硬件操作系统的微处理器(HCPU)，内嵌完整硬件操作系统的微处理器(HCPU)通过片内外设总线(iBUS)与片内功能模块控制器组连接构成内嵌微处理器核完整硬件操作系统的微控制器(HMCU)。

本发明所述映射寄存器组库(REG-Banks)包含K个映射寄存器组(RBankk，k∈[1,K])，K值根据实际需要确定；寄存器组资源(RBank)和映射寄存器组库中的每个映射寄存器通过多路选择器(MUX)和寄存器互连总线(RBUS)相对应互连，实现在微处理器内部扩展多组寄存器组的方案，即在不改变现有微处理器的内部寄存器组资源RBank[SPR,PSWR,R0～Rn]的基础上(其中，Rn可以用作程序计数器PC)，为微处理器内部的寄存器组资源外扩K组映射寄存器组RBankk,k∈[1,K](即RBank1～RBankK)，其中，RBankk∈[RBank1,RBankK]称为RBank的一个映射寄存器组，映射寄存器组(RBankk，k∈[1,K])包括1个堆栈指针寄存器(SPRk)、1个程序状态字寄存器(PSWRk)和1组(n+1个)通用寄存器(Rk0～Rkn)，记为RBankk[SPRk,PSWRk,Rk0～Rkn]或简记为RBankk，微处理器(HCPU)中添加设计了一条RBank切换指令，控制多路选择器(MUX)的切换操作，当第k个就绪任务需要切换为当前任务运行时，微处理器(HCPU)中运行一条RBank切换指令，实现寄存器组资源(RBank)与映射寄存器组(RBankk)之间的互连与切换。

本发明所述微处理器的RBank切换指令的指令格式为：<opcode>des,src；其中，opcode为操作码，可以参考数据传输MOV操作设计；des为目的操作数，即MUX切换命令寄存器的地址，使用直接寻址、寄存器间接寻址；src为源操作数，即任务识别码TskID，使用寄存器寻址、立即寻址；RBank切换指令将源操作数传送到任务切换命令寄存器(TskIDR)，实现任务切换。

本发明所述映射寄存器组库与微处理器内部的寄存器组资源(RBank)之间在任务切换时，微处理器(HCPU)使用任务识别码TskID选择就绪任务切换所使用的映射寄存器(RBankk(k＝TskID))，微处理器核将任务识别码TskID写入任务切换命令寄存器(TskIDR)，微处理器内部的寄存器组资源(RBank)与映射寄存器(RBankk)的映射方法与关系为：使用多路选择器(MUX)将现有微处理器的内部寄存器组资源RBank[SPR,PSWR,R0～Rn]连接到外扩的映射寄存器RBankk[SPRk,PSWRk,Rk0～Rkn]上，其中SPR连接到SPRk，PSWR连接到PSWRk，R0连接到Rk0，……，Rn连接到Rkn，k∈[1,K]。

本发明内嵌完整硬件操作系统的微处理器(HCPU)还包括由任务切换命令寄存器(TskIDR)和多路选择器(MUX)组成的总线切换控制模块(MUXM)；寄存器组资源(RBank)、总线切换控制模块(MUXM)、映射寄存器组库(REG-Banks)组成硬件“任务切换器”；微处理器核(CPU core)和总线切换控制模块(MUXM)之间、总线切换控制模块(MUXM)和映射寄存器组库(REG-Banks)之间分别通过寄存器互连总线(RBUS)连接。

本发明所述的任务切换过程为：使用映射寄存器组库(REG-Banks)实现保存与恢复寄存器组资源RBank，当半硬件操作系统(h-HRTOS)生成最高优先级为HPrio的任务后，在进行任务切换时，首先使用任务切换命令寄存器(TskIDR)的当前值，建立正在运行任务所使用的映射寄存器组与寄存器组资源(RBank)的互连，并同步保存寄存器组资源(RBank)的数据到正在运行任务所使用的映射寄存器中；然后采用如下两种方式之一实现任务现场恢复：第一种方式是通过任务切换中断信号(INTRx-y)向微处理器(HCPU)提出任务切换请求，半硬件操作系统(h-HRTOS)通过高速互联总线(HBUS)将HPrio发送给微处理器(HCPU)，微处理器(HCPU)接收到HPrio后，执行任务切换指令将任务切换命令TskID(可以使用HPrio+1作为TskID)传送给任务切换命令寄存器(TskIDR)，控制多路选择器(MUX)建立新就绪任务所对应的映射寄存器组与寄存器组资源(RBank)的互连，并同步恢复就绪任务所对应的映射寄存器数据到寄存器组资源(RBank)中；第二种方式是半硬件操作系统(h-HRTOS)直接将HPrio+1发送给任务切换命令寄存器(TskIDR)，建立新就绪任务所对应的映射寄存器组与寄存器组资源(RBank)的互连，并同步恢复就绪任务所对应的映射寄存器数据到寄存器组资源(RBank)中。

本发明所述半硬件操作系统(h-HRTOS)的主体架构包括定时管理器、事件管理器、任务管理器和总线接口管理器，其中，定时管理器由系统硬件定时器实现任务的延时和周期执行，在设定任务执行周期或延时时间后，当设定的时间定时到时便会使对应任务就绪，并触发硬件内核的任务调度器，产生一次任务调度中断，每一个任务需要一个定时器，用于管理一个任务的延时和运行周期，如果系统有N个任务则需要N个定时器；任务管理器实现任务控制块(TCB，TaskControl Block)队列的操作与管理，所有未执行任务存放在任务等待表和立体任务就绪表中，任务等待表中的任务在条件(如定时到、事件到达等)满足时变为就绪任务，等待任务调度，任务管理器为h-HRTOS的核心部件，包括立体就绪表、任务调度器和任务中断控制器三个模块，其中，立体就绪表实现定时管理器、事件管理器与任务管理器之间的信息传递和逻辑运算，实现立体化计算就绪任务，并减少模块之间的耦合、提高系统稳定性；先由任务调度器生成任务就绪表中优先级最高的任务的优先级HPrio，再由任务中断控制器生成任务中断请求信号，并向微处理器(HCPU)提出任务中断请求，由微处理器(HCPU)执行任务切换指令实现任务切换；任务调度器在每个调度时钟(CLK)内计算出优先级最高的就绪任务，任务调度器采用抢占式调度机制，每个调度时钟输出优先级最高的就绪任务，通过中断方式向处理器提出任务服务，由微处理器(HCPU)执行任务切换指令实现任务切换(1个CLK)，执行任务代码；事件管理器实现包括信号量控制块、互斥信号量控制块、信号量集控制块、消息邮箱控制块、消息队列控制块的事件控制块(ECB，Event ControlBlock)的操作与管理，每一个事件都能够被N个任务请求使用，每一个事件有一张事件等待表，当事件为真时，事件为优先级最高的等待任务服务，并为任务就绪提供判断依据，使任务就绪，供任务管理器从所有就绪任务中选出优先级最高的就绪任务，再以中断方式向处理器提出任务服务，由微处理器(HCPU)执行任务切换指令实现任务切换；总线接口管理器实现处理器与h-HRTOS之间的数据传输与控制，通过接口总线对半硬件操作系统(h-HRTOS)进行读写，从功能上分为两类：一是处理器向半硬件操作系统(h-HRTOS)发布命令，半硬件操作系统(h-HRTOS)收到命令后，解析命令、执行相应操作；二是启动中断服务程序，半硬件操作系统(h-HRTOS)进行一次任务调度后，如果新选出的最高优先级就绪任务不是当前正在执行的任务，则由微处理器(HCPU)执行任务切换指令实现任务切换。

本发明所述高速互联总线(HBUS)由数据总线、地址总线和控制总线组成。

本发明所述任务就绪表的任务就绪关系为：假设系统有N个任务，第n个任务用TASKn表示，就绪表中的第n位用RDYn表示，第n个定时器用TMRn表示，第n个事件用EVENTn表示，第n个信号量用SEMn表示，第n个互斥信号量用MUTEXn表示，第n个信号量集用SEMFn表示，第n个消息邮箱用MBn表示，第n个消息队列用MQn表示，那么第n个任务就绪与定时器就绪、事件就绪的运算算法为：RDYn＝TMRn|SEMn|MUTEXn|SEMFn|MBn|MQn。

本发明对“任务切换器”进行了硬件化，其核心工作是在任务切换时自动实现现场的保存与恢复，主要提出了两类实现方案：第一类方案是在微处理器设计时，设计K组(对应K个任务)寄存器组资源RBank，每一个任务对应一个寄存器组资源RBanki，在任务切换时，自动切换寄存器组资源RBank；第二类方案是为微处理器的寄存器组资源(RBank)扩展包括K组(对应K个任务)映射寄存器组的映射寄存器组库(REG-Banks)，在任务切换时，使用REG-Bank实现自动保存与恢复寄存器组资源RBank，通过引入映射寄存器组库(REG-Banks)实现了“任务切换器”的硬件化，最终实现软件嵌入式实时操作系统的完全硬件化(主要包括任务调度器、任务切换器、定时器、事件管理器(包括信号量、互斥信号量、消息邮箱、消息队列等通信与同步机制)等全部实现硬件化)，进一步实现内嵌完整硬件操作系统的微处理器(HCPU)和内嵌完整硬件操作系统的微控制器(HMCU)。

本发明的任务切换效率为：假设微处理器的指令周期为单CLK时钟周期(这是现有处理器最快的处理器速度)，如果微处理器RBank共有M个寄存器，那么在一次任务切换过程中，当前任务切换为等待任务时，需要压栈当前正在执行任务的M个寄存器、耗时M个CLK；就绪任务切换为当前任务时，需要出栈就绪任务的M个寄存器、耗时M个CLK；合计压栈和出栈耗时共计2*M个CLK；采用本发明的第一类方案后，微处理器仅需要向任务切换器发送一条RBank任务切换指令以实现任务切换，发送该命令需要1个CLK时钟，因此其任务切换效率提高了2*M倍，例如，当M＝32，其切换效率提高了64倍；采用本发明的第二类方案后，需要向任务切换器发送一条RBank切换指令，发送该命令需要1个CLK时钟、保存现场需要1个CLK时钟、恢复现场需要1个CLK时钟、执行切换需要1个CLK时钟。因此其任务切换效率提高了M/2倍；例如，当M＝32，其任务切换效率提高了约16倍；特别是在半硬件操作系统(h-HRTOS)24直接将HPrio发送给任务切换命令寄存器TskIDR方式中，还节省了中断响应的时间，一般约为12个CLK，进一步提高切换效率。特别是在需要频繁任务切换的实时系统中，其效果更加明显。由硬件完成任务切换，不仅仅是提高了实时性，而且有效地提高了可靠性。

本发明与现有技术相比，应用该成果，能够生产出高实时性、高灵活度、高适应性、高可靠性的微控制器，能够有效地提高应用系统的集成度，能够灵活地满足不同应用领域的需求，进而提高系统的可靠性和稳定性。

附图说明：

图1为现有技术中微控制器的架构，其中11是微控制器的微处理器核CPU-Core，12是微控制器的片内多个功能模块。

图2为本发明所述内嵌完整硬件操作系统的微控制器的架构，其中21为微处理器HCPU，22为映射寄存器组库REG-Banks，23为微处理器核CPU-Core，24为半硬件操作系统h-HRTOS，25为片内功能模块控制器组。

图3为本发明所述任务切换器(第二类方案)的结构示意框图，其中31为微处理器内部的寄存器组资源RBank，32为第k个映射寄存器RBankk，33为多路选择器MUX。

图4为本发明微处理器内部的寄存器组资源与映射寄存器组的互连实例，其中41是用双箭头虚线表示的总线互连示意图，42是任务切换命令寄存器TskIDR。

图5为本发明微处理器HCPU的实现架构，其中51为总线切换控制模块MUXM。

图6为本发明所述半硬件操作系统h-HRTOS的基本架构，其中61为定时管理器，62为事件管理器，63为任务管理器，64为总线接口管理器，65为系统硬件定时器，66为立体就绪表，67为任务调度器，68为任务中断控制器。

图7为本发明实施例内嵌MCS-51处理器核和μC/OS-II硬件实时操作系统的微控制器结构框图，其中71是基于MCS-51的HCPU，72是基于MCS-51的映射寄存器组库REG-Banks；73]基于MCS-51的第k个映射寄存器组RBankk，74是MCS-51的CPU核，75是基于μC/OS-II的h-HRTOS，76是多路选择器模块MUXM，77是基于HCPU-51外扩的功能模块。

具体实施方式：

下面通过实施例并结合附图对本发明作进一步说明。

本实施例所述微控制器架构的主体结构包括内嵌完整硬件操作系统的微处理器(HCPU)21、映射寄存器组库(REG-Banks)22、微处理器核(CPU-Core)23、半硬件操作系统(h-HRTOS)24和片内功能模块控制器组25；微处理器(HCPU)21内包含寄存器组资源(RBank)31，寄存器组资源(RBank)31与映射寄存器组库(REG-Banks)22之间通过寄存器互连总线(RBUS)连接，微处理器核(CPU-Core)23与半硬件操作系统(h-HRTOS)24通过高速互联总线(HBUS)连接，映射寄存器组库(REG-Banks)22、微处理器核(CPU-Core)23和半硬件操作系统(h-HRTOS)24集成在一个芯片内构成内嵌完整硬件操作系统的微处理器(HCPU)21，内嵌完整硬件操作系统的微处理器(HCPU)21通过片内外设总线(iBUS)与片内功能模块控制器组25连接构成内嵌微处理器核完整硬件操作系统的微控制器(HMCU)。

本实施例所述映射寄存器组库(REG-Banks)22包含K个映射寄存器组(RBankk，k∈[1,K])32；寄存器组资源(RBank)31和映射寄存器组库22中的每个映射寄存器32通过多路选择器(MUX)33和寄存器互连总线(RBUS)相对应互连，实现在微处理器内部扩展多组寄存器组的方案，即在不改变现有微处理器的内部寄存器组资源RBank[SPR,PSWR,R0～Rn]的基础上(其中，Rn可以用作程序计数器PC)，为微处理器内部的寄存器组资源外扩K组映射寄存器组RBankk,k∈[1,K](即RBank1～RBankK)，其中，RBankk∈[RBank1,RBankK]称为RBank的一个映射寄存器组，映射寄存器组(RBankk，k∈[1,K])32包括1个堆栈指针寄存器(SPRk)、1个程序状态字寄存器(PSWRk)和1组(n+1个)通用寄存器(Rk0～Rkn)，记为RBankk[SPRk,PSWRk,Rk0～Rkn]或简记为RBankk，微处理器(HCPU)21中添加设计了一条RBank切换指令，控制多路选择器(MUX)33的切换操作，当第k个就绪任务需要切换为当前任务运行时，微处理器(HCPU)21中运行一条RBank切换指令，实现寄存器组资源(RBank)31与映射寄存器组(RBankk)32之间的互连与切换。

本实施例所述微处理器的RBank切换指令的指令格式为：<opcode>des,src；其中，opcode为操作码，可以参考数据传输MOV操作设计；des为目的操作数，即MUX切换命令寄存器的地址，使用直接寻址、寄存器间接寻址；src为源操作数，即任务识别码TskID，使用寄存器寻址、立即寻址；RBank切换指令将源操作数传送到任务切换命令寄存器(TskIDR)42，实现任务切换。

本实施例所述映射寄存器组库22与微处理器内部的寄存器组资源(RBank)31之间在任务切换时，微处理器(HCPU)21使用任务识别码TskID选择就绪任务切换所使用的映射寄存器(RBankk(k＝TskID))32，微处理器核23将任务识别码TskID写入任务切换命令寄存器(TskIDR)42，微处理器内部的寄存器组资源(RBank)31与映射寄存器(RBankk)32的映射方法与关系为：使用多路选择器(MUX)33将现有微处理器的内部寄存器组资源RBank[SPR,PSWR,R0～Rn]连接到外扩的映射寄存器RBankk[SPRk,PSWRk,Rk0～Rkn]上，其中SPR连接到SPRk，PSWR连接到PSWRk，R0连接到Rk0，……，Rn连接到Rkn，k∈[1,K]。图4是以堆栈指针寄存器SPR为例，实现多路选择器(MUX)33控制着SPR与[SPR1,……,SPRK]的连接的实例，当TskIDR＝0时，SPR与SPR1相连如41；……；当TskIDR＝(K-1)时，SPR与SPRK相连如41，其它的RBank中的寄存器与RBankk中的映射寄存器之间都有相应的映射设计结构。

本实施例内嵌完整硬件操作系统的微处理器(HCPU)21还包括由任务切换命令寄存器(TskIDR)42和多路选择器(MUX)33组成的总线切换控制模块(MUXM)51；寄存器组资源(RBank)31、总线切换控制模块(MUXM)51、映射寄存器组库(REG-Banks)22组成了硬件“任务切换器”；微处理器核(CPU core)23和总线切换控制模块(MUXM)51之间、总线切换控制模块(MUXM)51和映射寄存器组库(REG-Banks)22之间分别通过寄存器互连总线(RBUS)连接。

本实施例所述的任务切换过程为：使用映射寄存器组库(REG-Banks)22实现保存与恢复寄存器组资源RBank，当半硬件操作系统(h-HRTOS)24生成最高优先级为HPrio的任务后，在进行任务切换时，首先使用任务切换命令寄存器(TskIDR)42的当前值，建立正在运行任务所使用的映射寄存器组32与寄存器组资源(RBank)31的互连，并同步保存寄存器组资源(RBank)31的数据到正在运行任务所使用的映射寄存器32中；然后采用如下两种方式之一实现任务现场恢复：第一种方式是通过任务切换中断信号(INTRx-y)向微处理器(HCPU)21提出任务切换请求，半硬件操作系统(h-HRTOS)24通过高速互联总线(HBUS)将HPrio发送给微处理器(HCPU)21，微处理器(HCPU)21接收到HPrio后，执行任务切换指令将任务切换命令TskID(可以使用HPrio+1作为TskID)传送给任务切换命令寄存器(TskIDR)42，控制多路选择器(MUX)33建立新就绪任务所对应的映射寄存器组32与寄存器组资源(RBank)31的互连，并同步恢复就绪任务所对应的映射寄存器32数据到寄存器组资源(RBank)31中；第二种方式是半硬件操作系统(h-HRTOS)24直接将HPrio+1发送给任务切换命令寄存器(TskIDR)42，建立新就绪任务所对应的映射寄存器组32与寄存器组资源(RBank)31的互连，并同步恢复就绪任务所对应的映射寄存器32数据到寄存器组资源(RBank)31中。

本实施例所述半硬件操作系统(h-HRTOS)24的主体架构包括定时管理器61、事件管理器62、任务管理器63和总线接口管理器64，其中，定时管理器61由系统硬件定时器65实现任务的延时和周期执行，在设定任务执行周期或延时时间后，当设定的时间定时到时便会使对应任务就绪，并触发硬件内核的任务调度器67，产生一次任务调度中断，每一个任务需要一个定时器，用于管理一个任务的延时和运行周期，如果系统有N个任务则需要N个定时器；任务管理器64实现任务控制块(TCB，Task Control Block)队列的操作与管理，所有未执行任务存放在任务等待表和立体任务就绪表66中，任务等待表中的任务在条件(如定时到、事件到达等)满足时变为就绪任务，等待任务调度，任务管理器63为h-HRTOS的核心部件，包括立体就绪表66、任务调度器67和任务中断控制器68三个模块，其中，立体就绪表66实现定时管理器61、事件管理器62与任务管理器63之间的信息传递和逻辑运算，实现立体化计算就绪任务，并减少模块之间的耦合、提高系统稳定性；先由任务调度器67生成任务就绪表中优先级最高的任务的优先级HPrio，再由任务中断控制器68生成任务中断请求信号，并向微处理器(HCPU)21提出任务中断请求，由微处理器(HCPU)21执行任务切换指令实现任务切换；任务调度器67在每个调度时钟(CLK)内计算出优先级最高的就绪任务，任务调度器67采用抢占式调度机制，每个调度时钟输出优先级最高的就绪任务，通过中断方式向处理器提出任务服务，由微处理器(HCPU)21执行任务切换指令实现任务切换(1个CLK)，执行任务代码；事件管理器实现包括信号量控制块、互斥信号量控制块、信号量集控制块、消息邮箱控制块、消息队列控制块的事件控制块(ECB，Event Control Block)的操作与管理，每一个事件都能够被N个任务请求使用，每一个事件有一张事件等待表，当事件为真时，事件为优先级最高的等待任务服务，并为任务就绪提供判断依据，使任务就绪，供任务管理器从所有就绪任务中选出优先级最高的就绪任务，再以中断方式向处理器提出任务服务，由微处理器(HCPU)21执行任务切换指令实现任务切换；总线接口管理器64实现处理器与h-HRTOS之间的数据传输与控制，通过接口总线对半硬件操作系统(h-HRTOS)24进行读写，从功能上分为两类：一是处理器向半硬件操作系统(h-HRTOS)24发布命令，半硬件操作系统(h-HRTOS)24收到命令后，解析命令、执行相应操作；二是启动中断服务程序，半硬件操作系统(h-HRTOS)24进行一次任务调度后，如果新选出的最高优先级就绪任务不是当前正在执行的任务，则由微处理器(HCPU)21执行任务切换指令实现任务切换。

本发明实施例高速互联总线(HBUS)由数据总线DB、地址总线AB和控制总线CB组成。

本发明实施例任务就绪表的任务就绪关系为：假设系统有N个任务，第n个任务用TASKn表示，就绪表中的第n位用RDYn表示，第n个定时器用TMRn表示，第n个事件用EVENTn表示，第n个信号量用SEMn表示，第n个互斥信号量用MUTEXn表示，第n个信号量集用SEMFn表示，第n个消息邮箱用MBn表示，第n个消息队列用MQn表示，那么第n个任务就绪与定时器就绪、事件就绪的运算算法为：RDYn＝TMRn|SEMn|MUTEXn|SEMFn|MBn|MQn。

本实施例的任务切换效率为：假设微处理器的指令周期为单CLK时钟周期(这是现有处理器最快的处理器速度)，如果微处理器RBank共有M个寄存器，那么在一次任务切换过程中，当前任务切换为等待任务时，需要压栈当前正在执行任务的M个寄存器、耗时M个CLK；就绪任务切换为当前任务时，需要出栈就绪任务的M个寄存器、耗时M个CLK；合计压栈和出栈耗时共计2*M个CLK；采用本发明的第一类方案后，微处理器仅需要向任务切换器发送一条RBank任务切换指令以实现任务切换，发送该命令需要1个CLK时钟，因此其任务切换效率提高了2*M倍，例如，当M＝32，其切换效率提高了64倍；采用本发明的第二类方案后，需要向任务切换器发送一条RBank切换指令，发送该命令需要1个CLK时钟、保存现场需要1个CLK时钟、恢复现场需要1个CLK时钟、执行切换需要1个CLK时钟。因此其任务切换效率提高了M/2倍；例如，当M＝32，其任务切换效率提高了约16倍；特别是在半硬件操作系统(h-HRTOS)24直接将HPrio发送给任务切换命令寄存器TskIDR方式中，还节省了中断响应的时间，一般约为12个CLK，进一步提高切换效率。特别是在需要频繁任务切换的实时系统中，其效果更加明显。由硬件完成任务切换，不仅仅是提高了实时性，而且有效地提高了可靠性。

本实施例对“任务切换器”进行了硬件化，其核心工作是在任务切换时自动实现现场的保存与恢复，主要提出了两类实现方案：第一类方案是在微处理器设计时，设计K组(对应K个任务)寄存器组资源RBank，每一个任务对应一个寄存器组资源RBanki，在任务切换时，自动切换寄存器组资源RBank；第二类方案是为微处理器的寄存器组资源(RBank)扩展包括K组(对应K个任务)映射寄存器组的映射寄存器组库(REG-Banks)，在任务切换时，使用REG-Bank实现自动保存与恢复寄存器组资源RBank。通过引入映射寄存器组库(REG-Banks)实现了“任务切换器”的硬件化，最终实现软件嵌入式实时操作系统的完全硬件化(主要包括任务调度器、任务切换器、定时器、事件管理器(包括信号量、互斥信号量、消息邮箱、消息队列等通信与同步机制)等全部实现硬件化)，进一步实现内嵌完整硬件操作系统的微处理器(HCPU)和内嵌完整硬件操作系统的微控制器(HMCU)。

实施例1：

本实施例选用MCS-51微处理器核作为微处理器内核CPU-Core，对嵌入式实时操作系统μC/OS-II硬件化作为半硬件操作系统h-HRTOS，按照MCS-51的寄存器组RBank扩展映射寄存器组库REG-Banks；将MCS-51微处理器核、映射寄存器组库REG-Banks与硬件化的μC/OS-II半硬件操作系统h-HRTOS集成到一个芯片内，构成内嵌完整硬件操作系统的MCS-51单片机(微控制器)：HCPU-51，如图7所示，HCPU-51是集成MCS-51处理器核、映射寄存器REG-Banks组和μC/OS-II半硬件操作系统h-HRTOS的微处理器核。MCS-51是标准的MCS-51核，包含寄存器组RBank＝[SP,A,B,PSW,DPTR,R0～R7]；REG-Banks是对RBank扩展的64组寄存器组库，RBankk＝[SPk,Ak,Bk,PSWk,DPTRk,R0～R7k],k∈[1,K]；MUX是多路分配器，RBUS是寄存器互连总线，MUX与RBUS主要实现RBank与RBankk的寄存器之间的映射互连；h-HRTOS是对μC/OS-II硬件化后得到的一个半硬件操作系统实例；HBUS是h-HRTOS与MCS-51之间的互连总线；FLASH、RAM、GPIO0～3、UARTC、Timer0～2、INTC、ISP都是以HCPU为核心进行功能扩展的接口功能模块，iBUS为接口扩展总线。

Claims (4)

1.一种内嵌微处理器核和完整硬件操作系统的微控制器架构，其特征在于：主体结构包括内嵌完整硬件操作系统的微处理器、映射寄存器组库、微处理器核、半硬件操作系统和片内功能模块控制器组；微处理器内包含寄存器组资源，寄存器组资源与映射寄存器组库之间通过寄存器互连总线连接，微处理器核与半硬件操作系统通过高速互联总线连接，映射寄存器组库、微处理器核和半硬件操作系统集成在一个芯片内构成内嵌完整硬件操作系统的微处理器，内嵌完整硬件操作系统的微处理器通过片内外设总线与片内功能模块控制器组连接构成内嵌微处理器核完整硬件操作系统的微控制器；

所述映射寄存器组库包含K个映射寄存器组，K值根据实际需要确定；寄存器组资源和映射寄存器组库中的每个映射寄存器通过多路选择器和寄存器互连总线相对应互连，实现在微处理器内部扩展多组寄存器组的方案，即在不改变现有微处理器的内部寄存器组资源RBank[SPR,PSWR,R0～Rn]的基础上，为微处理器内部的寄存器组资源外扩K组映射寄存器组，每组映射寄存器组包括1个堆栈指针寄存器、1个程序状态字寄存器和n+1个通用寄存器，记为RBankk[SPRk,PSWRk,Rk0～Rkn]或简记为RBankk，微处理器中添加设计一条RBank切换指令，控制多路选择器的切换操作，当第k个就绪任务需要切换为当前任务运行时，微处理器中运行一条RBank切换指令，实现寄存器组资源与映射寄存器组之间的互连与切换，其中RBank切换指令的指令格式为：<opcode>des,src；其中，opcode为操作码，des为目的操作数，即MUX切换命令寄存器的地址，使用直接寻址、寄存器间接寻址；src为源操作数，即任务识别码TskID，使用寄存器寻址、立即寻址；RBank切换指令将源操作数传送到任务切换命令寄存器，实现任务切换；

所述映射寄存器组库与微处理器内部的寄存器组资源之间在任务切换时，微处理器使用任务识别码TskID选择就绪任务切换所使用的映射寄存器，微处理器核将任务识别码TskID写入任务切换命令寄存器，微处理器内部的寄存器组资源与映射寄存器的映射方法与关系为：使用多路选择器将现有微处理器的内部寄存器组资源RBank[SPR,PSWR,R0～Rn]连接到外扩的映射寄存器RBankk[SPRk,PSWRk,Rk0～Rkn]上，其中SPR连接到SPRk，PSWR连接到PSWRk，R0连接到Rk0，……，Rn连接到Rkn，k∈[1,K]；

内嵌完整硬件操作系统的微处理器还包括由任务切换命令寄存器和多路选择器组成的总线切换控制模块；寄存器组资源、总线切换控制模块、映射寄存器组库组成硬件“任务切换器”；微处理器核和总线切换控制模块之间、总线切换控制模块和映射寄存器组库之间分别通过寄存器互连总线连接；

所述的任务切换过程为：使用映射寄存器组库实现保存与恢复寄存器组资源，当半硬件操作系统生成最高优先级为HPrio的任务后，在进行任务切换时，首先使用任务切换命令寄存器的当前值，建立正在运行任务所使用的映射寄存器组与寄存器组资源的互连，并同步保存寄存器组资源的数据到正在运行任务所使用的映射寄存器中；然后采用如下两种方式之一实现任务现场恢复：第一种方式是通过任务切换中断信号向微处理器提出任务切换请求，半硬件操作系统通过高速互联总线将HPrio发送给微处理器，微处理器接收到HPrio后，执行任务切换指令将任务切换命令TskID传送给任务切换命令寄存器，控制多路选择器建立新就绪任务所对应的映射寄存器组与寄存器组资源的互连，并同步恢复就绪任务所对应的映射寄存器数据到寄存器组资源中；第二种方式是半硬件操作系统直接将HPrio+1发送给任务切换命令寄存器，建立新就绪任务所对应的映射寄存器组与寄存器组资源的互连，并同步恢复就绪任务所对应的映射寄存器数据到寄存器组资源中。

2.根据权利要求1所述内嵌微处理器核和完整硬件操作系统的微控制器架构，其特征在于：所述半硬件操作系统的主体架构包括定时管理器、事件管理器、任务管理器和总线接口管理器，其中，定时管理器由系统硬件定时器实现任务的延时和周期执行，在设定任务执行周期或延时时间后，当设定的时间定时到时便会使对应任务就绪，并触发硬件内核的任务调度器，产生一次任务调度中断，每一个任务需要一个定时器，用于管理一个任务的延时和运行周期，如果系统有N个任务则需要N个定时器；任务管理器实现任务控制块队列的操作与管理，所有未执行任务存放在任务等待表和立体任务就绪表中，任务等待表中的任务在条件满足时变为就绪任务，等待任务调度，任务管理器为半硬件操作系统的核心部件，包括立体就绪表、任务调度器和任务中断控制器三个模块，其中，立体就绪表实现定时管理器、事件管理器与任务管理器之间的信息传递和逻辑运算，实现立体化计算就绪任务，并减少模块之间的耦合、提高系统稳定性；先由任务调度器生成任务就绪表中优先级最高的任务的优先级HPrio，再由任务中断控制器生成任务中断请求信号，并向微处理器提出任务中断请求，由微处理器执行任务切换指令实现任务切换；任务调度器在每个调度时钟内计算出优先级最高的就绪任务，任务调度器采用抢占式调度机制，每个调度时钟输出优先级最高的就绪任务，通过中断方式向处理器提出任务服务，由微处理器执行任务切换指令实现任务切换，执行任务代码；事件管理器实现包括信号量控制块、互斥信号量控制块、信号量集控制块、消息邮箱控制块、消息队列控制块的事件控制块的操作与管理，每一个事件都能够被N个任务请求使用，每一个事件有一张事件等待表，当事件为真时，事件为优先级最高的等待任务服务，并为任务就绪提供判断依据，使任务就绪，供任务管理器从所有就绪任务中选出优先级最高的就绪任务，再以中断方式向处理器提出任务服务，由微处理器执行任务切换指令实现任务切换；总线接口管理器实现处理器与半硬件操作系统之间的数据传输与控制，通过接口总线对半硬件操作系统进行读写，从功能上分为两类：一是处理器向半硬件操作系统发布命令，半硬件操作系统收到命令后，解析命令、执行相应操作；二是启动中断服务程序，半硬件操作系统进行一次任务调度后，如果新选出的最高优先级就绪任务不是当前正在执行的任务，则由微处理器执行任务切换指令实现任务切换。

3.根据权利要求2所述内嵌微处理器核和完整硬件操作系统的微控制器架构，其特征在于：所述高速互联总线由数据总线、地址总线和控制总线组成。

4.根据权利要求3所述内嵌微处理器核和完整硬件操作系统的微控制器架构，其特征在于：所述任务就绪表的任务就绪关系为：假设系统有N个任务，第n个任务用TASKn表示，就绪表中的第n位用RDYn表示，第n个定时器用TMRn表示，第n个事件用EVENTn表示，第n个信号量用SEMn表示，第n个互斥信号量用MUTEXn表示，第n个信号量集用SEMFn表示，第n个消息邮箱用MBn表示，第n个消息队列用MQn表示，那么第n个任务就绪与定时器就绪、事件就绪的运算算法为：RDYn＝TMRn|SEMn|MUTEXn|SEMFn|MBn|MQn。