CN107229593B - 多片多核处理器的缓存一致性操作方法及多片多核处理器 - Google Patents

多片多核处理器的缓存一致性操作方法及多片多核处理器 Download PDF

Info

Publication number
CN107229593B
CN107229593B CN201610177729.5A CN201610177729A CN107229593B CN 107229593 B CN107229593 B CN 107229593B CN 201610177729 A CN201610177729 A CN 201610177729A CN 107229593 B CN107229593 B CN 107229593B
Authority
CN
China
Prior art keywords
chip
processor
data block
directory
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610177729.5A
Other languages
English (en)
Other versions
CN107229593A (zh
Inventor
顾雄礼
方磊
刘鹏
胡琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610177729.5A priority Critical patent/CN107229593B/zh
Priority to PCT/CN2017/077866 priority patent/WO2017162192A1/zh
Priority to EP17769469.2A priority patent/EP3422198A4/en
Publication of CN107229593A publication Critical patent/CN107229593A/zh
Priority to US16/138,824 priority patent/US20190026225A1/en
Application granted granted Critical
Publication of CN107229593B publication Critical patent/CN107229593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7846—On-chip cache and off-chip main memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G06F12/0824—Distributed directories, e.g. linked lists of caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0817—Cache consistency protocols using directory methods
    • G06F12/0826—Limited pointers directories; State-only directories without pointers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8061—Details on data memory access
    • G06F15/8069—Details on data memory access using a cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1048—Scalability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明实施例公开了一种多片多核处理器的缓存一致性维护方法以及多片多核处理器，其中方法包括：接收针对第一数据块的写请求，该写请求由第一处理器芯片中第一处理器核发送，且该写请求包括第一数据块的标识以及待写入数据；根据第一数据块的标识，在第一处理器芯片中的片上目录查询到和第一数据块对应的片上目录的表项，从查询的片上目录的表项中确定存储第一数据块的处理器核的核标识，向核标识对应的处理器核发送删除第一数据块的指令消息；根据片上目录表项中的片上独有标识确定所述第一数据块是第一处理器芯片独有时，不发送针对第一数据块的片间目录查询请求；指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存中。

Description

多片多核处理器的缓存一致性操作方法及多片多核处理器
技术领域
本发明涉及信息技术领域，并且更具体地，涉及一种多片多核处理器的一致性操作方法及多片多核处理器。
背景技术
在多核处理器(Chip Multiprocessor，CMP)的应用中，存在一些数据块被该处理器中的一个或者多个处理器核(以下简称：核，Core)访问的场景。在该场景下，通常会将该数据块存储在处理器芯片中的共享缓存(Sharing Cache)中，以便一个或多个核能够访问。为了加速数据块的访问，在访问过该数据块的一个或多个核的私有缓存(Private Cache)中创建该数据块的拷贝，这样当访问过该数据块的某一核需要再次访问该数据块时，只需要到该核的私有缓存中进行该数据块的访问。对数据块的访问包括读访问(Read Access)以及写访问(Write Access)。其中，在对某一数据块进行写访问时，由于可能有多个核的私有缓存中都存有该数据块的拷贝，在某一核对该数据块进行写操作之后，就需要维护在多个核的私有缓存中该数据块拷贝之间一致性，也被称为缓存一致性(Cache Coherence)操作。
缓存一致性操作的基本原理是当某一个核的缓存中该数据块的拷贝被写操作处理时，需要进行缓存一致性操作，可通过无效(Invalid)其他核的私有缓存中该数据块的拷贝(也即删除其他核的缓存中该数据块)或者更新(Update)其他核的私有缓存中该数据块的拷贝。而为了解决一致性问题就需要确定该数据块在多核处理器中的哪些核存在拷贝(即确定该数据块的访问者)。
常用的缓存一致性解决方式可采用基于总线侦听(Snoop)的一致性协议和基于目录(Directory)的一致性协议。对于前者，当发生某一个核内的缓存数据块被修改时，需要向存储该数据块拷贝的其他核发送该数据块被修改的广播消息，以便通知这些核进行一致性操作；对于后者，利用数据块的访问目录记录数据块的访问者(即多核处理器中存储该数据块的核)列表，在发生某一个处理器核缓存中数据块的拷贝被修改时，只向其他记录该数据块的访问者发送该数据块被修改的通知消息，以便该数据块的其他访问者针对该数据块进行缓存一致性操作。处理器核数的持续增长使得基于总线侦听的一致性解决方案面临性能和带宽的瓶颈(广播消息需要占用大量处理资源以及带宽)，而基于目录的一致性协议凭借较好的可扩展性被广泛采用。
随着技术的不断发展，现有应用对处理器的能力提出了更高的要求，已经出现多片多核处理器(Multiple Chip Multiprocessor，Multi-CMP)。这种处理器存在多个处理器芯片，每个芯片包含至少两个处理器核。对于这样的处理器，如果要对某一个数据块进行了写操作，不仅需要对发出写操作的核所在的处理器芯片进行缓存一致性操作，还需要对其他处理器芯片针对该数据块进行缓存一致性操作。现有技术中，对于某一数据块，在多片多核处理器中进行一致性操作时，发出写操作的核所在的处理器芯片需要和其他处理器芯片进行通信，以便确定其他处理器芯片中的哪些芯片以及芯片中的哪些核缓存有该数据块的拷贝，从而进行一致性操作。
由上看出，在多片多核处理器中，每次对数据块进行的写操作，都会触发处理器芯片之间的通信以便对待写入数据块进行一致性操作，由此带来较多的通信开销，增加了时延以及功耗。
发明内容
本发明实施例提供了一种多片多核处理器的缓存一致性操作方法及多片多核处理器，能够减少缓存一致性操作过程中的时延以及功耗。
第一方面，提供了一种多片多核处理器的缓存一致性操作方法，其中，该多片多核处理器包括有至少两个处理器芯片以及片间目录，该片间目录的每个表项和多片多核处理器中每个被写入到处理器核私有缓存内的数据块一一对应，在每个片间目录的表项中，记录有数据块的标识以及存储该数据块的处理器芯片的芯片标识列表，处理器芯片包括至少两个处理器核以及和该处理器芯片对应的片上目录，每个处理器核包括用来存储数据块的私有缓存，上述片上目录的每个表项和该处理器芯片中每个被写入到处理器核内私有缓存的数据块一一对应，在每个片上目录的表项中记录有数据块的标识、存储该数据块的处理器核的核标识列表以及片上独有标识，该片上独有标识用于标识数据块在多片多核处理器中是否为上述处理器芯片独有；方法包括：
接收针对第一数据块的写请求，该写请求由第一处理器芯片中第一处理器核发送，且该写请求包括第一数据块的标识以及待写入数据；
根据第一数据块的标识，在第一处理器芯片中的片上目录查询到和第一数据块对应的片上目录的表项，从查询的片上目录的表项中确定存储第一数据块的处理器核的核标识，向核标识对应的处理器核发送删除第一数据块的指令消息；
根据片上目录表项中的片上独有标识确定第一数据块是第一处理器芯片独有时，不发送针对第一数据块的片间目录查询请求；
指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存中。
在多片多核处理器中设置片间目录，在每个处理器芯片内部设置片上目录，片上目录中每个表项除包括数据块标识、缓存该数据块的处理器核的核标识列表之外，还包括片上独有标识，通过片上独有标识记录该表项对应的数据块是否在多片多核处理器中为该处理器芯片独有，采用上述方式使得在进行缓存一致性操作时，当判断某一数据块对应的片上目录表项中记录的片上独有标识为True时，就仅在该处理器芯片中进行一致性操作，这样就减少了现有技术存在的对于任何一个数据块的写操作都需要片间通信的开销，从而有效地降低了时延及功耗。
结合第一方面，在第一种可能的实现方式中，当根据片上目录表项中的片上独有标识确定第一数据块不是第一处理器芯片独有时，
向片间目录发送针对第一数据块的片间目录查询请求，该查询请求中包括第一数据块的标识；
根据第一数据块的标识，查询片间目录，确定和第一数据块对应的片间目录的表项；
从片间目录的表项中确定保存有第一数据块的处理器芯片的芯片标识，向芯片标识除所述第一处理器芯片之外其他处理器芯片发送删除第一数据块的指令消息，该指令消息包括所述第一数据块的标识；
指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存。
结合第一方面以及第一方面第一种可能的实现方式，在第二种可能的实现方式中，在指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存之后，该方法还包括：指示第一处理器芯片将待写入数据写入到第一处理器芯片内的共享缓存。
结合第一方面，第一方面的第一以及第二种可能的实现方式，在第三种可能的实现方式中，当根据第一数据块的标识在第一处理器芯片的片上目录未能查询到和第一数据块对应的表项，且根据第一数据块的标识在片间目录中查询到与第一数据块的标识对应的表项时，
根据第一数据块的标识，在片间目录查询到和第一数据块对应的片间目录的表项，从片间目录的表项中确定保存有第一数据块的处理器芯片的芯片标识，向芯片标识对应的处理器芯片发送删除第一数据块的指令消息，该指令消息包括第一数据块的标识；
指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存；
在第一处理器芯片中的片上目录中，创建对应第一数据块的表项，将第一处理器核的核标识写入表项中存储所述第一数据块的处理器核的核标识列表中，并设置片上独有标识为True。
结合第一方面，第一方面的第一以及第二种可能的实现方式，在第四种可能的实现方式中，当根据第一数据块的标识在第一处理芯片的片上目录未能查询到和第一数据块对应的表项，且根据第一数据块的标识在片间目录中未能查询到与第一数据块的标识对应的表项时，
指示根据第一数据块的标识，从内存中读取第一数据块，将第一数据块存入第一处理器核的私有缓存；
在第一处理器芯片的片上目录中，创建针对第一数据块的片上目录表项，在存储第一数据块的核标识列表中记录第一处理器核的标识，并设置片上独有标识为True；
在片间目录中，创建对应第一数据块的片间目录表项，在存储第一数据块的芯片标识列表中记录第一处理器芯片的标识。
结合第一方面的第一种以及第三种可能的实现方式，在第五种可能的实现方式中，在芯片标识除第一处理器芯片之外其他处理器芯片接收到删除所述第一数据块的指令消息之后，该方法还包括：
除第一处理器芯片之外的各处理器芯片根据第一数据块的标识，在各处理器芯片中的片上目录查询和第一数据块对应的片上目录表项，从第一数据块对应的各片上目录的表项中确定存储有第一数据块的处理器核的核标识，向核标识对应的处理器核发送删除第一数据块的指令消息。
第二方面，还提供一种多片多核处理器，该多片多核处理器包括至少两个处理器芯片和片间目录缓存，片间目录缓存包括片间目录存储单元以及片间目录控制单元，片间目录存储单元所存储的每个片间目录的表项和多片多核处理器中每个被写入到处理器核私有缓存内的数据块一一对应，每个片间目录的表项记录有数据块的标识以及存储数据块的处理器芯片的芯片标识列表，处理器芯片包括至少两个核以及和处理器芯片对应的片上目录缓存，片上目录缓存包括片上目录存储单元以及片上目录控制单元，至少两个核中的每个核包括用来存储数据块的私有缓存，片上目录存储单元所存储的每个片上目录表项和处理器芯片中每个被写入到处理器核内私有缓存的数据块一一对应，每个片上目录的表项记录数据块的标识、存储有数据块的处理器核的核标识列表以及片上独有标识，片上独有标识用于标识数据块在多片多核处理器中是否为处理器芯片独有；
第一处理器芯片的片上目录控制单元接收针对第一数据块的写请求，写请求由第一处理器芯片中第一处理器核发送，且该写请求包括第一数据块的标识以及待写入数据；
第一处理器芯片的片上目录控制单元所述第一数据块的标识，在第一处理器芯片中的片上目录存储单元查询到和第一数据块对应的片上目录的表项，从查询的片上目录的表项中确定存储第一数据块的处理器核的核标识，向核标识对应的处理器核发送删除第一数据块的指令消息；
第一处理器芯片的片上目录控制单元根据片上目录表项中的片上独有标识确定第一数据块是第一处理器芯片独有时，不向片间目录控制单元发送针对第一数据块的片间目录查询请求；
第一处理器芯片的片上目录控制单元指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存。
结合第二方面，在第一种可能的实现方式中，当根据片上目录表项中的片上独有标识确定第一数据块不是第一处理器芯片独有时，
第一处理器芯片的片上目录控制单元向片间目录控制单元发送针对第一数据块的片间目录查询请求，查询请求中包括第一数据块的标识；
片间目录控制单元根据第一数据块的标识，查询片间目录，确定和第一数据块对应的片间目录的表项；
片间目录控制单元从片间目录的表项中确定保存有第一数据块的处理器芯片的芯片标识，向芯片标识除所述第一处理器芯片之外其他处理器芯片发送删除第一数据块的指令消息，该指令消息包括第一数据块的标识；
第一处理器芯片的片上目录控制单元指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存。
结合第二方面，以及第二方面的第一种可能的实现方式中，在第二种可能的实现方式中，在指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存之后，第一处理器芯片的片上目录控制单元，还用于指示第一处理器芯片将待写入数据写入到第一处理器芯片内的共享缓存。
结合第二方面，以及第二方面的第一种以及第二种可能的实现方式，在第三种可能的实现方式中，当根据第一数据块的标识在第一处理器芯片的片上目录未能查询到和第一数据块对应的表项，且根据第一数据块的标识在片间目录中查询到与第一数据块的标识对应的表项时，
第一处理器芯片的片上目录控制单元，还用于指示片间目录控制单元根据第一数据块的标识，在片间目录查询到和第一数据块对应的片间目录的表项，从片间目录的表项中确定保存有第一数据块的处理器芯片的芯片标识，向芯片标识对应的处理器芯片发送删除第一数据块的指令消息，该指令消息包括第一数据块的标识；
第一处理器芯片的片上目录控制单元，还用于指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存；
第一处理器芯片的片上目录控制单元，还用于在第一处理器芯片中的片上目录中，创建对应第一数据块的表项，将第一处理器核的核标识写入表项中存储第一数据块的处理器核的核标识列表中，并设置片上独有标识为True。
结合第二方面，以及第二方面的第一种以及第二种可能的实现方式，在第四种可能的实现方式中，当根据第一数据块的标识在第一处理器芯片的片上目录未能查询到和第一数据块对应的表项，且根据第一数据块的标识在片间目录中未能查询到与第一数据块的标识对应的表项时，
第一处理器芯片的片上目录控制单元，还用于指示根据第一数据块的标识，从内存中读取第一数据块，将第一数据块存入第一处理器核的私有缓存；
第一处理器芯片的片上目录控制单元，还用于在第一处理器芯片的片上目录中，创建针对第一数据块的片上目录表项，在存储第一数据块的核标识列表中记录第一处理器核的标识，并设置片上独有标识为True；
第一处理器芯片的片上目录控制单元，还用于指示片间目录控制单元在片间目录中，创建对应第一数据块的片间目录表项，在存储第一数据块的芯片标识列表中记录第一处理器芯片的标识。
结合第二方面的第一种以及第三种可能的实现方式，在第五种可能的实现方式中，在芯片标识对应的处理器芯片接收到删除第一数据块的指令消息之后，各处理器芯片的片上目录控制单元，用于根据第一数据块的标识，在各处理器芯片中的片上目录查询和第一数据块对应的片上目录表项，从第一数据块对应的各片上目录的表项中确定存储有第一数据块的处理器核的核标识，指示核标识对应的处理器核删除私有缓存的第一数据块。
基于上述技术方案，本发明实施例通过设置层次化的一致性目录，即在多片多核处理器中设置片间目录，在每个处理器芯片内部设置片上目录，片上目录中每个表项除包括数据块标识、缓存该数据块的处理器核的核标识列表之外，还包括片上独有标识，通过片上独有标识记录该表项对应的数据块是否在多片多核处理器中为该处理器芯片独有，采用上述方式使得在进行缓存一致性操作时，当判断某一数据块对应的片上目录表项中记录的片上独有标识为True时，就仅在该处理器芯片中进行一致性操作，这样就减少了现有技术存在的对于任何一个数据块的写操作都需要片间通信的开销，从而有效地降低了时延及功耗。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。
图1是可应用本发明实施例的多片多核处理器的示意图。
图2是本发明实施例中片间目录的结构示意图。
图3是本发明实施例中片间目录表项的数据结构示意图。
图4是本发明实施例中片上目录的结构示意图。
图5是本发明实施例中片上目录表项的数据结构示意图。
图6A是本发明实施例中片间目录以及片上目录所实现的层次化目录记录方式示意图。
图6B是本发明实施例中层次化目录的访问方式的示意图。
图7A是本发明第一实施例中多片多核系统中缓存一致性操作方法的示意性流程图。
图7B是本发明第二实施例的多片多核系统中缓存一致性操作方法的示意性流程图。
图7C是本发明第三实施例的多片多核系统中缓存一致性操作方法的示意性流程图。
图7D是本发明第四实施例的多片多核系统中缓存一致性操作方法的示意性流程图。
图8是本发明第五实施例的多片多核系统中缓存一致性操作方法的示意性流程图。
图9是本发明第六实施例的多片多核系统中缓存一致性操作方法的示意性流程图。
图10是本发明一个实施例的目录访问方法的示意性流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
贯穿本说明书，术语“多核处理器”指的是包含了多个处理器核(Core)的处理器，具体可以表现为片上多核处理器，或者板上多核处理系统。其中，片上多核处理器是多个处理器核(Core)通过片上网络(Network On Chip，NOC)将各个处理器核互连并集成在一个芯片(Chip)上的处理器(Processor)，板上多核处理系统指的是多个处理器核中每个核分别封装(Package)为处理器，并集成在电路板上所构成的处理系统。
贯穿本说明书，术语“多片多核处理器”指的是包含了至少两个处理器芯片且每个处理器芯片包含至少两个处理器核的处理器。
贯穿本说明书，术语“处理器核”是“处理器核心”的简称，又称为内核，是CPU(Central Processing Unit)最重要的组成部分，它是由单晶硅以一定的生产工艺制造出来的，CPU所有的计算、接收命令或存储命令、处理数据都由处理器核执行。术语中“多处理器核”指的是包含至少两个处理器核，“多处理器核”涵盖了现有技术中的多核(Multi-Core)，以及众核(Many Core)所应用的范围。
贯穿本说明书，术语“私有缓存”指的是在某一处理器核内部，用来存储该处理器核私有数据的缓存空间。在具体实现中，私有缓存一般指的是处理器芯片中的一级(Level1)缓存。在多片多核处理器的实现中，处理器核会将部分数据块读取到私有缓存中，以提高处理器核对这部分数据块的访问效率。
贯穿本说明书，术语“多片多核处理器的一致性操作”，指的是在多片多核处理器中，当某一处理器芯片的处理器核发出对某一数据块的写请求后，为了维护多片多核处理器对于该数据块的缓存一致性，不仅需要进行片上缓存一致性操作，即将上述处理器芯片内处理器核的私有缓存中所缓存的该数据块删除，还需要进行片间缓存一致性操作，即在多片多核处理器中，将上述处理器芯片之外的其他处理器芯片内处理器核的私有缓存中所缓存的该数据块删除。
贯穿本说明书，术语“访问者”指的是对某一数据块发起访问请求的处理器核或者处理器芯片。其中，对该数据块发出访问请求的处理器核称为访问核，访问核所在的处理器芯片称为访问芯片。作为举例，处理器芯片B的三个处理器核b1、b2和b3对数据块a发出过访问请求访问过，则在这三个处理器核b1、b2和b3的私有缓存中会存在该数据块a的拷贝，称处理器核b1、b2和b3是数据块a的访问核，处理器芯片B是数据块a的访问芯片。
贯穿本说明书，术语“数据块”指的是多核处理器系统中，各个处理器核对数据访问的粒度。在一般实现中，该数据块因为存储在多核处理器系统的缓存中，该数据块的粒度是缓存行(即Cache Line)。本领域普通技术人员可以理解，该数据块的粒度还可能有其他表现形式，譬如：缓存行的一部分，或者多个缓存行，对此，本说明书的实施例均不加以限制。当某一数据块被多个处理器核访问，则会存在该数据块的多个拷贝，存储在这多个处理器核的私有缓存中。
贯穿本说明书，术语“片间目录”，也称为“片间访问者目录”，用来记录多片多核处理器所缓存的数据块被哪些处理器芯片访问的数据结构。该片间目录包括至少一个表项，每个片间目录表项和多片多核处理器中每个被写入到处理器核私有缓存内的数据块一一对应，表项中至少记录缓存数据块的标识以及该缓存数据块的访问芯片的芯片标识的列表。在具体实现中，片间目录至少存在三种实现方式，一种是集中式缓存实现方式，即在多片多核处理器独立于各处理器芯片的缓存中分配一块存储空间用来存储片间目录；另一种是采用分布式缓存实现方式，即将片间目录分成若干块，将这些目录块分别存储在多片多核处理器的多个处理器芯片内部的缓存中，通过目录表项所对应的缓存数据块的地址的部分作为索引来访问；第三种采用的内存实现方式，即将片间目录存储在内存(Memory)中，通过内存控制器(Memory Controller)实现片间目录的访问。
贯穿本说明书，术语“片上目录”，也称为“片上访问者目录”，多片多核处理器中的每个处理器芯片均包含一个片上目录，用来记录处理器芯片所缓存的数据块被该处理器芯片中的哪些处理器核访问的数据结构。该片上目录包括至少一个表项，每个片上目录表项和该处理器芯片中每个被写入到处理器核私有缓存内的数据块一一对应，该表项至少记录缓存数据块的标识、该缓存数据块的访问核的核标识的列表以及片上独有标识，其中，片上独有标识用于标识该缓存数据块在多片多核处理器中是否为该处理器芯片独有。在具体实现中，片上目录常采用缓存的形式实现，至少存在两种实现方式，一种是采用集中式的实现方式，即在处理器芯片中独立于各处理器核的缓存中分配一块存储空间用来存储片上目录；另一种是采用分布式的实现方式，即将片上目录分成若干块，将这些目录块分别存储在处理器芯片的多个处理器核内部的缓存中，通过目录表项所对应的缓存数据块的地址的部分作为索引来访问。
贯穿本说明书，术语“数据块的标识”，指的是缓存数据块的标识，一般采用缓存数据块的地址的高位作为该缓存数据块的标识，即利用缓存数据块地址中“标签+索引”(即构成了缓存数据块的地址高位)作为缓存数据块的唯一标识。具体可通过预先设定的方式指定。
贯穿本说明书，术语“芯片标识”，即“处理器芯片的标识”，指的是多片多核处理器中各个处理器芯片的唯一编号，可以由管理员预先分配和设定，本说明书对编号的方式不加限制。作为举例，譬如：可以按照自然数顺序进行编号。
贯穿本说明书，术语“核标识”，即“处理器核的标识”，指的是处理器芯片内处理器核的唯一编号，可以由管理员预先分配和设定，本说明书对编号的方式不加限制。作为举例，譬如：可以按照自然数顺序进行编号。
贯穿本说明书，术语“共享缓存”指的是处理器芯片内部用来存储多个核共享数据的缓存空间。共享缓存的实现方式分为集中式实现方式以及分布式实现方式，前者指的是在处理器芯片内部且独立于各处理器核之外设置一块缓存空间作为共享缓存，各个处理器核都可以访问这块独立的共享缓存；后者指的是在处理器芯片内部的各个处理器核内分配一块缓存空间，由各个处理器核内的缓存空间构成的一块“物理上分散部署、逻辑上统一访问”的缓存空间作为共享缓存。在具体实现中，该共享缓存一般指的是处理器系统中的二级(Level 2)缓存或三级(Level 3)缓存。
多片多核处理器结构
图1是本发明实施例所应用的多片多核处理器结构示意图。
如图1所示，多片多核处理器10中包括多个处理器芯片、以及互联结构200。其中，多个处理器芯片通过互联结构(Interconnect)200相连，互联结构200可以通过多种方式实现，譬如：总线(Bus)等。
处理器芯片的内部结构以处理器芯片100为例来介绍。其中，处理器芯片100包括多个处理器核(图1中的核11，…，核MN)，互联结构接口(Interconnect Interface)120，片间目录130，内存控制器140。其中，多个处理器核通过片上网络相连，片上网络主要基于电子或光学技术，分别称为片上电网络(Electrical Network-on-Chip，ENoC)及片上光网络(Optical Network-on-Chip，ONoC)，这部分技术属于本领域的公知技术，本发明的实施例不再赘述。
互联结构接口120作为处理器芯片100的接口，通过该接口连接在互联结构200上。
片间目录130用来记录多片多核处理器10中被写入到处理器核内私有缓存的数据块被哪些处理器芯片访问的信息(譬如，该信息至少包括：缓存数据块的标识，以及该缓存数据块的访问芯片的标识等相关信息)。
内存控制器140集成在处理器芯片内部，用来连接内存300，并对内存300的访问进行控制。需要说明的是，在多片多核处理器中的处理器芯片中，内存控制器140是非必要的部件，将内存控制器140集成在处理器芯片内部顺应了提高片上系统(System On Chip，SOC)集成度的设计潮流，对于本领域技术人员可以理解，内存控制器140也可以设置在处理器芯片之外，独立于处理器芯片而存在。
片间目录的结构
片间目录的结构如图2所示，片间目录130包括：片间目录存储单元131以及片间目录控制单元132。
其中，片间目录存储单元131中存储多个片间目录表项，每个片间目录的表项和多片多核处理器中每个被写入到处理器核私有缓存内的数据块一一对应。
片间目录控制单元132用来实现对片间目录存储单元131所存储的片间目录表项操作的控制，这些表项操作包括但不限于：查找、创建、删除、修改等。
片间目录表项的数据结构可参看图3，片间目录表项包含被写入到处理器核私有缓存内的数据块的标识1311，以及该数据块的访问芯片的标识列表1312。
处理器芯片100存储的片间目录有至少如下三种实现方式，对于这些实现方式，具体实现过程根据需要选择，本发明的所有实施例均不加以限定。
(1)采用集中式的缓存实现：即在多片多核处理器独立于各处理器芯片的缓存中分配一块存储空间用来作为片间目录存储单元131，或者在一个处理器芯片的缓存中分配一块存储空间作为片间目录存储单元131，在该片间目录存储单元131设置逻辑控制电路作为片间目录控制单元132。
(2)采用分布式的缓存实现：即将片间目录分成若干块，将这些目录块以缓存目录(Cache Directory)的方式分别存储在多片多核处理器的多个处理器芯片内部的缓存中，缓存数据块地址的高位一般由标签以及索引构成，利用缓存数据块地址中“标签+索引”(即构成了缓存数据块的地址高位)作为缓存数据块的唯一标识。在每个缓存数据块的片间目录表项中，将该缓存数据块地址的索引以及标签设置于该片间目录表项中，在访问该片间目录表项时，通过索引以及标签确定该与该缓存数据块对应的片间目录表项的位置。对于利用索引和标签来定位片间目录表项的过程，将在后续的实施例中加以具体描述。例如：假设多片多核系统包括16个处理器芯片，则片间目录可以分成16个部分，分别存储在这16个处理器芯片中。
(3)采用内存实现：即在内存中分配一部分存储空间作为片间目录存储单元131，将片间目录存储在内存中，通过内存控制器(作为片间目录控制单元132)实现对片间目录的访问以及控制。
处理器核的内部结构
结合图1，处理器核的内部结构以处理器核110为例进行介绍。其中包括：
处理单元111，用来实现对数据的处理。
缓存112，用来存储处理器核11频繁访问的数据块，一般作为处理器核的私有缓存。
片上目录113，用于记录处理器芯片100内被存储在处理器核的私有缓存的数据块被哪些处理器核访问的信息(即处理器芯片100中缓存的数据块的访问核的信息，访问核的信息至少可包括访问核的核标识)。
网络接口114，用来作为处理器核110连接处理器芯片100中片上网络的接口。
片上目录的结构
具体实现中，如图4所示，片上目录113包括：片上目录存储单元1131以及片上目录控制单元1132。
其中，片上目录存储单元1131中存储多个片上目录表项，每个片上目录的表项和处理器芯片中每个被写入到处理器核私有缓存内的数据块一一对应。
片上目录控制单元1132用来实现对片上目录存储单元1131所存储的片上目录表项进行查找、创建、删除、修改等操作的控制。
片上目录表项的数据结构可参看图5，片上目录表项包含被写入到处理器核私有缓存内的数据块的标识11311，片上独有标识11312以及该数据块的访问核的标识列表11313。
在图1中，处理器核110存储的片上目录有至少两种实现方式，对于这些实现方式，具体实现根据需要选择，本发明的所有实施例均不加以限定。
(1)采用集中式的缓存实现：即在处理器芯片100中独立于各处理器核的缓存中分配一块存储空间用来作为片上目录存储单元1131，或者在处理器芯片100中的某一个处理器核的缓存中分配一块存储空间作为片上目录存储单元1131，在该片上目录存储单元1131设置控制电路作为片上目录控制单元1132。
(2)采用分布式的缓存实现：即将片上目录分成若干块，将这些目录块以缓存目录(Cache Directory)的方式分别存储在多片多核处理器的多个处理器芯片内部的缓存中，缓存数据块地址的高位一般由标签以及索引构成，利用缓存数据块地址中“标签+索引”(即构成了缓存数据块的地址高位)作为缓存数据块的唯一标识。在每个缓存数据块的片上目录表项中，将该缓存数据块地址的索引以及标签设置于该片上目录表项中，在访问该片上目录表项时，通过索引以及标签确定该与该缓存数据块对应的片上目录表项的位置。对于利用索引和标签来定位片上目录表项的过程，将在后续的实施例中加以具体描述。例如：假设多核系统包括128个处理器核，则片上目录可以分成128个部分，分别存储在这128个处理器核中。
层次化目录的记录方式以及层次化目录的访问方式
采用片间目录以及片上目录所实现的层次化目录记录方式如图6A所示。在图6A中，多片多核处理器包含8个处理器芯片，每个处理器芯片包括8个处理器核，采用向量的方式分别记录某一数据块的访问芯片的信息以及对应访问芯片中的访问核的信息。片间目录中的向量标识该数据块的访问芯片的情况，该向量中每一比特位分别记录每一处理器芯片是否为该数据块的访问芯片(按照“从左到右”的顺序，分别标识芯片0到芯片7)。片上目录的向量标识该数据块的访问核的情况，该向量中每一比特分别记录每一处理器核是否为该数据块的访问核(按照“从左到右”的顺序，分别标识核0到核7)。为了更清楚地标识该数据块的访问芯片以及访问核，采用颜色来区分，图6中灰色比特位记录的是1，白色比特位记录的是0。
以数据块1为例，参看图6A，根据和数据块1对应的片间目录的表项中，可看出【芯片0、芯片3、芯片4】为数据块1的访问芯片，根据和数据块1对应的片上目录的表项中，可看出，在芯片0的片上目录表项中，【核0、核1、核2、核5】为数据块1的访问核，在芯片3的片上目录表项中，【核5】为数据块1的访问核，在芯片4的片上目录表项中，【核1、核3、核4】为数据块1的访问核。由此可以看出，通过这种层次化的目录记录方式，能够清楚地描述数据块的访问芯片以及访问核。
层次化目录的访问方式可参看图6B，在图6B中，是采用缓存的方式实现片上目录以及片间目录。其中，每一个片上目录表项以及每一个片间目录表项采用缓存目录中的表项来记录，每个缓存数据块的地址包括：标签、索引以及块内偏移。相应的，片上目录使用了缓存目录的方式存储，每个片上目录表项分别记录缓存数据块地址中的标签、该缓存数据块是否为本处理器芯片独有的片上独有标识、以及该缓存数据块的访问核的列表；片间目录也使用了缓存目录得方式存储，每个片间目录表项分别记录缓存数据块地址中的标签以及该缓存数据块的访问芯片的列表。
作为举例，图6B所示出的多片多核处理器，包括了四个处理器芯片，每个处理器芯片包括16个处理器核。片间目录采用分布式的方式缓存在各个处理器芯片中，每个处理器芯片的片上目录也采用分布式的方式缓存在各个处理器核中。由于具体实现中，片上目录以及片间目录所包含的表项非常多，作为示意，图6B中仅示出片上目录以及片间目录的一部分。
在芯片0中的核0存储的片上目录中，第一个目录表项内容是【48：1：(4,5,6)】，该表项的索引是0(标示在该表项之前)，该表项所对应的缓存数据块的标签为48，即标签48和索引0的拼接就构成了该目录表项所对应的缓存数据块的地址的高位，而由于缓存数据块地址的高位是唯一的，因此，可以用来唯一的标识该缓存数据块。另外，可看出该片上目录表项的片上独有标识是1，所以这个数据是芯片0独有的，后面的(4,5,6)则表示该缓存数据块存储在芯片0中的编号分别为4，5，以及6的处理器核的私有缓存中。
在芯片0所存储的片间目录中，可看出芯片0中处理器核0内标签为48那个缓存数据块的片间目录表项，表项内容是【48：0】，该表项内容中的索引为0，其访问芯片列表只有0，说明标签为48的缓存数据块仅存储在芯片0上。
下面通过示意性的举例来说明采用缓存数据块的标签和索引来确定片间目录表项以及片上目录表项的存储位置。一个处理器芯片上有16个核，所以这里约定标签为16*n(n为整数，且n≥0)的缓存数据块的片上目录表项存储在核0上，标签为16*n+1(n为整数，且n≥0)的缓存数据块的片上目录表项存储在核1上，以此类推，可以归纳为：标签为16*n+m(n为整数，且n≥0，m为整数，且0≤m≤15)的缓存数据块的片上目录表项存储在核m(m为整数，且0≤m≤15)上。
该多片多核处理器系统有4个芯片，所以这里约定标签为4*s(s为整数，且s≥0)的缓存数据块的片上目录表项存储在芯片0上，标签为4*s+1(s为整数，且s≥0)的缓存数据块的片上目录表项存储在芯片1，以此类推。可以归纳为：标签为4*s+t(s为整数，且s≥0，t为整数，且0≤t≤3)的缓存数据块的片上目录表项存储在核t(t为整数，且0≤t≤3)上。
进一步类推，按照上述这种方式，对于一个包含了N个处理器芯片，且每个处理器芯片包含M个核的多片多核处理器，某一缓存数据块的标签为T，则该缓存数据块的片间目录表项所存储的处理器芯片的编号可通过取模运算(Modulo Operation)得到，即：T MOD N(即表示对T除以N计算得到结果进行取余)；该缓存数据块的片上目录表项所存储的处理器核的编号也可通过取模运算得到，即：T MOD M(即表示对T除以M计算得到结果进行取余)。
多片多核处理器中缓存一致性操作方法实施例
图7A示出了根据本发明实施例的多片多核系统中缓存一致性操作方法700的示意性流程图，该方法适用于如图1所示的多片多核处理器的硬件架构。
S710，接收针对第一数据块的写请求，该写请求由第一处理器芯片中第一处理器核发送，且该写请求包括第一数据块的标识以及待写入数据。
其中，该步骤由第一处理器芯片的片上目录控制单元来执行。在片上目录控制单元接收到针对第一数据块的写请求之后，从该写请求中获取第一数据块的标识。对第一数据块的写请求中包含该第一数据块的地址，第一数据块的标识可通过选择该数据块的地址的高位来表示。以图6B为例：该数据块的地址包括标签，索引以及块内偏移，则可通过该数据块地址的“标签+索引”作为该数据块的标识。
S720，根据第一数据块的标识，在第一处理器芯片中的片上目录查询到和第一数据块对应的片上目录的表项，从查询的片上目录的表项中确定存储第一数据块的处理器核的核标识，向上述核标识对应的处理器核发送删除第一数据块的指令消息。
其中，第一处理器芯片的片上目录控制单元在获取第一数据块的标识之后，根据第一数据块的标识查询片上目录存储单元，确定和第一数据块对应的片上目录表项，从中确定缓存有第一数据块的处理器核的核标识，并向这些处理器核发送删除第一数据块的指令消息，这些处理器核在接收到该指令消息后，将私有缓存内的第一数据块删除。
S730，根据片上目录表项中的片上独有标识确定第一数据块是第一处理器芯片独有时，不发送针对第一数据块的片间目录查询请求。
其中，作为具体实现中的举例，片上目录控制单元根据对应第一数据块的片上目录表项中的片上独有标识确定该标识为True时，则确定第一数据块由第一处理器芯片独有，则第一处理器芯片的片上目录控制单元不向片间目录控制单元发送查询片间目录表项的请求。
S740，指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存中。
其中，第一处理器核接收到待写入数据之后，将该待写入数据写入到第一处理器核内的私有缓存中。
通过上面的实施例可看出，在片上目录表项中设置片上独有标识，通过片上独有标识记录该表项对应的数据块是否在多片多核处理器中为该处理器芯片独有。采用上述方式使得在进行一致性操作过程中，当判断某一数据块对应的片上目录表项中记录的片上独有标识为True时，就仅在该处理器芯片中进行缓存一致性操作，这样就减少了现有技术存在的对于任何一个数据块的写操作都需要片间通信的开销，从而有效地降低了时延及功耗。
进一步的，当根据片上目录表项中的片上独有标识确定第一数据块不是第一处理器芯片独有时，参看图7B，该缓存一致性操作方法还包括：
S750，向片间目录发送针对第一数据块的片间目录查询请求，该查询请求中包括所述第一数据块的标识。
其中，在确定片上独有标识为False时(说明第一数据块不是第一处理器芯片独有时)，第一处理器芯片的片上目录控制单元向片间目录控制单元发送片间目录查询请求，该请求中携带有第一数据块的标识，该第一数据块的标识可由该数据块的地址得到。
S760，根据第一数据块的标识，查询片间目录，确定和第一数据块对应的片间目录的表项。
其中，片间目录控制单元在接收到上述查询请求之后，根据第一数据块的标识查询片间目录存储单元中的表项，确定和第一数据块对应的片间目录表项。
S770，从片间目录的表项中确定保存有第一数据块的处理器芯片的芯片标识，向芯片标识除第一处理器芯片之外其他处理器芯片发送删除第一数据块的指令消息，上述指令消息包括所述第一数据块的标识。
其中，作为具体实现中的举例，片间目录控制单元从和第一数据块对应的片间目录表项中确定保存有第一数据块的处理器芯片的芯片标识后，向这些芯片标识对应的处理器芯片(除第一处理器芯片之外)发送删除第一数据块的指令消息。
S780，指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存。
其中，作为具体实现中的举例，在发送删除第一数据块的指令消息后，第一处理器芯片中的片上目录控制单元向第一处理器核发送指示消息，使得第一处理器核将待写入数据写入到第一处理器核的私有缓存。
进一步的，在S740及S780之后，参看图7C，该方法实施例还包括：
S790，指示第一处理器芯片将待写入数据写入到第一处理器芯片的共享缓存。
其中，该步骤中，采用的是缓存写回机制中的写通模式(Write Through)，由第一处理器芯片的片上目录控制单元向第一处理器芯片发送指示消息，以便将待写入数据写入到第一处理器芯片的共享缓存。
进一步的，当在芯片标识除第一处理器芯片之外其他处理器芯片接收到删除第一数据块的指令消息之后，参看图7D，该方法实施例还包括：
S771，除第一处理器芯片之外的各处理器芯片根据第一数据块的标识，在各处理器芯片中的片上目录查询和第一数据块对应的片上目录表项，从第一数据块对应的各片上目录的表项中确定存储有第一数据块的处理器核的核标识，向核标识对应的处理器核发送删除第一数据块的指令消息。
其中，收到删除第一数据块的指令消息的各处理芯片的片上目录控制单元，根据第一数据块的标识，在各自的片上目录存储单元查找和第一数据块对应的片上目录表项，并从该片上目录表项中确定缓存有第一数据块的处理器核的核标识，向这些核标识对应的处理器核的私有缓存发送删除第一数据块的指令消息，使得这些处理器核将存储在私有缓存的第一数据块删除。
另外一种情况下，即当根据第一数据块的标识在第一处理器芯片的片上目录未能查询到和第一数据块对应的表项，且根据第一数据块的标识在片间目录中查询到与第一数据块的标识对应的表项时，参看图8。
S810，根据第一数据块的标识，在片间目录查询到和第一数据块对应的片间目录的表项，从片间目录的表项中确定保存有第一数据块的处理器芯片的芯片标识，向上述芯片标识对应的处理器芯片发送删除第一数据块的指令消息，该指令消息包括所述第一数据块的标识。
其中，第一处理器芯片的片上目录控制单元在第一处理器芯片的片上目录未能查询到第一数据块对应的表项，但在片间目录中查询到和第一数据块对应的表项时，向片间目录控制单元发送指示消息，指示片间目录控制单元根据第一数据块的标识，查询片间目录，确定保存有第一数据块的片间目录的表项，从而确定第一数据块的访问芯片的标识，向上述访问芯片发送删除第一数据块的指令消息，以使得这些访问芯片将缓存的第一数据块删除。
S820，指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存。
其中，在发送删除第一数据块的指令消息后，第一处理器芯片中的片上目录控制单元向第一处理器核发送指示消息，使得第一处理器核将待写入数据写入到第一处理器核的私有缓存。
S830，在第一处理器芯片中的片上目录中，创建对应第一数据块的表项，将第一处理器核的核标识写入表项中存储第一数据块的处理器核的核标识列表中，并设置片上独有标识为True。
其中，由第一处理器芯片的片上目录控制单元在第一处理器芯片中的片上目录中，创建对应第一数据块的表项，将第一处理器核的核标识写入表项中存储第一数据块的处理器核的核标识列表中，并设置片上独有标识为True。
进一步的，当在芯片标识对应的处理器芯片接收到删除第一数据块的指令消息之后，该方法实施例还包括：
S811，各处理器芯片根据第一数据块的标识，在各处理器芯片中的片上目录查询和第一数据块对应的片上目录表项，从第一数据块对应的各片上目录的表项中确定存储有第一数据块的处理器核的核标识，向核标识对应的处理器核发送删除第一数据块的指令消息。
其中，收到删除第一数据块的指令消息的各处理芯片的片上目录控制单元，根据第一数据块的标识，在各自的片上目录存储单元查找和第一数据块对应的片上目录表项，并从该片上目录表项中确定缓存有第一数据块的处理器核的核标识，向这些核标识对应的处理器核的私有缓存发送删除第一数据块的指令消息，使得这些处理器核将存储在私有缓存的第一数据块删除。
另外一种情况下，即当根据第一数据块的标识在第一处理芯片的片上目录未能查询到和第一数据块对应的表项，且所述第一数据块的标识在片间目录中未能查询到与第一数据块对应的表项时，执行如下步骤：
S910，指示根据第一数据块的标识，从内存中读取第一数据块，将第一数据块存入第一处理器核的私有缓存。
其中，第一处理器芯片的片上目录以及片间目录均未查询到第一数据块对应的表项，则说明在多片多核处理器中不存在第一数据块，则需要第一处理器芯片根据第一数据块的标识，从内存中读取第一数据块，并存入第一处理器核的私有缓存。
S920，在第一处理器芯片的片上目录中，创建针对第一数据块的片上目录表项，在存储第一数据块的核标识列表中记录第一处理器核的标识，并设置片上独有标识为True。
其中，第一处理器芯片的片上目录控制单元在所述第一处理器芯片的片上目录中，创建针对第一数据块的片上目录表项，在存储所述第一数据块的核标识列表中记录所述第一处理器核的标识，并设置片上独有标识为True，即设置的第一数据块在多片多核处理器中由第一处理器芯片独有。
S930，在片间目录中，创建对应第一数据块的片间目录表项，在存储第一数据块的芯片标识列表中记录第一处理器芯片的标识。
其中，第一处理器芯片的片上目录控制单元，指示片间目录控制单元在片间目录中，创建对应第一数据块的片间目录表项，在存储第一数据块的芯片标识列表中记录第一处理器芯片的标识。
下面结合举例详细描述本发明实施例的缓存一致性操作的方法。
图10为本发明另一实施例的目录(包括片上目录以及片间目录)的访问方法的示意性流程图。结合图1所示的多片多核处理器的组成结构，以处理器芯片100中的核11发出访问请求(读请求或者写请求)消息为例来进行说明。
1001，接收针对数据块1的访问请求。
其中，对数据块1的访问请求携带有待访问数据块的地址。
1002，请求核根据待访问的数据块的标识访问片上目录，若命中片上目录表项，则执行1003；若未命中片上目录表项，则执行1010。
其中，请求核指的是发出读请求或者写请求的处理器核。作为举例，可指的是图1中核11。片上目录指的是发出请求的处理器核所属处理器芯片的片上目录，用来记录存储在该处理器芯片中各处理器核私有缓存中的数据块以及这些数据块的访问核的信息。作为举例，即图1中处理器芯片100上的片上目录113，其中片上目录的组成如图4所示。命中片上目录表项，指的是根据待访问数据块的标识找到和该标识对应的片上目录表项，作为举例，片上目录表项的具体数据结构如图5所示。
1003，判断请求类型是读请求还是写请求，若为读请求时，则执行1004；若为写请求时，则执行1005。
其中，通过访问请求消息中预先定义的字段或者比特位来识别是读请求还是写请求。作为举例，预先在访问请求消息中设定W/R比特位来标识请求类型，譬如：当该比特位为1时表示写请求，当该比特位为0时表示读请求。
1004，若为读请求，将请求核加入片上目录表项中的访问核列表。
例如，对于发送读请求的请求核(即发出读请求的处理器核)，待读取的数据块会被存入请求核的私有缓存中，需要将该请求核的标识记录在该数据块对应的片上目录表项中的访问核的标识列表。
1005，若为写请求时，需要判断写请求地址所对应的数据块是否为片上独有。若是片上独有，则执行1006；若不是片上独有，则执行1007。
其中，对于写请求，需要判断写请求地址所对应的数据块是否为片上独有。结合图5所示的片上目录表项的数据结构，通过片上独有标识11312来标识对应的数据块是否为片上独有。
1006，当写请求地址对应的数据块是片上独有时，则对该数据块进行片上一致性维护。
具体的，片上一致性维护的过程是根据片上目录表项中所存储的访问核的标识列表确定私有缓存中存储有该数据块的处理器核，发送删除该数据块的指令消息，使得这些处理器核将私有缓存内的该数据块删除。
1007，当写请求地址对应的数据块不是片上独有时，访问片间目录。
例如，可以由图4中的片上目录控制模块发送片间目录的访问请求，该访问请求中携带有数据块的标识。在片间目录找到和该数据块对应的片间目录的表项，根据图3所示的片间目录表项的数据结构，确定该数据块的访问芯片的标识列表，然后对该写请求地址对应的数据块进行全局一致性维护。
1008，对写请求地址对应的数据块进行全局一致性维护。
其中，全局一致性维护，即需要根据写请求地址对应的数据块的标识查询片间目录确定访问芯片，然后根据该数据块的标识分别查询各个访问芯片的片上目录表项确定访问核，向这些访问核发送删除该数据块的指令消息，由各个访问核的私有缓存将缓存的该数据块删除，然后将待写入数据写到请求核的私有缓存中。
以图6A作为举例，确定【芯片0、芯片3、芯片4】为数据块1的访问芯片，根据和数据块1对应的片上目录的表项中，可看出在芯片0的片上目录表项中，【核0、核1、核2、核5】为数据块1的访问核，在芯片3的片上目录表项中，【核5】为数据块1的访问核，在芯片4的片上目录表项中，【核1、核3、核4】为数据块1的访问核。对数据块1进行全局一致性维护，即将上述这些数据块1的访问核中私有缓存中的数据块1删除。
1009，在执行完全局一致性维护之后，将该数据块对应的片上目录表项中的片上独有标识置1。
例如，这里本实施例是采用1个比特作为片上独有标识，当该标识取值为1时，表示片上独有；当该标识取值为0时，表示不是片上独有。
1010，当访问片上目录未命中时，需要访问片间目录，确定是否命中。若为是，则执行1011；若为否，则执行1018。
其中，本实施例采用的是层次化的目录结构，即每个处理器芯片包含片上目录，在整个多片多核处理器系统中包含片间目录。当访问核所在处理器芯片中的片上目录未能找到相应的表项时，需要去片间目录查询，看是否其他的处理器芯片作为待访问数据块的访问芯片。
1011，判断访问请求的类型是读请求还是写请求，如果是读请求，执行1012；如果是写请求，则执行1015。
例如：通过请求消息中预先定义的字段或者比特位来识别是读请求还是写请求。
1012，确定访问请求为读请求时，将发送读请求的请求核所在处理器芯片的标识添加到读请求对应数据块的访问芯片列表。
其中，发送读请求的请求核(对应的是处理器核)将其所在芯片的标识添加到片间目录表项中的访问芯片列表中。
1013，新建片上目录表项。
其中，由于片上目录中未能够命中该写请求对应的数据块的目录表项，则需要在请求核所在芯片的片上目录中新建对应数据块的片上目录表项。
1014，将请求核加入访问核列表。
其中，在新创建的片上目录表项中，将请求核(即发出请求的处理器核)的标识添加到访问核的标识列表中。
1015，对于1011步骤中的读写类型判断为写请求时，执行全局一致性维护。
其中，执行全局一致性维护的过程和步骤1008类似，在此不再赘述。
1016，新建片上目录表项。
其中执行新建片上目录表项的操作和步骤1012类似，在此不再赘述。
1017，将该数据块对应的片上目录表项中的片上独有标识置1。
其中执行片上独有标识置1的操作和步骤1009类似，在此不再赘述。
1018，当采用待访问数据块对片间目录查询未能够命中时，新建片间目录表项。
其中，在片间目录中创建针对待访问数据块的片间目录表项。作为举例，创建的片间目录表项采用图3所示的数据结构的形式。
1019，在针对待访问的数据块创建完片间目录表项之后，需要进一步判断请求类型是读还是写。如果是读请求，执行1020；如果是写请求，则执行1023。
其中，作为举例，通过访问请求消息中预先定义的字段或者比特位来识别是读请求还是写请求。作为举例，预先在访问请求消息中设定W/R比特位来标识请求类型，譬如：当该比特位为1时表示写请求，当该比特位为0时表示读请求。
1020，判断是读请求时，将发出读请求的核所在的芯片(即请求芯片)添加到访问芯片列表。
该步骤和步骤1012的实现方式类似，在此不再赘述。
1021，新建片上目录表项。
该步骤和和步骤1013的实现方式类似，在此不再赘述。
1022，将请求核的标识加入访问核列表。
该步骤和和步骤1014的实现方式类似，在此不再赘述。
1023，将请求芯片加入到访问芯片列表。
和步骤1012的执行过程一致，在此不再赘述。
1024，新建片上目录表项。
和步骤1013的执行过程一致，在此不再赘述。
1025，将请求核加入访问核列表。
和步骤1014的执行过程一致，在此不再赘述。
多片多核处理器实施例
本发明实施例还提供了一种能够加快缓存一致性处理效率的多片多核处理器。如图1所示并结合图2-5，以图1中的处理器芯片100、以及处理器芯片100中的核11为例。其中，处理器核11中的片上目录缓存113包括片上目录存储单元1131以及片上目录控制单元1132，片间目录130包括片间目录存储单元131以及片间目录控制单元132。
其中，片间目录存储单元1131所存储的每个片间目录的表项和多片多核处理器中每个被写入到处理器核私有缓存内的数据块一一对应，每个片间目录的表项记录有数据块的标识1311以及存储所述数据块的处理器芯片的芯片标识列表1312。
片上目录缓存113包括片上目录存储单元1131以及片上目录控制单元1132，每个核包括用来存储数据块的私有缓存，片上目录存储单元1131所存储的每个片上目录表项和处理器芯片中每个被写入到处理器核内私有缓存的数据块一一对应，每个片上目录的表项记录数据块的标识11311、片上独有标识11312以及存储有所述数据块的处理器核的核标识列表11313，片上独有标识11312用于标识所述数据块在多片多核处理器中是否为处理器芯片独有。
核11中片上目录控制单元1132接收针对第一数据块的写请求，该写请求由处理器芯片100中1处理器核11发送，且该写请求包括所述第一数据块的标识以及待写入数据；
处理器芯片100的片上目录控制单元1132根据第一数据块的标识，在处理器芯片100中的片上目录存储单元1131查询到和第一数据块对应的片上目录的表项，从查询的片上目录的表项中确定存储第一数据块的处理器核的核标识，向核标识对应的处理器核发送删除所述第一数据块的指令消息；
处理器芯片100的片上目录控制单元1132根据片上目录表项中的片上独有标识确定第一数据块是处理器芯片100独有时，不向片间目录控制单元132发送针对第一数据块的片间目录查询请求；
处理器芯片100的片上目录控制单元1132指示第一处理器核将待写入数据写入到所述第一处理器核内的私有缓存112。
当根据片上目录表项中的片上独有标识11312确定第一数据块不是所述处理器芯片100独有时，
处理器芯片100的片上目录控制单元1132向片间目录控制单元132发送针对第一数据块的片间目录查询请求，该查询请求中包括所述第一数据块的标识。
片间目录控制单元132根据第一数据块的标识，查询片间目录存储单元131存储的片间目录表项，确定和第一数据块对应的片间目录的表项；
片间目录控制单元132从片间目录的表项中确定保存有所述第一数据块的处理器芯片的芯片标识，向芯片标识除处理器芯片100之外其他处理器芯片发送删除第一数据块的指令消息，该指令消息包括所述第一数据块的标识。
处理器芯片100的片上目录控制单元1132指示处理器核110将待写入数据写入到处理器核110内的私有缓存112。
在指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存之后，处理器芯片100的片上目录控制单元1132，还用于指示处理器芯片100将待写入数据写入到处理器芯片100内的共享缓存。
当根据第一数据块的标识在处理器芯片100的片上目录存储单元1131未能查询到和第一数据块对应的表项，且根据第一数据块的标识在片间目录存储单元131中查询到与第一数据块的标识对应的表项时，处理器芯片100的片上目录控制单元1132，还用于指示片间目录控制单元132根据第一数据块的标识，在片间目录存储单元131查询到和第一数据块对应的片间目录的表项，从片间目录的表项中确定保存有第一数据块的处理器芯片的芯片标识，向该芯片标识对应的处理器芯片发送删除第一数据块的指令消息，上述指令消息包括所述第一数据块的标识。
处理器芯片100的片上目录控制单元1132，还用于指示处理器核11将待写入数据写入到处理器核11内的私有缓存112。
处理器芯片100的片上目录控制单元1132，还用于在处理器芯片100中的片上目录存储单元1131中，创建对应第一数据块的表项，将处理器核11的核标识写入表项中存储第一数据块的处理器核的核标识列表中，并设置片上独有标识为True。
当根据第一数据块的标识在处理器芯片100的片上目录存储单元1131未能查询到和第一数据块对应的表项，且根据第一数据块的标识在片间目录存储单元131中未能查询到与第一数据块的标识对应的表项时，处理器芯片100的片上目录控制单元1132，还用于指示内存控制器140根据第一数据块的标识，从内存300中读取第一数据块，将第一数据块存入处理器核11的私有缓存112。
处理器芯片100的片上目录控制单元1132，还用于在处理器芯片100的片上目录存储单元1131中，创建针对第一数据块的片上目录表项，在存储第一数据块的核标识列表中记录第一处理器核的标识，并设置片上独有标识为True。
处理器芯片100的片上目录控制单元1132，还用于指示片间目录控制单元132在片间目录存储单元131中，创建对应第一数据块的片间目录表项，在存储第一数据块的芯片标识列表中记录处理器芯片100的标识。
在芯片标识对应的处理器芯片接收到删除所述第一数据块的指令消息之后，多片多核处理器中各处理器芯片的片上目录控制单元，用于根据第一数据块的标识，在各处理器芯片中的片上目录存储单元查询和第一数据块对应的片上目录表项，从第一数据块对应的各片上目录的表项中确定存储有第一数据块的处理器核的核标识，指示核标识对应的处理器核删除私有缓存的第一数据块。
需要说明的是，本发明的所有实施例中所提及的“第一”“第二”等仅仅为了区别彼此以描述方便而使用，不能将这些序号解读为对后面所连接的实体范围的限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种多片多核处理器的缓存一致性操作方法，其特征在于，所述多片多核处理器包括至少两个处理器芯片和片间目录，所述片间目录的每个表项和所述多片多核处理器中每个被写入到处理器核私有缓存内的数据块一一对应，每个片间目录的表项记录有数据块的标识以及存储所述数据块的处理器芯片的芯片标识列表，所述处理器芯片包括至少两个核以及和所述处理器芯片对应的片上目录，所述至少两个核中的每个核包括用来存储数据块的私有缓存，所述片上目录的每个表项和所述处理器芯片中每个被写入到处理器核内私有缓存的数据块一一对应，每个片上目录的表项记录数据块的标识、存储有所述数据块的处理器核的核标识列表以及片上独有标识，所述片上独有标识用于标识所述数据块在所述多片多核处理器中是否为所述处理器芯片独有；
所述方法包括：
接收针对第一数据块的写请求，所述写请求由第一处理器芯片中第一处理器核发送，且所述写请求包括所述第一数据块的标识以及待写入数据；
根据所述第一数据块的标识，在所述第一处理器芯片中的片上目录查询到和所述第一数据块对应的片上目录的表项，从所述查询的片上目录的表项中确定存储所述第一数据块的处理器核的核标识，向所述核标识对应的处理器核发送删除所述第一数据块的指令消息；
根据所述片上目录表项中的片上独有标识确定所述第一数据块是所述第一处理器芯片独有时，不发送针对第一数据块的片间目录查询请求；
指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存中。
2.根据权利要求1所述的方法，其特征在于，当根据所述片上目录表项中的片上独有标识确定所述第一数据块不是所述第一处理器芯片独有时，
向所述片间目录发送针对第一数据块的片间目录查询请求，所述查询请求中包括所述第一数据块的标识；
根据所述第一数据块的标识，查询所述片间目录，确定和所述第一数据块对应的所述片间目录的表项；
从所述片间目录的表项中确定保存有所述第一数据块的处理器芯片的芯片标识，向所述芯片标识除所述第一处理器芯片之外其他处理器芯片发送删除所述第一数据块的指令消息，所述指令消息包括所述第一数据块的标识；
指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存。
3.根据权利要求1所述的方法，其特征在于，在指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存之后，所述方法还包括：
指示所述第一处理器芯片将所述待写入数据写入到所述第一处理器芯片内的共享缓存。
4.根据权利要求1-3任一所述的方法，其特征在于，当根据所述第一数据块的标识在所述第一处理器芯片的片上目录未能查询到和所述第一数据块对应的表项，且根据所述第一数据块的标识在所述片间目录中查询到与所述第一数据块的标识对应的表项时，
根据所述第一数据块的标识，在所述片间目录查询到和所述第一数据块对应的所述片间目录的表项，从所述片间目录的表项中确定保存有所述第一数据块的处理器芯片的芯片标识，向所述芯片标识对应的处理器芯片发送删除所述第一数据块的指令消息，所述指令消息包括所述第一数据块的标识；
指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存；
在所述第一处理器芯片中的片上目录中，创建对应所述第一数据块的表项，将所述第一处理器核的核标识写入所述表项中存储所述第一数据块的处理器核的核标识列表中，并设置片上独有标识为True。
5.根据权利要求1-3任一所述的方法，其特征在于，当根据所述第一数据块的标识在所述第一处理器芯片的片上目录未能查询到和所述第一数据块对应的表项，且根据所述第一数据块的标识在所述片间目录中未能查询到与所述第一数据块的标识对应的表项时，
指示根据所述第一数据块的标识，从内存中读取所述第一数据块，将所述第一数据块存入所述第一处理器核的私有缓存；
在所述第一处理器芯片的片上目录中，创建针对所述第一数据块的片上目录表项，在存储所述第一数据块的核标识列表中记录所述第一处理器核的标识，并设置片上独有标识为True；
在所述片间目录中，创建对应所述第一数据块的片间目录表项，在存储所述第一数据块的芯片标识列表中记录所述第一处理器芯片的标识。
6.根据权利要求2所述的方法，其特征在于，在所述芯片标识除所述第一处理器芯片之外其他处理器芯片接收到所述删除所述第一数据块的指令消息之后，所述方法还包括：
除所述第一处理器芯片之外的各处理器芯片根据所述第一数据块的标识，在各处理器芯片中的片上目录查询和所述第一数据块对应的片上目录表项，从所述第一数据块对应的各片上目录的表项中确定存储有所述第一数据块的处理器核的核标识，向所述核标识对应的处理器核发送删除所述第一数据块的指令消息。
7.一种多片多核处理器，其特征在于，所述多片多核处理器包括至少两个处理器芯片和片间目录缓存，所述片间目录缓存包括片间目录存储单元以及片间目录控制单元，所述片间目录存储单元所存储的每个片间目录的表项和所述多片多核处理器中每个被写入到处理器核私有缓存内的数据块一一对应，每个片间目录的表项记录有数据块的标识以及存储所述数据块的处理器芯片的芯片标识列表，所述处理器芯片包括至少两个核以及和所述处理器芯片对应的片上目录缓存，所述片上目录缓存包括片上目录存储单元以及片上目录控制单元，所述至少两个核中的每个核包括用来存储数据块的私有缓存，所述片上目录存储单元所存储的每个片上目录表项和所述处理器芯片中每个被写入到处理器核内私有缓存的数据块一一对应，每个片上目录的表项记录数据块的标识、存储有所述数据块的处理器核的核标识列表以及片上独有标识，所述片上独有标识用于标识所述数据块在所述多片多核处理器中是否为所述处理器芯片独有；
第一处理器芯片的片上目录控制单元接收针对第一数据块的写请求，所述写请求由所述第一处理器芯片中第一处理器核发送，且所述写请求包括所述第一数据块的标识以及待写入数据；
所述第一处理器芯片的片上目录控制单元根据所述第一数据块的标识，在所述第一处理器芯片中的片上目录存储单元查询到和所述第一数据块对应的片上目录的表项，从所述查询的片上目录的表项中确定存储所述第一数据块的处理器核的核标识，向所述核标识对应的处理器核发送删除所述第一数据块的指令消息；
所述第一处理器芯片的片上目录控制单元根据所述片上目录表项中的片上独有标识确定所述第一数据块是所述第一处理器芯片独有时，不向所述片间目录控制单元发送针对第一数据块的片间目录查询请求；
所述第一处理器芯片的片上目录控制单元指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存。
8.根据权利要求7所述的多片多核处理器，其特征在于，当根据所述片上目录表项中的片上独有标识确定所述第一数据块不是所述第一处理器芯片独有时，
所述第一处理器芯片的片上目录控制单元向所述片间目录控制单元发送针对第一数据块的片间目录查询请求，所述查询请求中包括所述第一数据块的标识；
所述片间目录控制单元根据所述第一数据块的标识，查询所述片间目录存储单元，确定和所述第一数据块对应的所述片间目录的表项；
所述片间目录控制单元从所述片间目录的表项中确定保存有所述第一数据块的处理器芯片的芯片标识，向所述芯片标识除所述第一处理器芯片之外其他处理器芯片发送删除所述第一数据块的指令消息，所述指令消息包括所述第一数据块的标识；
所述第一处理器芯片的片上目录控制单元指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存。
9.根据权利要求7所述的多片多核处理器，其特征在于，在指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存之后，
所述第一处理器芯片的片上目录控制单元，还用于指示所述第一处理器芯片将所述待写入数据写入到所述第一处理器芯片内的共享缓存。
10.根据权利要求7-9任一所述的多片多核处理器，其特征在于，当根据所述第一数据块的标识在所述第一处理器芯片的片上目录存储单元未能查询到和所述第一数据块对应的表项，且根据所述第一数据块的标识在所述片间目录存储单元中查询到与所述第一数据块的标识对应的表项时，
所述第一处理器芯片的片上目录控制单元，还用于指示所述片间目录控制单元根据所述第一数据块的标识，在所述片间目录存储单元查询到和所述第一数据块对应的所述片间目录的表项，从所述片间目录的表项中确定保存有所述第一数据块的处理器芯片的芯片标识，向所述芯片标识对应的处理器芯片发送删除所述第一数据块的指令消息，所述指令消息包括所述第一数据块的标识；
所述第一处理器芯片的片上目录控制单元，还用于指示所述第一处理器核将所述待写入数据写入到所述第一处理器核内的私有缓存；
所述第一处理器芯片的片上目录控制单元，还用于在所述第一处理器芯片中的片上目录中，创建对应所述第一数据块的表项，将所述第一处理器核的核标识写入所述表项中存储所述第一数据块的处理器核的核标识列表中，并设置片上独有标识为True。
11.根据权利要求7-9任一所述的多片多核处理器，其特征在于，当根据所述第一数据块的标识在所述第一处理器芯片的片上目录存储单元未能查询到和所述第一数据块对应的表项，且根据所述第一数据块的标识在所述片间目录存储单元中未能查询到与所述第一数据块的标识对应的表项时，
所述第一处理器芯片的片上目录控制单元，还用于指示根据所述第一数据块的标识，从内存中读取所述第一数据块，将所述第一数据块存入所述第一处理器核的私有缓存；
所述第一处理器芯片的片上目录控制单元，还用于在所述第一处理器芯片的片上目录中，创建针对所述第一数据块的片上目录表项，在存储所述第一数据块的核标识列表中记录所述第一处理器核的标识，并设置片上独有标识为True；
所述第一处理器芯片的片上目录控制单元，还用于指示所述片间目录控制单元在所述片间目录中，创建对应所述第一数据块的片间目录表项，在存储所述第一数据块的芯片标识列表中记录所述第一处理器芯片的标识。
12.根据权利要求8所述的多片多核处理器，其特征在于，在所述芯片标识对应的处理器芯片接收到所述删除所述第一数据块的指令消息之后，
各处理器芯片的片上目录控制单元，用于根据所述第一数据块的标识，在各处理器芯片中的片上目录存储单元中查询和所述第一数据块对应的片上目录表项，从所述第一数据块对应的各片上目录的表项中确定存储有所述第一数据块的处理器核的核标识，指示所述核标识对应的处理器核删除所述私有缓存的第一数据块。
CN201610177729.5A 2016-03-25 2016-03-25 多片多核处理器的缓存一致性操作方法及多片多核处理器 Active CN107229593B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610177729.5A CN107229593B (zh) 2016-03-25 2016-03-25 多片多核处理器的缓存一致性操作方法及多片多核处理器
PCT/CN2017/077866 WO2017162192A1 (zh) 2016-03-25 2017-03-23 多片多核处理器的缓存一致性操作方法及多片多核处理器
EP17769469.2A EP3422198A4 (en) 2016-03-25 2017-03-23 MULTI-CHIP MULTIPROCESSOR COOPERATION COHERENCE OPERATING METHOD AND MULTI-CHIP MULTIPROCESSOR
US16/138,824 US20190026225A1 (en) 2016-03-25 2018-09-21 Multiple chip multiprocessor cache coherence operation method and multiple chip multiprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610177729.5A CN107229593B (zh) 2016-03-25 2016-03-25 多片多核处理器的缓存一致性操作方法及多片多核处理器

Publications (2)

Publication Number Publication Date
CN107229593A CN107229593A (zh) 2017-10-03
CN107229593B true CN107229593B (zh) 2020-02-14

Family

ID=59899258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610177729.5A Active CN107229593B (zh) 2016-03-25 2016-03-25 多片多核处理器的缓存一致性操作方法及多片多核处理器

Country Status (4)

Country Link
US (1) US20190026225A1 (zh)
EP (1) EP3422198A4 (zh)
CN (1) CN107229593B (zh)
WO (1) WO2017162192A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109726017B (zh) * 2017-10-30 2023-05-26 阿里巴巴集团控股有限公司 一种应用程序之间共享缓存的方法及装置
US10860487B2 (en) * 2019-04-17 2020-12-08 Chengdu Haiguang Integrated Circuit Design Co. Ltd. Multi-core processing device and method of transferring data between cores thereof
CN113095052A (zh) * 2019-12-23 2021-07-09 中兴通讯股份有限公司 一种表项排布方法、装置、设备和存储介质
US20220044092A1 (en) 2020-08-06 2022-02-10 Celestial Ai Inc. Coherent photonic computing architectures
CN115114192A (zh) * 2021-03-23 2022-09-27 北京灵汐科技有限公司 存储器接口、功能核、众核系统和存储数据访问方法
CN114217861A (zh) * 2021-12-06 2022-03-22 海光信息技术股份有限公司 数据处理方法及装置、电子装置和存储介质
CN114356839B (zh) * 2022-03-17 2022-06-03 飞腾信息技术有限公司 处理写操作的方法、设备、处理器及设备可读存储介质
WO2023177848A1 (en) 2022-03-18 2023-09-21 Celestial Al Inc. Optical multi-die interconnect bridge (omib)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719116A (zh) * 2009-12-03 2010-06-02 浙江大学 基于异常处理的事务存储访问机制的实现方法及所用系统
CN101958834A (zh) * 2010-09-27 2011-01-26 清华大学 支持高速缓存一致的片上网络系统及数据请求方法
CN102063406A (zh) * 2010-12-21 2011-05-18 清华大学 用于多核处理器的网络共享Cache及其目录控制方法
CN102103568A (zh) * 2011-01-30 2011-06-22 中国科学院计算技术研究所 片上多核处理器系统的高速缓存一致性协议的实现方法
CN104461932A (zh) * 2014-11-04 2015-03-25 浪潮电子信息产业股份有限公司 一种面向大数据应用的目录缓存管理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2390954C (en) * 2001-06-19 2010-05-18 Foedero Technologies, Inc. Dynamic multi-level cache manager
US7571285B2 (en) * 2006-07-21 2009-08-04 Intel Corporation Data classification in shared cache of multiple-core processor
FR2927437B1 (fr) * 2008-02-07 2013-08-23 Bull Sas Systeme informatique multiprocesseur
US8171223B2 (en) * 2008-12-03 2012-05-01 Intel Corporation Method and system to increase concurrency and control replication in a multi-core cache hierarchy
CN101859281A (zh) * 2009-04-13 2010-10-13 廖鑫 基于集中式目录的嵌入式多核缓存一致性方法
CN102591800B (zh) * 2011-12-31 2015-01-07 龙芯中科技术有限公司 一种弱一致性存储模型的数据访存系统和方法
GB2532545B (en) * 2014-08-19 2017-04-19 Imagination Tech Ltd Processors and methods for cache sparing stores

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719116A (zh) * 2009-12-03 2010-06-02 浙江大学 基于异常处理的事务存储访问机制的实现方法及所用系统
CN101958834A (zh) * 2010-09-27 2011-01-26 清华大学 支持高速缓存一致的片上网络系统及数据请求方法
CN102063406A (zh) * 2010-12-21 2011-05-18 清华大学 用于多核处理器的网络共享Cache及其目录控制方法
CN102103568A (zh) * 2011-01-30 2011-06-22 中国科学院计算技术研究所 片上多核处理器系统的高速缓存一致性协议的实现方法
CN104461932A (zh) * 2014-11-04 2015-03-25 浪潮电子信息产业股份有限公司 一种面向大数据应用的目录缓存管理方法

Also Published As

Publication number Publication date
CN107229593A (zh) 2017-10-03
EP3422198A4 (en) 2019-03-20
WO2017162192A1 (zh) 2017-09-28
US20190026225A1 (en) 2019-01-24
EP3422198A1 (en) 2019-01-02

Similar Documents

Publication Publication Date Title
CN107229593B (zh) 多片多核处理器的缓存一致性操作方法及多片多核处理器
US8180996B2 (en) Distributed computing system with universal address system and method
CN108139966B (zh) 管理转址旁路缓存的方法和多核处理器
KR100978156B1 (ko) 스누프 필터에서의 실효를 감소시키기 위한 라인 스와핑 스킴을 위한 방법, 장치, 시스템 및 컴퓨터 판독 가능 기록 매체
US20150067269A1 (en) Method for building multi-processor system with nodes having multiple cache coherency domains
US20150058570A1 (en) Method of constructing share-f state in local domain of multi-level cache coherency domain system
US6973547B2 (en) Coherence message prediction mechanism and multiprocessing computer system employing the same
EP3404537B1 (en) Processing node, computer system and transaction conflict detection method
US20170364442A1 (en) Method for accessing data visitor directory in multi-core system and device
CN114625762A (zh) 一种元数据获取方法、网络设备及系统
CN113419973B (zh) 一种报文转发方法及装置
WO2014190700A1 (zh) 一种内存访问的方法、缓冲调度器和内存模块
US11726788B2 (en) Tuple checkout with notify in coordination namespace system
US20140289481A1 (en) Operation processing apparatus, information processing apparatus and method of controlling information processing apparatus
CN115687185A (zh) 基于mmap内存映射的手持端低功耗数据采集方法
KR101303079B1 (ko) 멀티-코어 기반의 가상화 환경에서 캐쉬 일관성을 제어하는 장치 및 방법
US11516290B2 (en) Sharing tuples across independent coordination namespace systems
JPH10240695A (ja) Ｓｃｉシステムにおける複数の未処理要求の局所記憶装置を用いた操作
US20230100746A1 (en) Multi-level partitioned snoop filter
EP1396790A2 (en) Remote translation mechanism of a virtual address from a source a node in a multi-node system
WO2024045643A1 (zh) 数据访问设备、方法、系统、数据处理单元及网卡
KR20010045288A (ko) 다중 데이터 관리 미들웨어 시스템에서의 공유메모리를이용한 스키마 관리 방법
CN114691563A (zh) 一种数据处理方法、通信装置和系统
CN116069439A (zh) 数据处理方法、设备、系统及装置
CN116192799A (zh) 一种数据处理方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant