CN107194811A

CN107194811A - 一种基于fpga的高频交易量化系统

Info

Publication number: CN107194811A
Application number: CN201710351352.5A
Authority: CN
Inventors: 倪奎; 熊孜
Original assignee: Anhui Pan Public Mdt Infotech Ltd
Current assignee: Anhui Pan Public Mdt Infotech Ltd
Priority date: 2017-05-18
Filing date: 2017-05-18
Publication date: 2017-09-22

Abstract

本发明公开了一种基于FPGA的高频交易量化系统，包括网络处理模块、行情处理模块、策略运行模块、Linux服务器四个模块。在整个交易过程中，由FPGA网卡承担行情的接入，并直接在FPGA中进行行情的编解码，然后将行情落盘至硬盘数据库。行情解析完成后，借助FPGA强大的并行运算能力运行交易策略，计算各类指标，做出条件判断并下单或撤单等。使用硬件技术替代软件架构，达到降低延迟的目的，其逻辑灵活，可方便的重新编译烧写。在整个策略运行过程中，数据仅仅在FPGA内传输，可大大降低数据传输和计算的耗时，达到高频交易的目的。

Description

一种基于FPGA的高频交易量化系统

技术领域

本发明涉及金融交易设备领域，具体是一种基于FPGA的高频交易量化系统。

背景技术

近年来，国际金融行业的发展逐步开始聚焦在高频交易领域，众多发达国家中高频交易所占的交易量已经达到了总交易量的50%，在美国这一数字更是达到了接近70%。

高频交易系统是一套结合了软硬件的综合处理方案，需要借助高性能计算机强大的运算能力。传统的交易系统，GPU有其强大的浮点运算能力，使用CPU进行逻辑处理和大量的计算，而高频交易中所需要使用的计算能力已经远远超出了CPU性能的承受范围。一种解决方案是使用GPU，然而其对逻辑判断的处理能力之低下大大影响了其在高频策略中的应用。

发明内容本发明的目的是提供一种基于FPGA的高频交易量化系统，以解决现有技术存在的问题。

为了达到上述目的，本发明所采用的技术方案为：

一种基于FPGA的高频交易量化系统，其特征在于：在FPGA中构建网络处理模块、行情处理模块、策略运行模块、Linux服务器四个模块，FPGA 首先通过自身网络接口接收板卡输入市场数据，行情处理模块将市场数据解包，得到最终有效的交易所数据，策略运行模块接收到解包后的市场数据，对数据进行处理运算，行情处理模块以及策略运行模块通过 FPGA上块随机存储器Block RAM进行数据缓存，策略运行模块通过FPGA上内存控制器实现与内存芯片的接口控制，进而实现处理过程中的数据缓存，策略运行模块还通过控制器与PCIExpress 总线控制器及接口物理层 PHY 模块将最终盘口数据数据写入服务器的内存，以及产生中断、实现 CPU 对板卡的控制及状态读取，Linux服务器负责处理行情数据落盘，以及负责处理界面和部分交易过程中人工干预的逻辑。

本发明一种基于FPGA的高频交易系统，使用硬件技术替代软件架构，达到降低延迟的目的，能有效处理高并发事件，用FPGA网卡实现数据数据传输,具有逻辑灵活等优点，用于高频交易。

附图说明

图1为系统整体框架结构图。

图2 CEP模式架构示意图。

图3 VFS层数据结构图。

具体实施方式

如图1所示，一种基于FPGA的高频交易系统，主要包含网络处理模块、行情处理模块、策略运行模块、Linux服务器四个模块，交易的具体实现过程如下：

1. FPGA 首先通过 10GPHY(Physical layer interface) 接口接收板卡通过QSFP+ 接口输入的市场数据；

2.10GigE MAC(Media Access Control)模块将数据解包；

3.通过行情处理模块将市场数据解包，得到最终有效的交易所数据；

4.策略运行模块接收到解包后的市场数据，对数据进行处理运算，行情处理模块以及策略运行模块通过 FPGA 片上 Block RAM进行数据缓存；

5.策略运行模块通过内存控制器实现与内存芯片的接口控制，实现处理过程中的数据缓存，策略运行模块通过控制器与 PCIExpress 总线控制器及接口物理层 PHY 模块将最终盘口数据数据写入服务器的内存，以及产生中断、实现 CPU 对板卡的控制及状态读取。

如图2所示，每个策略独立地订阅和接收实时行情和历史数据，策略通过对实时行情的运算触发交易规则产生交易信号，输出交易信号到柜台执行下单命令。从复杂的系统中看似无关的事件流中，捕获事件包含的具体信息，分析出事件流对上层管理和整体业务的影响，并及时做出适当的反应。

CEP引擎的行情数据、历史数据和柜台的输入输出交互数据都是通过事先编写好的适配器或者外部程序传输。策略的管理也都完全依靠外部程序。每个策略都单独地运行于CEP平台上，直接与外部环境进行数据交互。

如图3所示，为VFS数据结构图,主要有Page_cache、Buffer cache、Inode-cache、Directory cache。其中page_cache和buffer cache主要用于缓冲内存结构数据和块设备数据。而inode-cache用于缓冲inode，directory-cache用于缓冲目录结构数据。行情数据落盘时，经过VFS层，该层的缓冲都放在主机内存中，主要在操作系统层缓冲数据，避免慢速块设备读写操作，从而影响了IO的响应时间。VFS和文件系统把数据写到硬件层列。

根据文件系统和操作系统的不同，一般来说对一个文件的写入操作包括两部分，对数据本身的写入操作，以及对文件属性（metadata元数据）的写入操作(这里的文件属性包括目录，inode等)。

本发明中，网络处理模块负责行情数据的接收和交易信号的发送。具有高性能的、可扩展性的通用网络通信模块，采用多种系统性能优化技术，主要是线程池、对象池和环形缓存区等。该模块能够支持海量并发连接，具有较高的数据吞吐量，接收海量并发连接、接收网络数据包、暂存和发送应用逻辑层的逻辑数据。

本发明中，网络通信模块有足够的可运行线程来充分利用CPU资源，但线程的数量不能太多，具体工作线程的数量和并发连接数量不是直接相关联的。该模型提供了最好的可伸缩性，而且其执行效率比较高。

本发明中，行情处理模块负责对交易所LV2加密行情的解析和转码。

本发明中，策略运行模块负责处理交易过程中的业务，包括逻辑和运算。在整个策略运行过程中，数据仅仅在FPGA内传输，可大大降低数据传输和计算的耗时，达到高频交易的目的。

本发明中，策略运行模块用复杂事件处理CEP(Complex Event Processing)来满足算法交易系统的要求，从而能更好地应对算法交易系统实现的复杂度，以及系统不良的扩展性和兼容性。

本发明中，Linux服务器负责处理行情数据落盘，使用数据库或文本等形式；负责处理界面和部分交易过程中人工干预的逻辑。

Claims

1.一种基于FPGA的高频交易量化系统，其特征在于：在FPGA中构建网络处理模块、行情处理模块、策略运行模块、Linux服务器四个模块，FPGA 首先通过自身网络接口接收板卡输入市场数据，行情处理模块将市场数据解包，得到最终有效的交易所数据，策略运行模块接收到解包后的市场数据，对数据进行处理运算，行情处理模块以及策略运行模块通过FPGA上块随机存储器Block RAM进行数据缓存，策略运行模块通过FPGA上内存控制器实现与内存芯片的接口控制，进而实现处理过程中的数据缓存，策略运行模块还通过控制器与PCIExpress 总线控制器及接口物理层 PHY 模块将最终盘口数据数据写入服务器的内存，以及产生中断、实现 CPU 对板卡的控制及状态读取，Linux服务器负责处理行情数据落盘，以及负责处理界面和部分交易过程中人工干预的逻辑。