CN107104655A - 具有射极跟随器晶体管和伺服环路的滤波器电路 - Google Patents

具有射极跟随器晶体管和伺服环路的滤波器电路 Download PDF

Info

Publication number
CN107104655A
CN107104655A CN201611046347.5A CN201611046347A CN107104655A CN 107104655 A CN107104655 A CN 107104655A CN 201611046347 A CN201611046347 A CN 201611046347A CN 107104655 A CN107104655 A CN 107104655A
Authority
CN
China
Prior art keywords
emitter
current
follower transistor
transistor
filter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611046347.5A
Other languages
English (en)
Other versions
CN107104655B (zh
Inventor
J·科尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107104655A publication Critical patent/CN107104655A/zh
Application granted granted Critical
Publication of CN107104655B publication Critical patent/CN107104655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H03H11/1286—Sallen-Key biquad
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

本文公开了具有射极跟随器晶体管和伺服环路的滤波电路，以及相关的方法和装置。在一些实施例中，滤波器电路可以包括：电阻器电容器网络，具有用于接收输入信号的输入；射极跟随器晶体管，耦合到所述电阻器‑电容器网络，其中所述滤波器电路具有输出端，以提供来自所述射极跟随器晶体管的发射极的输出信号；电流源，用于提供恒定的参考电流；以及电流缓冲伺服环路电路，耦合到所述射极跟随器晶体管和所述电流源，包括电流缓冲器和受控电流吸收器，以保持所述射极跟随器晶体管的集电极电流和发射极电流等于所述恒定参考电流。

Description

具有射极跟随器晶体管和伺服环路的滤波器电路
技术领域
本公开一般涉及滤波器电路，更具体地，涉及具有射极跟随器晶体管和电流缓冲伺服环路的滤波器电路。
背景技术
当构建用于电子应用的滤波器时，电路设计者通常从常规滤波电路拓扑结构中选择。这种拓扑的一个示例是Sallen-Key滤波器，其理想地在通带中提供平坦的增益响应，并且可以级联以增加阻带中的抑制水平。
附图说明
将通过以下结合附图的详细描述将容易理解实施例。为了便于描述，相同的附图标记表示相同的结构元件。在附图的图中，通过示例而非限制的方式示出了实施例。
图1和图2示出了常规Sallen-Key低通滤波器。
图3示出根据各种实施例的具有射极跟随器晶体管和电流缓冲伺服环路电路的低通滤波器电路。
图4-12示出了图3的滤波器电路的各种实施例。
图13是根据各种实施例，可包括图3的滤波器电路的多级滤波器的框图。
图14是根据各种实施例，提高具有Sallen-Key拓扑的滤波器的性能的方法的流程图。
图15和16分别示出根据各种实施例的具有射极跟随器晶体管和伺服环路电路的高通和带通滤波器电路。
具体实施方式
本文公开了具有射极跟随器晶体管和伺服环的滤波器电路，以及相关联的方法和装置。在一些实施例中，滤波器电路可以包括：电容器网络，其具有接收输入信号的输入；射极跟随器晶体管，耦合到所述电阻器-电容器网络，其中所述滤波器电路具有输出端，以提供来自所述射极跟随器晶体管的发射极的输出信号；电流源，用于提供恒定的参考电流；以及电流缓冲伺服环路电路，耦合到所述射极跟随器晶体管和所述电流源，包括电流缓冲器和受控电流吸收器，以保持所述射极跟随器晶体管的集电极电流和发射极电流等于所述恒定参考电流。
几乎所有的电子应用包括模拟滤波电路。尽管全无源滤波器(使用电阻器，电容器和电感器)通常可提供由噪声和失真度量表示的“最佳”信号动态范围，并且可能不主动消耗功率，但全无源滤波器在现代集成电路(IC)设备，并且对于接近1GHz的频率而言，在IC设备中太“笨重”。另外，完全无源滤波器的属性是“固定的”，因此不容易通过交换具有不同值的电容器和/或电阻器来进行编程。
对于需要可编程滤波器的应用，常规地使用常规有源滤波器(例如，运算放大器和跨导放大器)。例如，如上所述的Sallen-Key拓扑表示一类常规有源滤波器。然而，这种常规有源滤波器通常在动态范围和可处理的频率范围内受到限制。此外，这些常规有源滤波器中的有源元件所需的速度限制和功率消耗已将这些滤波器限制于较低频率操作(例如，具有100-200MHz的有用带宽的1-2GHz的增益带宽乘积)。
例如，图1示出了包括电阻器-电容器网络8和单位增益运算放大器作为有源部件3的常规低通Sallen-Key双二次(双二阶)滤波器5。常规的滤波器5可以常规地限于小于该运算放大器的增益带宽乘积的10％，其可受到电路寄生效应和用于避免有源元件3(运算放大器)和电阻器-电容器网络8之间的振荡的补偿方案的限制。例如，晶体管，电容器，电阻器和金属互连可以限制Sallen-Key双二阶滤波器5的增益带宽积，同时保持稳定性，这又可以限制滤波器的有用频率范围。当图1的Sallen-Key双二阶滤波器5被重新配置为高通滤波器(例如，如下文参考图16所讨论的)，滤波器的“高通”性质受单位增益运算放大器(有源组件3)的频率限制的限制，限制滤波器的通带。
图2示出了包括电阻器电容器网络8和射极跟随器晶体管作为有源组件3的常规低通Sallen-Key双二阶滤波器7。然而，常规滤波器7通常展示拐角频率和阻带的失真，因为有限输出阻抗和输入到输出电容。特别地，射极跟随器晶体管(有源组件3)的有限输出阻抗和连接射极跟随器晶体管的输入和输出连接的不想要的电容可能导致拐角频率和阻带不能按照期望的方式工作，甚至可能降低通带中的增益以衰减输入信号。
本文所公开的滤波器电路中的各种滤波器电路可通过展现较低的噪声和功率消耗，同时实现良好的线性和阻带性能来改进常规Sallen-Key滤波器。相比于传统的滤波器电路，本文公开的滤波器电路可以更有效地选择性地发送和拒绝信号，而不引入误差。这种改进的滤波性能可以降低后续信号处理块(诸如模数转换器)的性能要求，使得能够在不增加成本和复杂性的情况下实现信号链的整体改进。
在下面的详细描述中，参考形成其一部分的附图，其中相同的附图标记始终表示相同的部件，并且其中通过示例的方式示出了可以实施的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下详细描述不应被视为具有限制意义。
以最有助于理解所要求保护的主题的方式，各种操作可以依次被描述为多个离散动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。具体地，这些操作可以不按照呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在附加实施例中可以执行各种附加操作和/或可以省略所描述的操作。出于本公开的目的，短语“A和/或B”是指(A)，(B)或(A和B)。
为了本公开的目的，短语“A，B和/或C”是指(A)，(B)，(C)，(A和B)，(A和C)，(B和C)，或(A，B和C)。该描述使用短语“在实施例中”或“在实施例中”，其可以各自指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例使用的术语“包括”，“包含”，“具有”等是同义的。
尽管在附图中示出并且在本文中讨论的晶体管是特定的双极结型晶体管(BJT)，但是这仅仅是为了便于说明，本领域的技术人员容易地应用本公开的教导使用PNP晶体管代替NPN晶体管(反之亦然)以及使用金属氧化物场效应晶体管(MOSFET)(例如，使用NMOS晶体管代替NPN晶体管，或使用PMOS晶体管代替NPN晶体管PNP晶体管)。
图3示出根据各种实施例的具有射极跟随器晶体管16和电流缓冲伺服环路电路12的滤波器电路10。具体地，射极跟随器晶体管16可以耦合到包括电阻器R1和R2，电容器C1和C2的电阻器-电容器网络8，并且具有输入端Vin以接收输入信号。电阻器电容器网络8的节点N1可以耦合到射极跟随器晶体管16的基极，并且电容器C1可以耦合到射极跟随器晶体管16的发射极，如图3所示。
电阻器-电容器网络8可以具有Sallen-Key拓扑，如图所示并且是本领域已知的。特别地，图3中所示的电阻器-电容器网络8是二阶，有源，双二阶，低通拓扑的示例。滤波器电路10的阻带的特征在于其相对于通带的抑制电平；对于二阶滤波器，对于阻带中的频率的每一次加倍，丢弃理想地加倍。高阶滤波器可以提供比低阶滤波器更陡峭的滚降，并且因此在一些实施例中，可以级联多级二阶滤波器(例如，图3所示的二阶滤波器)以实现改进的阻带抑制(例如，如下面参考图13所讨论的)。用于滤波器电路10的特定滚降和整体滤波器转角可以取决于滤波器电路10的转角频率ω0和品质因数Q，并且转角频率ω0和品质因数Q可以通过适当选择电阻器-电容器网络8的电阻器和电容器的值，如本领域中已知的。
射极跟随器晶体管16的集电极可以具有集电极电流，并且射极跟随器晶体管16的发射极可以具有发射极电流。滤波器电路10可以具有输出vout以提供来自射极跟随器晶体管16的发射极的输出信号。滤波器电路10还可以包括电流源20以提供恒定的参考电流I1。如图所示，如图3所示，电流源20可以耦合到射极跟随器晶体管16的集电极。
电流缓冲伺服环路电路12可以耦合到射极跟随器晶体管16和电流源20。如图3所示，伺服环路电路12可以耦合到电流源20和射极跟随器晶体管16的发射极。伺服环路电路12可以包括电流缓冲器22和受控电流阱23。电流缓冲器22可以耦合在电流源20和受控电流阱23之间，并且受控电流阱23可以耦合到射极跟随器晶体管16的发射极。
电流缓冲伺服环路电路12可以被配置为保持集电极电流并且射极跟随器晶体管16的发射极电流等于由电流源20(图3的I1)提供的恒定参考电流。特别地，当负载耦合到输出vout时，电流缓冲伺服环路电路12可以保持射极跟随器晶体管16的集电极电流和发射极电流等于由电流源20提供的恒定参考电流，并从滤波器电路10汲取(可能可变的)负载电流。伺服环路电路12可以通过感测射极跟随器晶体管16的集电极处的电压(表示射极跟随器晶体管16的集电极电流和发射极电流)来执行该控制)，并且动态地调整由受控电流阱23汲取的电流以保持射极跟随器晶体管16的集电极电流和发射极电流等于由电流源20提供的恒定参考电流。
保持射极跟随器晶体管16的操作条件可以保持射极跟随器晶体管16的操作特性，使得射极跟随器晶体管16的操作更紧密地遵守“理想跟随器”性能，并且使得输出vout处的电压能够一致且精确地跟踪节点N1的电压。在没有电流缓冲伺服环路电路12提供控制的情况下，射极跟随器晶体管16的发射极和/或集电极电流可以随着负载电流变化而改变，从而改变射极跟随器晶体管16的操作特性，射极跟随器晶体管16的基极处的电压与输出vout处的电压之间的关系。电流缓冲伺服环路电路12还可以使滤波器电路的有效阻抗比上面参照图1和2讨论的常规滤波器低10个数量级。这也可以减少杂散电容对滤波器电路10的性能的影响。本文进一步详细讨论电流缓冲伺服环路电路12的特定实施例及其操作。
图4-12示出了图1的滤波器电路10的各种实施例。例如，图4示出了图3的滤波器电路10的实施例，其中电流缓冲伺服环路电路12的受控电流阱23包括共发射极晶体管24。如图4所示，公共发射极晶体管24的集电极可以耦合到射极跟随器晶体管16的发射极，并且公共发射极晶体管24的基极可以耦合到电流缓冲器22.在其他实施例中，受控电流阱23伺服环路电路12的结构可以不采取图4所示的形式，但是可以替代地包括耦合在公共发射极晶体管24的发射极和地之间的降级电阻，级联电流阱(如本领域已知的)或任何其它合适的形式。
图5示出了图3的滤波器电路10的实施例，其中电流缓冲伺服环路电路12的电流缓冲器22是射极跟随器缓冲器。图5中所示的射极跟随器缓冲器22包括射极跟随器晶体管30和电流阱32；射极跟随器晶体管30可以耦合在电流源20和电流阱32之间，并且电流阱32可以耦合到受控电流阱23。电流阱32可以采取任何合适的形式；例如，在一些实施例中，电流阱32可以由耦合到地的电阻器来实现。图5中所示的射极跟随器缓冲器22是说明性的，并且可以使用其它射极跟随器缓冲器布置(例如，使多个射极跟随器缓冲器22串联以提供更多的电流增益和减轻电流源20的任何负载)。
图6示出了图5的滤波器电路10的实施例，在图5中，电流缓冲伺服环路电路12的受控电流阱23包括共发射极晶体管24。如图6所示，公共发射极晶体管24的集电极可以耦合到射极跟随器晶体管16的发射极，并且公共发射极晶体管24的基极可以耦合到射极跟随器缓冲器22.特别地，公共发射极晶体管24可以耦合到射极跟随器晶体管30的电流阱32/发射极，如图所示。在其他实施例中，伺服环路电路12的受控电流阱23可以不采取图6所示的形式，但是可以替代地包括耦合在公共发射极晶体管24的发射极和地之间的简并电阻器，级联电流阱(如本领域中已知的)或任何其它合适的形式(如上面参照图4所讨论的)。
图7示出了图5的滤波器电路10的实施例，其中受控电流阱23和电流阱32是电流镜31的一部分。特别地，受控电流阱23可以包括公共发射极晶体管24，并且电流阱32可以包括晶体管36；在电流镜31中，公共发射极晶体管24和晶体管36的基极可以耦合在一起，并且晶体管36的集电极可以耦合到晶体管36的基极，如图所示。如本领域中已知的，电流镜配置中的共发射极晶体管24和晶体管36的集电极电流将取决于共发射极晶体管24和晶体管36的相对尺寸。例如，如果共发射极晶体管24和晶体管36具有近似相同的物理特性，所以共发射极晶体管24和晶体管36的集电极电流将近似相同。在另一个示例中，如果公共发射极晶体管24是晶体管36的N倍，则公共发射极晶体管24的集电极电流将是晶体管36的集电极电流的大约N倍。如图7所示，晶体管36的集电极电流也将与射极跟随器晶体管30的发射极电流相同。
图8示出了图7的滤波器电路10的变型，在图7中，电流镜31还包括耦合在晶体管36的集电极和基极之间的附加“辅助”晶体管34。如图8所示，晶体管34的基极可以耦合到晶体管36的集电极，并且晶体管34的发射极可以耦合到晶体管36的基极(以及公共发射极晶体管24的基极)。晶体管34可以以相对于图1的实施例的复杂性增加为代价来提高电流镜31的驱动能力。具体地，晶体管34可以提供用于公共发射极晶体管24和晶体管36的所有基极电流，从而减小反射回射极跟随器晶体管30的基极的电流损耗。射极跟随器晶体管30可能导致射极跟随器晶体管16的集电极电流的不期望的变化；晶体管34可以帮助限制这种不期望的行为。
图9示出了图3的滤波器电路10的实施例，在图3中，其中电流缓冲伺服环路电路12包括耦合在电流源20和射极跟随器晶体管16之间的共源共栅晶体管42。共源共栅晶体管42可以以本领域已知的任何合适的方式偏置。共源共栅晶体管42可以被包括在上面参考图4-7或以下参考图10-12讨论的滤波器电路10的伺服环路电路12的任何实施例中。共源共栅晶体管42可以有利地增加电流源20所见的输出阻抗，这又可以使射极跟随器晶体管16周围的环路增益更大，并使射极跟随器晶体管16的行为更接近“理想”。另外，共源共栅晶体管42可以最小化电容的米勒乘法基极连接到射极跟随器晶体管16的集电极，从而改善滤波器电路10的带宽。共源共栅晶体管42可施加附加电源余量的“成本”以适应共源共栅晶体管42两端的电压降，共源共栅晶体管42的基极。
图10示出了图5的滤波器电路10的变型，其中电流缓冲伺服环路电路12的电流缓冲器22还包括电压缓冲器。在一些实施例中，如图10所示，采用共基极晶体管80的形式。如图10所示，射极跟随器晶体管30可以耦合在电流源20和共基极晶体管80之间。特别地，射极跟随器晶体管30的基极可以耦合到电流源20，射极跟随器晶体管30的发射极可以耦合到公共基极晶体管80的发射极。图10的公共基极晶体管80可以向电流缓冲伺服环路电路12提供电压缓冲，这可以提高电流缓冲伺服环路电路12可以通过调节受控电流槽23吸收的电流来响应集电极电压变化的速度。图10的实施例的电流源32和受控电流阱23可以采用上面参考图6和8讨论的任何实施例的形式(例如，用于受控电流阱23的公共发射极晶体管，用于受控电流阱23和电流阱32的电流镜等)。
图11示出了图10的滤波器电路10的变型，其中“前馈”电容器86(在图11中标记为CFF)耦合在电流源20和电流吸收器32之间。电容器86可以通过提供“在共用基极晶体管80周围”的信号路径来减轻与高增益电流缓冲伺服环路电路12相关联的减小的带宽(例如，可以由于使用共基极晶体管80)高频信号。图11的实施例的电流阱32和受控电流阱23，图11的实施例可以采用上面参考图6和8讨论的任何实施例的形式(例如，用于受控电流阱23的公共发射极晶体管，用于受控电流阱23和电流阱32的电流镜等)。
在一些实施例中，滤波器电路10可包括在差分配置中。例如，图3的滤波器电路10的输入vin可以接收差分输入，图3的滤波器电路10的输出vout可以提供差分输出。在一些这样的配置中，滤波器电路10可以包括图3所示的电路的两个“副本”，一个“复制”过滤正输入信号并提供正输出信号，以及另一“复制”滤波负输入信号并提供负输出信号。
图12示出滤波器电路10的差分实现的实施例。滤波器电路10可以包括第一射极跟随器晶体管16和第一电流缓冲伺服环路电路12，以及第二射极跟随器晶体管76和第二电流第一射极跟随器晶体管16可以用正输入端vin+耦合到第一电阻器-电容器网络8以接收正差分输入信号；图12的第一电阻器-电容器网络8可以采用本文所公开的任何电阻器-电容器网络8的形式。具体地，第一电阻器电容器网络8的节点N1+可以耦合到第一射极跟随器晶体管16的基极。滤波器电路10可以具有正输出vout+，以提供来自第一射极跟随器晶体管16的发射极的正差分输出信号。
图12的滤波器电路10还可以包括提供恒定参考电流I1的第一电流源20。如图12所示，第一电流源20可以耦合到第一射极跟随器晶体管16的集电极。第一伺服环路电路12可以耦合到第一射极跟随器晶体管16和第一电流源20；如图12所示，第一电流缓冲伺服环路12可以耦合到第一电流源20和第一射极跟随器晶体管16的发射极。第一电流缓冲伺服环路12可以包括第一电流缓冲器22和第一受控电流阱23。第一电流缓冲器22可以耦合在第一电流源20和第一受控电流阱23之间，并且第一受控电流阱23可以耦合到第一射极跟随器晶体管16的发射极。第一电流缓冲器22和第一受控电流阱23可以采用本文参照图4-11讨论的任何形式。。
第二射极跟随器晶体管76可以耦合到具有负输入vin-的第二电阻器-电容器网络15以接收负差分输入信号；图12的第二电阻器电容器网络15可以采用本文所公开的任何电阻器-电容器网络8的形式。具体地，第二电阻器电容器网络15的节点N1-可以耦合到第二射极跟随器晶体管76的基极。滤波器电路10可以具有负输出端vout-以提供来自发射极的负差分输出信号第二射极跟随器晶体管76。
图12的滤波器电路10还可以包括第二电流源60以提供恒定的参考电流I2。如图13所示，第二电流源60可以耦合到第二射极跟随器晶体管76的集电极。第二电流缓冲伺服环路电路17可以耦合到第二射极跟随器晶体管76和第二电流源60；如图13所示，第二电流缓冲伺服环路17可以耦合到第二电流源60和第二射极跟随器晶体管76的发射极。第二电流缓冲伺服环路17可以包括第二电流缓冲器62和第二受控电流阱63。第二缓冲器62可以耦合在第二电流源60和第二受控电流宿63之间，并且第二受控电流阱63可以耦合到第二射极跟随器晶体管76的发射极。第二电流缓冲器62和第二受控电流阱63可以采用本文参考图4-11讨论的任何形式。在一些实施例中，第一电流缓冲器22可以具有与第二电流缓冲器62相同的配置，并且第一受控电流阱23可以具有与第二受控电流阱63相同的配置。
如图3所示，第一电流缓冲伺服环路电路12可以被配置为将第一射极跟随器晶体管16的集电极电流和发射极电流维持为等于由第一电流源20提供的恒定参考电流，并且第二电流缓冲伺服环路电路17可以被配置为保持第二射极跟随器晶体管76的集电极电流和发射极电流等于由第二电流源60提供的恒定参考电流。特别地，电流缓冲伺服环路电路12和17可以维持当负载耦合到输出vout+/vout-时，射极跟随器晶体管16和76的集电极电流和发射极电流分别等于由电流源20和60提供的恒定参考电流，从滤波器电路10汲取(可能可变的)负载电流。
滤波器电路10还可以包括正差分分量和负差分分量之间的交叉耦合。例如，图12的滤波器电路10可以包括晶体管26，其基极耦合到第一射极跟随器晶体管16的基极，并且其集电极耦合到第二射极跟随器晶体管76的集电极。图12的滤波器电路10还可以包括晶体管66，晶体管66的基极耦合到第二射极跟随器晶体管76的基极，并且其集电极耦合到第一射极跟随器晶体管26的集电极。如图13所示，晶体管26和66的发射极可以保持悬空，并且晶体管26和66可以用作耦合正差分分量和负差分分量的电容器。这可以通过发送等效前馈来“中和”米勒电容(如上面参照图9所讨论的)电流以消除射极跟随器晶体管16和76中发生的电流。该实施方式可有利地应用于差分拓扑，代替如上文参考图9所讨论的共源共栅晶体管。
在一些实施例中，本文所公开的滤波器电路10可级联以形成多级滤波器的多个级。例如，图13是可包括图1的滤波器电路10的多级滤波器1300的框图。图3示出了根据各种实施例的任何滤波器级1302中的滤波器。具体地，滤波器级1302中的一个或多个可以包括具有Sallen-Key拓扑(例如，单位增益放大器Sallen-Key拓扑)的电阻器-电容器网络8的电阻器。如图所示，滤波器级1302可以串联布置，并且其中任意数量的滤波器级可以包括在多级滤波器1300中。滤波器级1302的数量可以基于在某些频率偏移处所期望的抑制量来选择滤波器角，可容许的纹波，期望的相位响应以及本领域已知的其它滤波器参数。
图14是根据各种实施例的提高具有Sallen-Key拓扑的滤波器的性能的方法1400的流程图。虽然方法1400的操作以特定顺序在图14排列，并且每个示出一次，在各种实施例中，根据本公开的教导，可以重复或同时执行一个或多个操作。另外，虽然方法1400的操作可参考图3的实施例来说明，方法1400可以由本文公开的滤波器电路10或多级滤波器1300中的任一个来执行。
在1402，可以提供射极跟随器晶体管作为具有Sallen-Key拓扑的滤波器的有源部件。例如，射极跟随器晶体管16可以被提供为具有如图1所示的Sallen-Key拓扑的滤波器电路10的有源部件。
在1404，可以向在1402处提供的射极跟随器晶体管的集电极提供恒定的参考电流。例如，可以由图3的滤波器电路10的电流源20提供恒定的参考电流到射极跟随器晶体管16的集电极。
在1406，确定是否已经检测到在射极跟随器晶体管的集电极(在1402处提供)处的电压变化。在一些实施例中，1506的确定可以由电流缓冲伺服环路电路12执行。如果没有检测到改变，则方法1400可以返回到1406，并且射极跟随器晶体管的集电极处的电压可以继续为监测。
如果在1406处已经检测到射极跟随器晶体管的集电极处的电压的变化，则方法1400可以进行到1408，以由电流缓冲伺服环路电路引起射极跟随器晶体管(在1402处提供)的发射极电流的变化，以保持发射极电流等于恒定参考电流(在1404提供)。例如，如果当前缓冲伺服环路电路12检测到图3的射极跟随器晶体管16的集电极处的电压的变化(1406)，电流缓冲伺服环路电路12可以引起射极跟随器晶体管16的发射极电流的变化，以保持射极跟随器晶体管16的发射极电流(和集电极电流)等于由电流源20提供的恒定参考电流(1408)。在一些实施例中，通过调节耦合到射极跟随器晶体管16的发射极的受控电流阱23吸收的电流量，电流缓冲伺服环路电路12可引起发射极电流的变化。
在一些实施例中，方法1400还可以包括向耦合到射极跟随器晶体管(在1402处提供的)的发射极的负载提供负载电流。在这样的实施例中，在1406处检测到的电压的变化可以响应于负载电流的提供(例如，由负载汲取的负载电流的变化)而发生。
图3-12所示的滤波器电路10是低通滤波器；然而，这仅仅是为了便于说明，并且本公开的所有教导可以应用于高通和带通滤波器。例如，图15和图16分别示出了实现本公开的教导的高通和带通拓扑。特别地，图15和图16各自示出根据各种实施例的具有射极跟随器晶体管16和电流缓冲伺服环路电路12的滤波器电路10。射极跟随器晶体管16可以耦合到电阻器电容器网络8，电阻器电容器网络8包括如图所示布置的各种电阻器和电容器，并且具有输入端以接收输入信号。
图15和16的滤波器电路10的电阻器-电容器网络8可以分别具有高通和带通Sallen-Key拓扑，如图所示和本领域已知的。图15和16的滤波器电路10的电阻器-电容器网络8中的电阻器和电容器的值可以选择，以适当地实现期望的滤波器参数(例如通带，滚降等)
如图15和16所示，射极跟随器晶体管16的集电极可以具有集电极电流，并且射极跟随器晶体管16的发射极可以具有发射极电流。滤波器电路10可以具有输出vout以提供来自射极跟随器的发射极的输出信号。滤波器电路10还可以包括电流源20以提供恒定的参考电流I1。如图15和16所示，电流源20可以耦合到射极跟随器晶体管16的集电极。
图15和16的电流缓冲伺服环路电路12可以耦合到射极跟随器晶体管16和电流源20。如图15和16所示，电流缓冲伺服环路电路12可以耦合到电流源20和射极跟随器晶体管16的发射极。电流缓冲伺服环路电路12可以包括电流缓冲器22和受控电流阱23。电流缓冲器22可以耦合在电流源20和受控电流阱23之间，并且受控电流阱23可以耦合到射极跟随器晶体管16的发射极。如图3所示，图15和16的伺服环路电路12可以被配置为保持射极跟随器晶体管16的集电极电流和发射极电流等于由电流源20提供的恒定参考电流，并且可以提供参考图3的电流缓冲伺服环路电路12的任何一个或多个优点。参考图4-12讨论的图3的滤波器电路10的任何实施例可以实现在图1和图2的滤波器电路10中。图13的多级滤波器1300可以包括滤波器级1302中图15和/图16的滤波器电路10，以及图14的方法1400可以由图16的滤波器电路10执行。
在图3的滤波器电路10的一些实施例中，附加的射极跟随器晶体管可以耦合在vout端子和负载(图3中未示出)之间。可以包括该附加的射极跟随器晶体管以抵消由于射极跟随器晶体管16的电压中的“二极管降”而发生的在vout端子处的电压降，并且还可以配置有其自身的电流缓冲伺服环路电路12。例如，当射极跟随器晶体管16是NPN晶体管时，vout端子处的电压可以减小一个二极管压降，并且附加的射极跟随器晶体管可以是PNP晶体管，以使提供给负载的电压恢复通过一个二极管压降，从而恢复DC电平。如果射极跟随器晶体管16是PNP晶体管，则由于类似的原因，附加的射极跟随器晶体管可以是NPN晶体管。在类似的CMOS实现中，当射极跟随器晶体管16被实现为源极跟随器NMOS晶体管时，附加晶体管可以是源极跟随器PMOS晶体管，反之亦然。通常，相反极性的附加射极跟随器晶体管可以是与射极跟随器晶体管16相同的类型。在一些多级滤波器实施例中，附加射极跟随器晶体管可以是随后的滤波器级的射极跟随器晶体管。这样的实施例可以有利地利用DC电平移位的恢复和由附加滤波器级提供的附加滤波。
以下段落提供本文公开的各种实施例的示例。
示例1是一种滤波器电路，包括：电阻器-电容器网络，具有用于接收输入信号的输入；耦合到所述电阻器-电容器网络的射极跟随器晶体管，其中所述射极跟随器晶体管的集电极具有集电极电流，所述射极跟随器晶体管的发射极具有发射极电流，并且所述滤波器电路具有输出以提供从所述射极跟随器晶体管的发射极的输出信号；电流源，用于提供恒定的参考电流；以及电流缓冲伺服环路电路，耦合到所述射极跟随器晶体管和所述电流源，包括电流缓冲器和受控电流吸收器，以保持所述集电极电流和所述发射极电流等于所述恒定参考电流。
示例2可以包括示例1的主题，并且还可以指定输出信号被提供给从滤波器电路汲取负载电流的负载，并且电流缓冲伺服环路电路用于维持集电极电流和发射极电流等于当抽取负载电流时的恒定参考电流。
示例3可以包括示例1-2中任一项的主题，并且还可以指定受控电流吸收器包括共发射极晶体管。
示例4可以包括示例1-3中任一项的主题，并且还可以指定电流缓冲器包括射极跟随器缓冲器。
示例5可以包括示例4的主题，并且可以进一步指定射极跟随器晶体管是第一射极跟随器晶体管，并且射极跟随器缓冲器包括耦合在电流源和电流阱之间的第二射极跟随器晶体管。
示例6可以包括示例1-5中任一个的主题，并且还可以指定受控电流阱是电流镜的一部分。
示例7可以包括示例6的主题，并且还可以指定电流镜包括具有公共基极的一对晶体管，并且还包括耦合在公共基极和晶体管之一的集电极之间的附加晶体管晶体管。
示例8可以包括示例1-7中任一个的主题，并且还可以指定电流缓冲伺服环路电路包括耦合在电流源和射极跟随器晶体管之间的共源共栅晶体管。
示例9可以包括示例1-8中任一个的主题，并且还可以指定输入信号是第一差分输入信号，输出是第一差分输出，输出信号是第一差分输出信号，并且所述滤波器电路还包括：第二电阻器电容器网络，用于接收第二差分输入信号；耦合到所述第二电阻器-电容器网络的第二射极跟随器晶体管，其中所述第二射极跟随器晶体管的集电极具有第二集电极电流，所述第二射极跟随器晶体管的发射极具有第二发射极电流，并且所述滤波器电路具有第二差分输出，以提供来自所述第二射极跟随器晶体管的发射极的第二差分输出信号；第二电流源，用于提供第二恒定参考电流；耦合到所述第二射极跟随器晶体管和所述第二电流源的第二电流缓冲伺服环路电路，包括第二电流缓冲器和第二受控电流阱，以保持所述第二集电极电流和所述第二发射极电流等于所述第二恒定参考当前；第一晶体管，其具有耦合到所述射极跟随器晶体管的基极的基极，并具有耦合到所述第二射极跟随器晶体管的集电极的集电极；以及第二晶体管，其具有耦合到所述第二射极跟随器晶体管的基极的基极并且具有耦合到所述射极跟随器晶体管的集电极的集电极。
示例10可以包括示例1-9中任一项的主题，并且还可以指定电流缓冲伺服环路电路包括电压缓冲器。
示例11可以包括示例10的主题，并且还可以指定电压缓冲器包括耦合在电流源和电流宿之间的公共基极晶体管。
示例12可以包括示例10的主题，并且可以进一步指定射极跟随器晶体管是第一射极跟随器晶体管，并且电流缓冲器包括耦合在电流源和电流阱之间的第二射极跟随器晶体管。
示例13可包括示例12的主题，且可进一步指定第二射极跟随器晶体管的基极耦合到电流源，且第二射极跟随器晶体管的发射极耦合到共用基极晶体管。
示例14可以包括示例12的主题，并且还可以指定电流缓冲器还包括耦合在电流源和电流宿之间的电容器。
示例15可以包括示例1-14中任一项的主题，并且可以进一步指定滤波器电路是低通滤波器。
示例16可以包括示例1-14中任一项的主题，并且还可以规定滤波器电路是高通或带通滤波器。
示例17是包括串联耦合的多个滤波器级的多级滤波器，其中每个滤波器级包括：电阻器-电容器网络，具有用于接收输入信号的输入，射极跟随器晶体管，耦合到电阻器-电容器网络，具有输出以提供来自所述射极跟随器晶体管的发射极的输出信号，其中所述射极跟随器晶体管的集电极具有集电极电流，所述射极跟随器晶体管的发射极具有发射极电流，电流源，恒定参考电流和耦合到射极跟随器晶体管和电流源的电流缓冲伺服环路电路，包括电流缓冲器和受控电流吸收器，以保持集电极电流和发射极电流等于恒定参考电流。
示例18可以包括示例17的主题，并且还可以指定滤波器级的电阻器-电容器网络具有Sallen-Key拓扑。
示例19可以包括示例18的主题，并且还可以指定Sallen-Key拓扑是单位增益放大器Sallen-Key拓扑。
示例20是一种提高具有Sallen-Key拓扑的滤波器的性能的方法，包括：提供射极跟随器晶体管作为滤波器的有源部件；向所述射极跟随器晶体管的集电极提供恒定的参考电流；检测所述集电极处的电压的变化；以及响应于检测到所述改变，通过电流缓冲伺服环路电路引起所述射极跟随器晶体管的发射极电流的变化，以保持所述发射极电流等于所述恒定参考电流。
示例21可以包括示例20的主题，并且还可以包括向耦合到射极跟随器晶体管的发射极的负载提供负载电流，其中，收集器处的电压变化响应于提供负载电流。
示例22可以包括示例20-21中的任一个的主题，并且可以进一步指定，恒定的参考电流经由共源共栅晶体管提供给射极跟随器晶体管的集电极。
示例23可以包括示例20-22中任一项的主题，并且可以进一步指定该滤波器是多个滤波器级的串联布置中的滤波器级。
示例24可以包括示例20-23中任一个的主题，并且可以进一步指定引起发射极电流的变化包括通过耦合到射极跟随器的发射极的受控电流阱调节被陷入的电流量晶体管。
示例25可以包括示例20-24中任一个的主题，并且可以进一步指定在集电极处的电压的变化表示射极跟随器晶体管的集电极电流的变化。
示例26是包括用于进行实施例20-25任一项的方法的装置的装置。
示例27可以包括示例26的主题，并且可以进一步指定该装置是低通滤波器。
示例28可以包括示例26的主题，并且可以进一步指定该装置是高通滤波器。
示例29可以包括示例26的主题，并且可以进一步指定该装置是带通滤波器。
示例30是多级滤波器，其中包括在多级滤波器中的滤波器级中的至少一个根据示例1-16中的任一个来实现。
示例31是包括示例1-16的任何滤波器电路的计算设备。

Claims (25)

1.一种具有局部反馈的宽带滤波器电路，包括：
电阻器-电容器网络，其具有用于接收输入信号的输入；
耦合到所述电阻器-电容器网络的射极跟随器晶体管，其中所述射极跟随器晶体管的集电极具有集电极电流，所述射极跟随器晶体管的发射极具有发射极电流，并且所述滤波器电路具有输出端以提供输出信号从所述射极跟随器晶体管的发射极；
电流源，用于提供恒定的参考电流；和
耦合到射极跟随器晶体管和电流源的电流缓冲伺服环路电路，包括电流缓冲器和受控电流吸收器，以保持集电极电流等于恒定参考电流和发射极电流等于恒定参考电流。
2.根据权利要求1所述的滤波器电路，其中，所述输出信号被提供给从所述滤波器电路汲取负载电流的负载，并且所述电流缓冲伺服环电路用于保持集电极电流和发射极电流相等与抽取负载电流时的恒定参考电流。
3.根据权利要求1所述的滤波器电路，其中，所述受控电流吸收器包括共发射极晶体管。
4.根据权利要求1所述的滤波器电路，其中，所述电流缓冲器包括射极跟随器缓冲器。
5.根据权利要求4所述的滤波器电路，其中，所述射极跟随器晶体管是第一射极跟随器晶体管，并且所述射极跟随器缓冲器包括耦合在所述电流源和电流阱之间的第二射极跟随器晶体管。
6.根据权利要求1所述的滤波器电路，其中，所述受控电流阱是电流镜的一部分。
7.根据权利要求6所述的滤波器电路，其中，所述电流镜包括具有公共基极的一对晶体管，并且还包括耦合在所述公共基极和所述一对晶体管中的一个晶体管的集电极之间的附加晶体管。
8.根据权利要求1所述的滤波器电路，其中，所述电流缓冲伺服环路电路包括耦合在所述电流源和所述射极跟随器晶体管之间的共源共栅晶体管。
9.根据权利要求1所述的滤波电路，其中，所述输入信号是第一差分输入信号，所述输出是第一差分输出，所述输出信号是第一差分输出信号，并且所述滤波电路还包括：
第二电阻器-电容器网络，用于接收第二差分输入信号；
耦合到所述第二电阻器-电容器网络的第二射极跟随器晶体管，其中所述第二射极跟随器晶体管的集电极具有第二集电极电流，所述第二射极跟随器晶体管的发射极具有第二发射极电流，并且所述滤波器电路具有第二差分输出，以提供来自所述第二射极跟随器晶体管的发射极的第二差分输出信号；
第二电流源，用于提供第二恒定参考电流；
耦合到所述第二射极跟随器晶体管和所述第二电流源的第二电流缓冲伺服环路电路，包括第二电流缓冲器和第二受控电流阱，以保持所述第二集电极电流和所述第二发射极电流等于所述第二恒定参考电流；
第一晶体管，其具有耦合到所述射极跟随器晶体管的基极的基极，并具有耦合到所述第二射极跟随器晶体管的集电极的集电极；和
第二晶体管，其具有耦合到所述第二射极跟随器晶体管的基极的基极并且具有耦合到所述射极跟随器晶体管的集电极的集电极。
10.根据权利要求1所述的滤波器电路，其中，所述电流缓冲伺服环路包括电压缓冲器。
11.根据权利要求10所述的滤波器电路，其中，所述电压缓冲器包括耦合在所述电流源和电流宿之间的共基极晶体管。
12.根据权利要求10所述的滤波器电路，其中，所述射极跟随器晶体管是第一射极跟随器晶体管，并且所述电流缓冲器包括耦合在所述电流源和所述电流阱之间的第二射极跟随器晶体管。
13.根据权利要求12所述的滤波器电路，其中，所述第二射极跟随器晶体管的基极耦合到所述电流源，并且所述第二射极跟随器晶体管的发射极耦合到所述共基极晶体管的发射极。
14.根据权利要求12所述的滤波器电路，其中，所述缓冲器还包括耦合在所述电流源和所述电流宿之间的电容器。
15.根据权利要求1所述的滤波器电路，其中，所述滤波器电路是低通滤波器。
16.根据权利要求1所述的滤波器电路，其中，所述滤波器电路是高通或带通滤波器。
17.一种具有局部反馈的宽带多级滤波器，包括：
串联耦合的多个滤波器级，其中每个滤波器级包括：
电阻器-电容器网络，其具有用于接收输入信号的输入，
射极跟随器晶体管，耦合到所述电阻器-电容器网络，具有输出以提供来自所述射极跟随器晶体管的发射极的输出信号，其中所述射极跟随器晶体管的集电极具有集电极电流，并且所述射极跟随器晶体管具有发射极电流，
电流源以提供恒定的参考电流，以及
耦合到射极跟随器晶体管和电流源的电流缓冲伺服环路电路，包括电流缓冲器和受控电流吸收器，以保持集电极电流等于恒定参考电流和发射极电流等于恒定参考电流。
18.根据权利要求17所述的多级滤波器，其中，滤波器级的电阻器-电容器网络具有Sallen-Key拓扑。
19.根据权利要求18所述的多级滤波器，其中，所述Sallen-Key拓扑是单位增益放大器Sallen-Key拓扑。
20.一种改进具有Sallen-Key拓扑的滤波器的性能的方法，包括：
提供射极跟随器晶体管作为所述滤波器的有源部件；
向所述射极跟随器晶体管的集电极提供恒定的参考电流；
检测所述集电极处的电压的变化；和
响应于检测到所述改变，通过电流缓冲伺服环路电路引起所述射极跟随器晶体管的发射极电流的变化，以保持所述发射极电流等于所述恒定参考电流。
21.根据权利要求20所述的方法，还包括向耦合到所述射极跟随器晶体管的发射极的负载提供负载电流，其中所述集电极处的电压变化响应于所述负载电流的提供而发生。
22.根据权利要求20所述的方法，其中，所述恒定参考电流经由共源共栅晶体管提供给所述射极跟随器晶体管的集电极。
23.根据权利要求20所述的方法，其中，所述滤波器是具有多个滤波器级的串联布置的滤波器级。
24.根据权利要求20所述的方法，其中，引起所述发射极电流的变化包括通过耦合到所述发射极跟随器晶体管的发射极的受控电流阱来调节所述下沉的电流量。
25.根据权利要求20所述的方法，其中，所述集电极处的电压的变化表示所述射极跟随器晶体管的集电极电流的变化。
CN201611046347.5A 2015-11-24 2016-11-23 具有射极跟随器晶体管和伺服环路的滤波器电路 Active CN107104655B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/951,073 2015-11-24
US14/951,073 US9614496B1 (en) 2015-11-24 2015-11-24 Filter circuits with emitter follower transistors and servo loops

Publications (2)

Publication Number Publication Date
CN107104655A true CN107104655A (zh) 2017-08-29
CN107104655B CN107104655B (zh) 2021-01-22

Family

ID=58419244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611046347.5A Active CN107104655B (zh) 2015-11-24 2016-11-23 具有射极跟随器晶体管和伺服环路的滤波器电路

Country Status (2)

Country Link
US (1) US9614496B1 (zh)
CN (1) CN107104655B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104655B (zh) * 2015-11-24 2021-01-22 美国亚德诺半导体公司 具有射极跟随器晶体管和伺服环路的滤波器电路
CN112468113A (zh) * 2019-09-06 2021-03-09 美国亚德诺半导体公司 基于源极跟随器的Sallen-Key架构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596895B (zh) * 2016-12-16 2017-08-21 國立臺灣大學 具有超級源極隨耦器的低通濾波器及傳輸零點控制方法
CN109857181B (zh) * 2018-12-11 2020-10-30 江苏埃夫信自动化工程有限公司 一种用于传感器的电流电压转换电路
US10862429B2 (en) * 2019-01-09 2020-12-08 Silanna Asia Pte Ltd Apparatus for optimized turn-off of a cascode amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD286914A5 (de) * 1989-07-28 1991-02-07 Veb Mikroelektronik "Karl-Marx",De Schaltungsanordnung zur elektronischen lastnachbildung
WO2006134837A1 (ja) * 2005-06-17 2006-12-21 Advantest Corporation 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス
US9614496B1 (en) * 2015-11-24 2017-04-04 Analog Devices, Inc. Filter circuits with emitter follower transistors and servo loops

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518563A (en) * 1967-11-16 1970-06-30 Honeywell Inc Electronic synchronization apparatus
NL8603152A (nl) * 1986-12-11 1988-07-01 Philips Nv Filterschakeling.
JP3080723B2 (ja) * 1991-10-17 2000-08-28 富士通株式会社 フィルタ回路及びフィルタ集積回路
DE19740193C1 (de) * 1997-09-12 1999-03-11 Siemens Ag Integriertes Tiefpaßfilter
EP1562290B1 (en) * 2004-02-04 2007-04-11 STMicroelectronics S.A. A biquad notch filter
EP1689082B1 (en) * 2005-02-02 2008-07-23 Stmicroelectronics SA A low noise lowpass filter
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD286914A5 (de) * 1989-07-28 1991-02-07 Veb Mikroelektronik "Karl-Marx",De Schaltungsanordnung zur elektronischen lastnachbildung
WO2006134837A1 (ja) * 2005-06-17 2006-12-21 Advantest Corporation 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス
US9614496B1 (en) * 2015-11-24 2017-04-04 Analog Devices, Inc. Filter circuits with emitter follower transistors and servo loops

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104655B (zh) * 2015-11-24 2021-01-22 美国亚德诺半导体公司 具有射极跟随器晶体管和伺服环路的滤波器电路
CN112468113A (zh) * 2019-09-06 2021-03-09 美国亚德诺半导体公司 基于源极跟随器的Sallen-Key架构

Also Published As

Publication number Publication date
US9614496B1 (en) 2017-04-04
CN107104655B (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN107104655A (zh) 具有射极跟随器晶体管和伺服环路的滤波器电路
Minaei et al. A new CMOS electronically tunable current conveyor and its application to current-mode filters
Sotner et al. Z-copy controlled-gain voltage differencing current conveyor: advanced possibilities in direct electronic control of first-order filter
JP2015523040A (ja) 広いコモンモード入力範囲を有する受信器
Saxena et al. Compensation of CMOS op-amps using split-length transistors
Shahsavari et al. A new frequency compensation method based on differential current conveyor
Padilla-Cantoya Capacitor multiplier with wide dynamic range and large multiplication factor for filter applications
Alpaslan A modified VDVTA and its applications to floating simulators and a quadrature oscillator
Yesil et al. Electronically controllable bandpass filters with high quality factor and reduced capacitor value: An additional approach
Özcan et al. Cascadable current mode multipurpose filters employing current differencing buffered amplifier (CDBA)
Gupta et al. Design of two stage cmos op-amp with high slew rate and high gain in 180nm
CN110649900A (zh) 一种高信噪比两级运算放大器
JP2012114914A5 (zh)
US6313687B1 (en) Variable impedance circuit
RU2404452C2 (ru) Токовый умножитель, основанный на корневой вольт-амперной характеристике моп транзистора
KERAMATZADEH et al. A new approach for low voltage CMOS based on current-controlled conveyors
Ni et al. Inductorless bandwidth extension using local positive feedback in inverter-based TIAs
Yang et al. Current-mode integrator for voltage-controllable low frequency continuous-time filters
Singh Design of low-voltage CMOS two-stage operational transconductance amplifier
Ashenafi et al. Implementation of active floating inductor based on second generation current conveyor for on chip voltage regulator
US6492873B1 (en) Method of distributed amplifier design utilizing filter synthesis techniques
bin Md Idros A design of butterworth low pass filter's layout basideal filter approximation on the ideal filter approximation
Yildiz et al. Biquadratic filter applications using a fully-differential active-only integrator
Mita et al. Reversed nested Miller compensation with current follower
Barile et al. Power-efficient dynamic-biased CCII

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant