CN107086809B - 基于平衡绕组的脉冲电压源 - Google Patents
基于平衡绕组的脉冲电压源 Download PDFInfo
- Publication number
- CN107086809B CN107086809B CN201710297918.0A CN201710297918A CN107086809B CN 107086809 B CN107086809 B CN 107086809B CN 201710297918 A CN201710297918 A CN 201710297918A CN 107086809 B CN107086809 B CN 107086809B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- semiconductor switching
- switching device
- diode
- magnetic ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
- H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electronic Switches (AREA)
- External Artificial Organs (AREA)
Abstract
本发明属于电源技术领域,具体为一种基于平衡绕组的脉冲电压源。本发明脉冲电压源是基于平衡绕组的脉冲叠加器,其电路结构包括:串联谐振电路,升压平衡电路,倍压整流电路,放电截尾电路;本发明主要采用半导体开关器件、升压器、谐振芯片等器件,根据不同需求产生相应频率、幅值、占空比的脉冲电压,可适用于电阻、电容等负载;其结构简单、功能稳定、安全可靠。相比于其它脉冲电压源,具有频率更高、下降沿时间更短、每一级负载电容电压差更小等特点。
Description
技术领域
本发明属于电源技术领域,具体涉及一种基于平衡绕组的脉冲电压源。
背景技术
电压源是指能输出恒定电压的电源。脉冲式电压源有着广泛应用,例如:在环保领域,利用快脉冲放电离解有机物进行污水处理,等离子体脱硫脱硝处理烟气;在生物医学领域,快脉冲产生磁场作用于人体;在材料和精密加工领域,快脉冲产生等离子体的化学活性可以对材料进行表面改性;在食品加工领域,快脉冲放电逐渐应用于食品保鲜和杀菌;在工业领域,则可用于材料的加工。随着科技的进步创新,某些重要领域对电压源的要求不断提高。因此研究一种频率更高、下降沿时间更短、负载电容电压差更小的脉冲电压源具有很高的前沿性和重要性。
发明内容
本发明的目的在于提供一种能够输出更高频率、更陡下降沿脉冲的脉冲电压源。
传统的脉冲叠加器在对电阻和电容等负载放电时,存在明显的脉冲拖尾现象,不利于形成脉冲方波;并且由于负载电容的不同,造成叠加器各级之间存在电压差。本发明在传统脉冲叠加器的基础上,通过增加截尾技术和平衡技术,很好的克服了拖尾和压差的问题,使整个脉冲叠加器可以输出最大几十千伏、最高频率几十千赫兹的脉冲方波。
本发明提供的脉冲电压源,是基于平衡绕组的脉冲叠加器,包括:串联谐振电路,升压平衡电路,倍压整流电路,放电截尾电路;其电路结构参见图1;其中:
所述串联谐振电路包括:电压源DC,半导体开关器件S1~S4,电感Lr,电容Cr。其中:
电压源DC既可以为可调节电压源,也可以为某固定幅值输出的电压源。
半导体开关器件S1~S4带有反并联二极管,使串联谐振电路可工作于断续电流模式。
所述升压平衡电路包括:串心磁环M1~M3,平衡绕组B12和平衡绕组B23。其中:串心磁环M1~M3的副边匝数比原边匝数更大,实现高频升压电路。
平衡绕组B12为绕制在串心磁环M1和串心磁环M2间的绕组,平衡绕组B23为绕制在串心磁环M2和串心磁环M3间的绕组;相邻两级的平衡绕组同名端相连,每一级平衡绕组和副边绕组的绕制方向相同。
所述倍压整流电路包括:二极管D5~D10和电容Cd1~Cd6。
所述放电截尾电路包括:电容Ci1~Ci3,半导体开关器件F1~F3,半导体开关器件J1~J3和负载电阻或电容R。其中:
半导体开关器件F1~F3同时导通时,电容Ci1~Ci3串联在一起对负载电阻或电容R放电。
半导体开关器件J1~J3同时导通时,可以迅速将电路中杂散电容和负载电阻或电容R中的能量释放,形成快速的下降沿。
本发明脉冲电压源主要采用半导体开关器件(如金属氧化物半导体场效应晶体管MOSFET、绝缘栅双极性晶体管IGBT等)、升压器(如串心磁环等)、谐振芯片(UC3867)等器件,能根据不同需求产生相应频率、幅值、占空比的脉冲电压,可适用于电阻、电容等负载。具体来说,本发明可以通过调节电压源DC的电压或者调节串联谐振电路中四个半导体开关器件S1~S4的驱动频率,来改变输出脉冲的电压值;通过调节放电截尾电路的三个半导体开关器件F1~F3的驱动信号,来控制输出脉冲的频率、占空比;通过调节放电截尾电路的三个半导体开关器件J1~J3的驱动信号,来控制输出脉冲的下降沿时间,使整个脉冲叠加器可以输出最大几十千伏、最高频率几十千赫兹的脉冲方波。
所述串联谐振电路各部分组件的连接方式为:电压源DC的正极接半导体开关器件S1和S4的漏极,电压源DC的负极接半导体开关器件S2和S3的源极;半导体开关器件S1的漏极接电压源DC的正极和半导体开关器件S4的漏极,半导体开关器件S1的源极接半导体开关器件S2的漏极和电感Lr的一端;半导体开关器件S2的漏极接半导体开关器件S1的源极和电感Lr的一端,半导体开关器件S2的源极接半导体开关器件S3的源极和电压源DC的负极;半导体开关器件S3的漏极接半导体开关器件S4的源极和电容Cr的一端,半导体开关器件S3的源极接半导体开关器件S2的源极和电压源DC的负极;半导体开关器件S4的漏极接电压源DC的正极和半导体开关器件S1的漏极,半导体开关器件S4的源极接半导体开关器件S3的漏极和电容Cr的一端;电感Lr的一端接半导体开关器件S1的源极和半导体开关器件S2的漏极,电感Lr的另一端接串心磁环M1原边的一端;电容Cr的一端接半导体开关器件S4的源极和半导体开关器件S3的漏极,电容Cr的另一端接串心磁环M3原边的一端。
所述升压平衡电路各部分组件的连接方式为:串心磁环M1原边的一端接电容Lr的一端,串心磁环M1原边的另一端接串心磁环M2原边的一端;串心磁环M2原边的一端接串心磁环M1原边的另一端,串心磁环M2原边的另一端接串心磁环M3原边的一端;串心磁环M3原边的一端接串心磁环M2原边的另一端,串心磁环M3原边的另一端接电容Cr的一端;平衡绕组B12的一侧绕制在串心磁环M1上,平衡绕组B12的另一侧绕制在串心磁环M2上;平衡绕组B23的一侧绕制在串心磁环M2上,平衡绕组B23的另一侧绕制在串心磁环M3上;串心磁环M1副边的一端接二极管D5的负极和二极管D6的正极,串心磁环M1副边的另一端接电容Cd1的一端和电容Cd2的一端;串心磁环M2副边的一端接二极管D7的负极和二极管D8的正极,串心磁环M2副边的另一端接电容Cd3的一端和电容Cd4的一端;串心磁环M3副边的一端接二极管D10的负极和二极管D19的正极,串心磁环M3副边的另一端接电容Cd5的一端和电容Cd6的一端。
所述倍压整流电路各部分组件的连接方式为:二极管D5的正极接电容Cd1的另一端、电容Ci1的一端、半导体开关器件J1的发射极、半导体开关器件F2的发射极和半导体开关器件J2的集电极,二极管D5的负极接串心磁环M1副边的一端和二极管D6的正极;二极管D6的正极接二极管D5的负极和串心磁环M1副边的一端,二极管D6的负极接电容Cd2的另一端、电容Ci1的另一端和半导体开关器件F1的集电极;电容Cd1的另一端接二极管D5的正极、电容Ci1的一端和半导体开关器件J1的发射极,电容Cd1的一端接串心磁环M1副边的另一端和电容Cd2的一端;电容Cd2的另一端接二极管D6的负极、电容Ci1的另一端和半导体开关器件F1的集电极,电容Cd2的一端接串心磁环M1副边的另一端和电容Cd1的一端;二极管D7的正极接电容Cd3的另一端、电容Ci2的一端、半导体开关器件J2的发射极、半导体开关器件F3的发射极和半导体开关器件J3的集电极,二极管D7的负极接串心磁环M2副边的一端和二极管D8的正极;二极管D8的正极接二极管D7的负极和串心磁环M2副边的一端,二极管D8的负极接电容Cd4的另一端、电容Ci2的另一端和半导体开关器件F2的集电极;电容Cd3的另一端接二极管D7的正极、电容Ci2的一端和半导体开关器件J2的发射极、半导体开关器件F3的发射极和半导体开关器件J3的集电极,电容Cd3的一端接串心磁环M2副边的另一端和电容Cd4的一端;电容Cd4的另一端接二极管D8的负极、电容Ci2的另一端和半导体开关器件F2的集电极,电容Cd4的一端接串心磁环M2副边的另一端和电容Cd3的一端;二极管D9的正极接电容Cd5的另一端、电容Ci3的一端、半导体开关器件J3的发射极、负载电阻或电容R的一端,二极管D9的负极接串心磁环M3副边的一端和二极管D10的正极;二极管D10的正极接二极管D9的负极和串心磁环M3副边的一端,二极管D10的负极接电容Cd6的另一端、电容Ci3的另一端和半导体开关器件F3的集电极;电容Cd5的另一端接二极管D9的正极、电容Ci3的一端和半导体开关器件J3的发射极、负载电阻或电容R的一端,电容Cd5的一端接串心磁环M3副边的另一端和电容Cd6的一端;电容Cd6的另一端接二极管D10的负极、电容Ci3的另一端和半导体开关器件F3的集电极,电容Cd6的一端接串心磁环M3副边的另一端和电容Cd5的一端。
所述放电截尾电路各部分组件的连接方式为:电容Ci1的另一端接二极管D6的负极、电容Cd2的另一端和半导体开关器件F1的集电极,电容Ci1的一端接电容Cd1的另一端、二极管D5的正极、半导体开关器件J1的发射极、半导体开关器件F2的发射极和半导体开关器件J2的集电极;半导体开关器件F1的集电极接二极管D6的负极、电容Cd2的另一端和电容Ci1的另一端,半导体开关器件F1的发射极接半导体开关器件J1的集电极和负载电阻或电容R的另一端;半导体开关器件J1的集电极接半导体开关器件F1的发射极和负载电阻或电容R的另一端,半导体开关器件J1的发射极接二极管D5的正极、电容Cd1的另一端、电容Ci1的一端、半导体开关器件F2的发射极和半导体开关器件J2的集电极;电容Ci2的另一端接二极管D8的负极、电容Cd4的另一端和半导体开关器件F2的集电极,电容Ci2的一端接电容Cd3的另一端、二极管D7的正极、半导体开关器件J2的发射极、半导体开关器件F3的发射极和半导体开关器件J3的集电极;半导体开关器件F2的集电极接二极管D8的负极、电容Cd4的另一端和电容Ci2的另一端,半导体开关器件F2的发射极接电容Ci1的一端、二极管D5的正极、电容Cd1的另一端、半导体开关器件J2的集电极、半导体开关器件J1的发射极;半导体开关器件J2的集电极接电容Ci1的一端、二极管D5的正极、电容Cd1的另一端、半导体开关器件F2的发射极、半导体开关器件J1的发射极,半导体开关器件J2的发射极接二极管D7的正极、电容Cd3的另一端、电容Ci2的一端、半导体开关器件F3的发射极和半导体开关器件J3的集电极;电容Ci3的另一端接二极管D10的负极、电容Cd6的另一端和半导体开关器件F3的集电极,电容Ci3的一端接电容Cd5的另一端、二极管D9的正极、半导体开关器件J3的发射极、负载电阻或电容R的一端和地GND;半导体开关器件F3的集电极接二极管D10的负极、电容Cd6的另一端和电容Ci3的另一端,半导体开关器件F3的发射极接电容Ci2的一端、二极管D7的正极、电容Cd3的另一端、半导体开关器件J3的集电极、半导体开关器件J2的发射极;半导体开关器件J3的集电极接电容Ci2的一端、二极管D7的正极、电容Cd3的另一端、半导体开关器件F3的发射极、半导体开关器件J2的发射极,半导体开关器件J3的发射极接二极管D9的正极、电容Cd5的另一端、电容Ci3的一端、负载电阻或电容R的一端和地GND;负载电阻或电容R的另一端接半导体开关器件F1的发射极和半导体开关器件J1的集电极,负载电阻或电容R的一端接二极管D9的正极、电容Cd5的另一端、电容Ci3的一端、和地GND。
本发明的优点和有益效果为:
1.能根据不同需要,产生相应频率、占空比和幅值的电压脉冲,可适用于电阻、电容等负载,结构简单、功能稳定、安全可靠;
2.在传统脉冲叠加器的基础上,通过增加截尾技术和平衡技术,很好的克服了拖尾和压差的问题,使整个脉冲叠加器可以输出最大几十千伏、最高频率几十千赫兹的脉冲方波。
附图说明
图1为本发明脉冲电压源的电路结构图。
具体实施方式
下面结合实施例对本发明做进一步的详细描述,但本发明的保护范围并不限于此。
如图1所示(在实际的脉冲叠加器中并不一定只含有三级输出,可能有更多级输出,这里只用了三级,是为了更好的说明),本发明总体结构由四个主要部分组成:1串联谐振电路;2升压平衡电路;3倍压整流电路;4放电截尾电路。
本发明具体组成为:1串联谐振电路,采用电压源DC,半导体开关器件S1~S4,电感Lr,电容Cr;2升压平衡电路,采用串心磁环M1~M3,平衡绕组B12和平衡绕组B23;3倍压整流电路,采用二极管D5~D10和电容Cd1~Cd6;4放电截尾电路,采用电容Ci1~Ci3,半导体开关器件F1~F3,半导体开关器件J1~J3和负载电阻或电容R。
本发明提供的脉冲电压源方案为:1.将负载正确安装完毕。2.调节电压源DC提高一定幅值的电压。3.调节串联谐振电路中四个半导体开关器件S1~S4的驱动频率。4.调节放电截尾电路的三个半导体开关器件F1~F3的驱动信号,来控制输出脉冲的频率、占空比。5.调节放电截尾电路的三个半导体开关器件J1~J3的驱动信号,来控制输出脉冲的下降沿时间。
尽管上文对本发明做了详细解释说明,但是本发明并不局限于此。工作人员可以根据本发明的原理进行修改完善。所以但凡按照本发明原理所做的修改,都应当理解为落入本发明的保护范围。
Claims (1)
1.一种脉冲电压源,是基于平衡绕组的脉冲叠加器,其特征在于,包括:串联谐振电路,升压平衡电路,倍压整流电路,放电截尾电路;其中:
所述串联谐振电路包括:电压源DC,半导体开关器件S1~S4,电感Lr,电容Cr;其中:
电压源DC为可调节电压源,或某固定幅值输出的电压源;
半导体开关器件S1~S4带有反并联二极管,使串联谐振电路工作于断续电流模式;
所述升压平衡电路包括:串心磁环M1~M3,平衡绕组B12和平衡绕组B23;其中:
串心磁环M1~M3的副边匝数比原边匝数更大,用于实现高频升压;
平衡绕组B12为绕制在串心磁环M1和串心磁环M2间的绕组,平衡绕组B23为绕制在串心磁环M2和串心磁环M3间的绕组;相邻两级的平衡绕组同名端相连,每一级平衡绕组和副边绕组的绕制方向相同;
所述倍压整流电路包括:二极管D5~D10和电容Cd1~Cd6;
所述放电截尾电路包括:电容Ci1~Ci3,半导体开关器件F1~F3,半导体开关器件J1~J3和负载电阻或电容R;其中:
半导体开关器件F1~F3同时导通时,电容Ci1~Ci3串联在一起对负载电阻或电容R放电;
半导体开关器件J1~J3同时导通时,可以迅速将电路中杂散电容和负载电阻或电容R中的能量释放,形成快速的下降沿;
通过调节电压源DC的电压或者调节串联谐振电路中四个半导体开关器件S1~S4的驱动频率,来改变输出脉冲的电压值;通过调节放电截尾电路的三个半导体开关器件F1~F3的驱动信号,来控制输出脉冲的频率、占空比;通过调节放电截尾电路的三个半导体开关器件J1~J3的驱动信号,来控制输出脉冲的下降沿时间,使整个脉冲叠加器可以输出最大几十千伏、最高频率几十千赫兹的脉冲方波;
所述串联谐振电路各部分组件的连接方式为:电压源DC的正极接半导体开关器件S1和S4的漏极,电压源DC的负极接半导体开关器件S2和S3的源极;半导体开关器件S1的漏极接电压源DC的正极和半导体开关器件S4的漏极,半导体开关器件S1的源极接半导体开关器件S2的漏极和电感Lr的一端;半导体开关器件S2的漏极接半导体开关器件S1的源极和电感Lr的一端,半导体开关器件S2的源极接半导体开关器件S3的源极和电压源DC的负极;半导体开关器件S3的漏极接半导体开关器件S4的源极和电容Cr的一端,半导体开关器件S3的源极接半导体开关器件S2的源极和电压源DC的负极;半导体开关器件S4的漏极接电压源DC的正极和半导体开关器件S1的漏极,半导体开关器件S4的源极接半导体开关器件S3的漏极和电容Cr的一端;电感Lr的一端接半导体开关器件S1的源极和半导体开关器件S2的漏极,电感Lr的另一端接串心磁环M1原边的一端;电容Cr的一端接半导体开关器件S4的源极和半导体开关器件S3的漏极,电容Cr的另一端接串心磁环M3原边的一端;
所述升压平衡电路各部分组件的连接方式为:串心磁环M1原边的一端接电容Lr的一端,串心磁环M1原边的另一端接串心磁环M2原边的一端;串心磁环M2原边的一端接串心磁环M1原边的另一端,串心磁环M2原边的另一端接串心磁环M3原边的一端;串心磁环M3原边的一端接串心磁环M2原边的另一端,串心磁环M3原边的另一端接电容Cr的一端;平衡绕组B12的一侧绕制在串心磁环M1上,平衡绕组B12的另一侧绕制在串心磁环M2上;平衡绕组B23的一侧绕制在串心磁环M2上,平衡绕组B23的另一侧绕制在串心磁环M3上;串心磁环M1副边的一端接二极管D5的负极和二极管D6的正极,串心磁环M1副边的另一端接电容Cd1的一端和电容Cd2的一端;串心磁环M2副边的一端接二极管D7的负极和二极管D8的正极,串心磁环M2副边的另一端接电容Cd3的一端和电容Cd4的一端;串心磁环M3副边的一端接二极管D10的负极和二极管D19的正极,串心磁环M3副边的另一端接电容Cd5的一端和电容Cd6的一端;
所述倍压整流电路各部分组件的连接方式为:二极管D5的正极接电容Cd1的另一端、电容Ci1的一端、半导体开关器件J1的发射极、半导体开关器件F2的发射极和半导体开关器件J2的集电极,二极管D5的负极接串心磁环M1副边的一端和二极管D6的正极;二极管D6的正极接二极管D5的负极和串心磁环M1副边的一端,二极管D6的负极接电容Cd2的另一端、电容Ci1的另一端和半导体开关器件F1的集电极;电容Cd1的另一端接二极管D5的正极、电容Ci1的一端和半导体开关器件J1的发射极,电容Cd1的一端接串心磁环M1副边的另一端和电容Cd2的一端;电容Cd2的另一端接二极管D6的负极、电容Ci1的另一端和半导体开关器件F1的集电极,电容Cd2的一端接串心磁环M1副边的另一端和电容Cd1的一端;二极管D7的正极接电容Cd3的另一端、电容Ci2的一端、半导体开关器件J2的发射极、半导体开关器件F3的发射极和半导体开关器件J3的集电极,二极管D7的负极接串心磁环M2副边的一端和二极管D8的正极;二极管D8的正极接二极管D7的负极和串心磁环M2副边的一端,二极管D8的负极接电容Cd4的另一端、电容Ci2的另一端和半导体开关器件F2的集电极;电容Cd3的另一端接二极管D7的正极、电容Ci2的一端和半导体开关器件J2的发射极、半导体开关器件F3的发射极和半导体开关器件J3的集电极,电容Cd3的一端接串心磁环M2副边的另一端和电容Cd4的一端;电容Cd4的另一端接二极管D8的负极、电容Ci2的另一端和半导体开关器件F2的集电极,电容Cd4的一端接串心磁环M2副边的另一端和电容Cd3的一端;二极管D9的正极接电容Cd5的另一端、电容Ci3的一端、半导体开关器件J3的发射极、负载电阻或电容R的一端,二极管D9的负极接串心磁环M3副边的一端和二极管D10的正极;二极管D10的正极接二极管D9的负极和串心磁环M3副边的一端,二极管D10的负极接电容Cd6的另一端、电容Ci3的另一端和半导体开关器件F3的集电极;电容Cd5的另一端接二极管D9的正极、电容Ci3的一端和半导体开关器件J3的发射极、负载电阻或电容R的一端,电容Cd5的一端接串心磁环M3副边的另一端和电容Cd6的一端;电容Cd6的另一端接二极管D10的负极、电容Ci3的另一端和半导体开关器件F3的集电极,电容Cd6的一端接串心磁环M3副边的另一端和电容Cd5的一端;
所述放电截尾电路各部分组件的连接方式为:电容Ci1的另一端接二极管D6的负极、电容Cd2的另一端和半导体开关器件F1的集电极,电容Ci1的一端接电容Cd1的另一端、二极管D5的正极、半导体开关器件J1的发射极、半导体开关器件F2的发射极和半导体开关器件J2的集电极;半导体开关器件F1的集电极接二极管D6的负极、电容Cd2的另一端和电容Ci1的另一端,半导体开关器件F1的发射极接半导体开关器件J1的集电极和负载电阻或电容R的另一端;半导体开关器件J1的集电极接半导体开关器件F1的发射极和负载电阻或电容R的另一端,半导体开关器件J1的发射极接二极管D5的正极、电容Cd1的另一端、电容Ci1的一端、半导体开关器件F2的发射极和半导体开关器件J2的集电极;电容Ci2的另一端接二极管D8的负极、电容Cd4的另一端和半导体开关器件F2的集电极,电容Ci2的一端接电容Cd3的另一端、二极管D7的正极、半导体开关器件J2的发射极、半导体开关器件F3的发射极和半导体开关器件J3的集电极;半导体开关器件F2的集电极接二极管D8的负极、电容Cd4的另一端和电容Ci2的另一端,半导体开关器件F2的发射极接电容Ci1的一端、二极管D5的正极、电容Cd1的另一端、半导体开关器件J2的集电极、半导体开关器件J1的发射极;半导体开关器件J2的集电极接电容Ci1的一端、二极管D5的正极、电容Cd1的另一端、半导体开关器件F2的发射极、半导体开关器件J1的发射极,半导体开关器件J2的发射极接二极管D7的正极、电容Cd3的另一端、电容Ci2的一端、半导体开关器件F3的发射极和半导体开关器件J3的集电极;电容Ci3的另一端接二极管D10的负极、电容Cd6的另一端和半导体开关器件F3的集电极,电容Ci3的一端接电容Cd5的另一端、二极管D9的正极、半导体开关器件J3的发射极、负载电阻或电容R的一端和地GND;半导体开关器件F3的集电极接二极管D10的负极、电容Cd6的另一端和电容Ci3的另一端,半导体开关器件F3的发射极接电容Ci2的一端、二极管D7的正极、电容Cd3的另一端、半导体开关器件J3的集电极、半导体开关器件J2的发射极;半导体开关器件J3的集电极接电容Ci2的一端、二极管D7的正极、电容Cd3的另一端、半导体开关器件F3的发射极、半导体开关器件J2的发射极,半导体开关器件J3的发射极接二极管D9的正极、电容Cd5的另一端、电容Ci3的一端、负载电阻或电容R的一端和地GND;负载电阻或电容R的另一端接半导体开关器件F1的发射极和半导体开关器件J1的集电极,负载电阻或电容R的一端接二极管D9的正极、电容Cd5的另一端、电容Ci3的一端、和地GND。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710297918.0A CN107086809B (zh) | 2017-04-29 | 2017-04-29 | 基于平衡绕组的脉冲电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710297918.0A CN107086809B (zh) | 2017-04-29 | 2017-04-29 | 基于平衡绕组的脉冲电压源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107086809A CN107086809A (zh) | 2017-08-22 |
CN107086809B true CN107086809B (zh) | 2023-09-05 |
Family
ID=59612254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710297918.0A Active CN107086809B (zh) | 2017-04-29 | 2017-04-29 | 基于平衡绕组的脉冲电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107086809B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1529413A (zh) * | 2003-09-28 | 2004-09-15 | 潘永岐 | 利用脉冲变压器产生高压脉冲的方法及装置 |
CN101534071A (zh) * | 2009-04-09 | 2009-09-16 | 复旦大学 | 全固态高压纳秒脉冲电源 |
CN103299379A (zh) * | 2010-11-09 | 2013-09-11 | 朴赞雄 | 用于抵消电气噪声的磁能转移元件和电源 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7301250B2 (en) * | 2004-05-04 | 2007-11-27 | Stangenes Industries, Inc. | High voltage pulsed power supply using solid state switches |
CN206807321U (zh) * | 2017-04-29 | 2017-12-26 | 复旦大学 | 基于平衡绕组的脉冲电压源 |
-
2017
- 2017-04-29 CN CN201710297918.0A patent/CN107086809B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1529413A (zh) * | 2003-09-28 | 2004-09-15 | 潘永岐 | 利用脉冲变压器产生高压脉冲的方法及装置 |
CN101534071A (zh) * | 2009-04-09 | 2009-09-16 | 复旦大学 | 全固态高压纳秒脉冲电源 |
CN103299379A (zh) * | 2010-11-09 | 2013-09-11 | 朴赞雄 | 用于抵消电气噪声的磁能转移元件和电源 |
Also Published As
Publication number | Publication date |
---|---|
CN107086809A (zh) | 2017-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3618252B1 (en) | Multi-level boost apparatus | |
US11716059B2 (en) | High gain resonant amplifier for resistive output impedance | |
EP2779409A2 (en) | Voltage converter systems | |
Elserougi et al. | A unipolar/bipolar high-voltage pulse generator based on positive and negative buck–boost DC–DC converters operating in discontinuous conduction mode | |
Martín-Ramos et al. | Optimal control of a high-voltage power supply based on the PRC-LCC topology with a capacitor as output filter | |
Elserougi et al. | High voltage pulse generator based on DC-to-DC boost converter with capacitor-diode voltage multipliers for bacterial decontamination | |
Muhammad et al. | Cascaded symmetric multilevel inverter with reduced number of controlled switches | |
Islam et al. | A new single phase 21 level inverter topology with reduced number of switches and sources for renewable energy applications | |
Elserougi et al. | A boost converter-based ringing circuit with high-voltage gain for unipolar pulse generation | |
CN107086809B (zh) | 基于平衡绕组的脉冲电压源 | |
Yatim et al. | Symmetrical and asymmetrical multilevel inverter structures with reduced number of switching devices | |
CN206807321U (zh) | 基于平衡绕组的脉冲电压源 | |
Azmi et al. | Design of DC high voltage and low current power supply using Cockroft-Walton (CW) voltage multiplier | |
Elserougi et al. | High-voltage pulse generator based on capacitor-diode voltage multiplier centrally fed from dc-dc boost converter | |
Qu et al. | A 2.8-MHz 96.1%-peak-efficiency 1.4-μs-settling-time fully soft-switched LED driver with 0.08–1 dimming range | |
Wu et al. | Applying coupled inductor to voltage and current balanced between paralleled SiC MOSFETs for a resonant pulsed power converter | |
Hosseini et al. | Increasing the voltage of PFN impulse generator capacitors by converting it to boost converter | |
RU2567849C1 (ru) | Многоканальный трансформатор постоянного напряжения | |
Aparna et al. | Series parallel resonant converter for Electrical Dischage Machining power supply | |
Li et al. | A new driving circuit with delay trigger for the solid-state Marx modulators | |
Kołek et al. | Resonant, high voltage power supply for non-thermal plasma reactors | |
Muhammad et al. | Implementation of carrier-based simple boost pulse width modulation (PWM) for Z-source inverter (ZSI) using field programming gate array (FPGA) | |
Handoko | Sine wave inverter bipolar SPWM using analog triggering circuit | |
RU110580U1 (ru) | Мостовой инвертор "петра" | |
Meesrisuk et al. | Ozone generator for prolonging fruits using a full-bridge inverter with high frequency transformer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |