CN107068649A - 一种基于硅通孔的高品质三维电感器及其制备工艺 - Google Patents
一种基于硅通孔的高品质三维电感器及其制备工艺 Download PDFInfo
- Publication number
- CN107068649A CN107068649A CN201610962996.3A CN201610962996A CN107068649A CN 107068649 A CN107068649 A CN 107068649A CN 201610962996 A CN201610962996 A CN 201610962996A CN 107068649 A CN107068649 A CN 107068649A
- Authority
- CN
- China
- Prior art keywords
- silicon hole
- silicon
- outer ring
- hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种基于硅通孔的高品质三维电感器及其制备工艺。本发明由多个电感元件单元构成,输入输出端口位于金属层和重新布局层;电感元件单元包括位于金属层、一个圆环状硅通孔阵列、重新布局层。圆环状硅通孔阵列上设有内、外圈硅通孔阵列,内圈和外圈上各硅通孔按照设计要求进行金属层、重新布局层的连接。本发明利用bosch工艺在硅基底挖空槽,减小硅基底损耗。本发明运用金属线连接圆环内外圈中的硅通孔阵列,相较与传统硅通孔构造的电感器具有较大的电感值,同时充分利用同圆环内圈或外圈中相邻硅通孔的电流流向都相同,来增强电感值,并且挖出圆环内部硅基底以减少损耗,此外还大大的减少了片上的占用面积。
Description
技术领域
本发明属于无源电子器件技术领域,涉及一种具有高品质因数的三维电感器结构及其制备工艺。
背景技术
随着无线通讯的发展,射频微波电路在医疗设备、无线局域网和智能家居等方面得到了广泛应用。在射频集成电路中,电感器起着非常重要的作用,成为一种关键的电子元器件,被广泛的应用在各种射频集成电路中,例如低噪声放大器等。传统二维电感器为了获得更大的电感器,需要制作更多的环形线圈结构,这将占用非常大的芯片面积。随着集成器件的不断缩小,二维电感器在占用面积上和封装成本上已无法满足需求。
近年来,随着三维集成电路的飞速发展,一种新兴的集成电路制作工艺硅通孔工艺受到广泛关注。其中基于硅通孔技术可用于构造三维电感器和变压器等片上元件,该电感器与传统二维电感器相比,占用芯片面积少而且具有较高的品质因数。电感器性能优劣的主要评判指标是品质因数,若其品质因数越高,则电感器件的性能就越好。一般可通过减小衬底的寄生效应,减小电感器本身电阻和提高自身有效电感值来提高其品质因数。
而目前现有的硅通孔工艺是利用等离子刻蚀通孔,采用化学气相沉淀方法在通孔表面形成氧化层,最后通过铜电镀方法填充通孔,并使用化学机械抛光技术移除多余的铜电镀层。该硅通孔工艺中硅基底衬底存在损耗,因而使电感器件的性能有所下降,即品质因数有所减小。
因此本发明提供的一种高品质因数的新型三维电感器结构,通过提高自身有效电感值和降低硅基底的损耗(即减小了电感器衬底的寄生效应),改善其品质因数。
发明内容
本发明的一个目的是针对现有技术的不足,提供一种具有高品质因数的新型三维电感器结构,极大的克服了芯片上占用面积大,异向电流和硅基底损耗所带来的问题,从而提高品质因数。
本发明电感器由多个电感元件单元构成,三维电感器元件的输入输出端口位于基底顶部的金属层和基底底部的重新布局层;
所述的电感元件单元包括位于基底顶部的金属层、一个圆环状硅通孔阵列、位于基底底部的重新布局层,其中圆环状内的硅通孔左右对称设置。
所述的圆环状硅通孔阵列上设有内、外圈硅通孔阵列,内圈或外圈硅通孔左右对称设置,且输入端、输出端分别设于外圈对称轴的两侧;同时内圈或外圈上位于同一侧(即由对称轴分割的左侧或右侧)的相邻硅通孔圆心与圆环状硅通孔阵列圆心的连线之间的夹角为20度。其中所述的硅通孔结构为穿过硅基底的铜,为防止漏电流,在铜外周设有材料为二氧化硅的绝缘层,一般其厚度为0.5μm,在绝缘层外周则为硅基底。
作为优选,所述的穿过硅基底的铜的半径为5μm,高度为200μm;所述的圆环状硅通孔阵列的外半径为40μm,内半径为60μm。
所述的内圈和外圈上硅通孔的个数相同,且均为n个,10≤n≤18;将圆环中的硅通孔顺时针或逆时针定义为第一至第n硅通孔,并且将圆环最底部位置定义为第一硅通孔。将圆环外圈的第一个硅通孔的金属层端作为输入端,圆环外圈的第n个硅通孔的重新布局层端作为输出端。
在电感器的顶部金属层进行金属线连接,按照如下规则:将圆环内圈中的第k个硅通孔的金属层端与圆环外圈中的第k+1硅通孔的金属层端通过金属线连接;同样在电感器的底部重新布局层也进行金属线连接,按照如下规则:将圆环外圈中的第k个硅通孔的重新布局层端与圆环内圈中的第k个硅通孔的重新布局层端通过金属线连接;其中1≤k≤n-1。圆环内圈中第n个硅通孔架空。
本发明的另一个目的是上述电感元件结构的制作工艺方法。该方法包含如下步骤:
步骤(1)、首先进行硅基底晶圆减薄,并对硅片上下表面进行抛光;
步骤(2)、在硅片上下表面进行二氧化硅沉淀形成氧化层(其厚度大于0.5μm),并定义出硅通孔区域,依次通过各项异性腐蚀二氧化硅;
步骤(3)、在定义出硅通孔区域内,利用Bosch工艺刻蚀硅片,形成通孔;
步骤(4)、定义出氧化层的厚度0.5μm,并且去除硅片上下表面过厚的氧化层,直至其厚度达到0.5μm,此外还在通孔的侧壁同步形成厚度为0.5μm的氧化层;
步骤(5)、使用铜电镀的方法对通孔进行铜填充,将通孔填充满;
步骤(6)、使用bosch工艺在圆环中间和周围挖空槽结构,并且使得铜外周硅基底厚度为10μm;
步骤(7)、在硅片顶部金属层按照设计好的布局,进行金属线连接;
步骤(8)、在新的硅片上重新布局层按设计好的布局进行金属线连接,之后在重新布局层上与另一硅片硅通孔对应的位置添加焊点。
步骤(9)、最后将两块硅片进行上下贴合。
本发明运用金属线连接圆环内外圈中的硅通孔阵列,相较与传统硅通孔构造的电感器具有较大的电感值,同时充分利用同圆环内圈或外圈中相邻硅通孔的电流流向都相同,来增强电感值,并且挖出圆环内部硅基底以减少损耗,此外还大大的减少了片上的占用面积。
本发明的电感器件可基于该电感元件(圆环状硅通孔阵列)拓展为单排线性电感器,由M个电感元件构成一排线性电感器结构,5≤M≤10。该三维电感器的输入输出端口位于基底顶部的金属层。三维电感器的输入端为第一个电感器元件的外圈第一硅通孔金属层端,三维电感器的输出端为第M个电感器元件的外圈第n个硅通孔金属层端。相邻各电感元件按照如下规则进行设置:第i个电感元件的外圈第n个硅通孔重新布局层端与第i+1个电感元件的外圈第一硅通孔重新布局层端通过金属线连接,第i+1个电感元件的外圈第n个硅通孔金属层端与第i+2个电感元件的外圈第一硅通孔金属层端通过金属线连接,以此规律连接形成单排线性结构。其中1≤i≤M-2。
该电感器的工作过程:电流首先从外部流入第一个电感元件外圈的第一硅通孔金属层端,电流按照金属线流向第一个电感元件外圈的第n个硅通孔重新布局层端,并通过金属线流向第二个电感元件外圈的第一硅通孔重新布局层端,电流按金属线流向第二个电感元件外圈的第n个硅通孔金属层端,电流按以此规律流动,最后流向第M个电感元件外圈的第n个硅通孔的金属层端。
本发明的电感器件可基于该电感元件(圆环状硅通孔阵列)拓展为双排线性电感器,两排均设有N个电感元件,8≤N≤20;该三维电感器的输入输出端口位于基底顶部的金属层。三维电感器的输入端为第一排第一个电感元件的外圈第一个硅通孔金属层端,三维电感器的输出端为第一排第N个电感器元件的外圈第n个硅通孔金属层端。相邻各电感元件按照如下规则进行设置:位于不同排同一列的电感元件,第一排第j个电感元件的外圈第n个硅通孔重新布局层端与第二排第j个电感元件的外圈第n个硅通孔重新布局层端;第二排第j个电感元件的外圈第一个硅通孔金属层端与第二排第j+1个电感元件的外圈第一个硅通孔金属层端通过金属线连接,第二排第j+1个电感元件的外圈第n个硅通孔重新布局层端与第一排第j+1个电感元件的外圈第n个硅通孔重新布局层端通过金属线连接,以此规律连接形成双排线性结构。其中1≤j≤N-1。
该电感器的工作过程:电流首先从外部流入第一排第一个电感元件外圈的第一个硅通孔金属层端,电流按金属线流向第一排第一个电感元件外圈的第n个硅通孔重新布局层端,并通过金属线流向第二排第一个电感元件外圈的第一个硅通孔重新布局层端,电流流向第二排第一个电感元件外圈的第n个硅通孔金属层端,并通过金属线流向第二排第二个电感元件外圈的第一硅通孔金属层端,电流流向第二排第二个电感元件外圈的第n个硅通孔重新布局层端,并通过金属线流向第二排第一个电感元件外圈的第一个硅通孔重新布局层端,电流流向第二排第一个电感元件外圈的第n个硅通孔金属层端,电流按以此规律流动,最后流向第二排第N个电感元件外圈的第十八硅通孔的金属层端。
附图说明
图1A-C为电感器元件的金属层,重新布局层和侧面的截面图。
图2为电感元件的示意图;
图3为单排线性电感器的示意图;
图4为双排线性电感器的示意图;
图1、2中标记如下:
第一硅通孔101,第二硅通孔102,第三硅通孔103,第四硅通孔104,第五硅通孔105,第六硅通孔106,第七硅通孔107,第八硅通孔108,第九硅通孔109,第十硅通孔110,第十一硅通孔111,第十二硅通孔112,第十三硅通孔113,第十四硅通孔114,第十五硅通孔115,第十六硅通孔116,第十七硅通孔117,第十八硅通孔118。
第一圆环外圈中:第一硅通孔201,第二硅通孔202,第三硅通孔203,第四硅通孔204,第五硅通孔205,第六硅通孔206,第七硅通孔207,第八硅通孔208,第九硅通孔209,第十硅通孔210,第十一硅通孔211,第十二硅通孔212,第十三硅通孔213,第十四硅通孔214,第十五硅通孔215,第十六硅通孔216,第十七硅通孔217,第十八硅通孔218。
具体实施方式
以下结合附图对本发明作进一步说明。
图1给出了本发明的电感元件的顶部,底部和侧面截面图,如图2所示,电感元件中圆环状内圈或外圈上硅通孔的个数均为18个,将圆环中的硅通孔顺时针定义为第一、第二、…、第十八硅通孔,并且将圆环最底部位置定义为第一硅通孔。将圆环外圈的第一硅通孔201的金属层端作为输入端,圆环外圈的第十八硅通孔218的重新布局层端作为输出端。将圆环内圈中的第一硅通孔101的金属层端与圆环外圈中的第二硅通孔202的金属层端通过金属线连接;将圆环内圈中的第二硅通孔102的金属层端与圆环外圈中的第三硅通孔203的金属层端通过金属线连接;将圆环内圈中的第三硅通孔103的金属层端与圆环外圈中的第四硅通孔204的金属层端通过金属线连接;将圆环内圈中的第四硅通孔104的金属层端与圆环外圈中的第五硅通孔205的金属层端通过金属线连接;将圆环内圈中的第五硅通孔105的金属层端与圆环外圈中的第六硅通孔206的金属层端通过金属线连接;将圆环内圈中的第六硅通孔106的金属层端与圆环外圈中的第七硅通孔207的金属层端通过金属线连接;将圆环内圈中的第七硅通孔107的金属层端与圆环外圈中的第八硅通孔208的金属层端通过金属线连接;将圆环内圈中的第八硅通孔108的金属层端与圆环外圈中的第九硅通孔209的金属层端通过金属线连接;将圆环内圈中的第九硅通孔109的金属层端与圆环外圈中的第十硅通孔210的金属层端通过金属线连接;将圆环内圈中的第十硅通孔110的金属层端与圆环外圈中的第十一硅通孔211的金属层端通过金属线连接;将圆环内圈中的第十一硅通孔111的金属层端与圆环外圈中的第十二硅通孔212的金属层端通过金属线连接;将圆环内圈中的第十二硅通孔112的金属层端与圆环外圈中的第十三硅通孔213的金属层端通过金属线连接;将圆环内圈中的第十三硅通孔113的金属层端与圆环外圈中的第十四硅通孔214的金属层端通过金属线连接;将圆环内圈中的第十四硅通孔114的金属层端与圆环外圈中的第十五硅通孔215的金属层端通过金属线连接;将圆环内圈中的第十五硅通孔115的金属层端与圆环外圈中的第十六硅通孔216的金属层端通过金属线连接;将圆环内圈中的第十六硅通孔116的金属层端与圆环外圈中的第十七硅通孔217的金属层端通过金属线连接;将圆环内圈中的第十七硅通孔117的金属层端与圆环外圈中的第十八硅通孔218的金属层端通过金属线连接。
同样在电感器的底部重新布局层也进行金属线连接,将圆环外圈中的第一硅通孔201的重新布局层端与圆环内圈中的第一硅通孔101的重新布局层端通过金属线连接;将圆环外圈中的第二硅通孔202的重新布局层端与圆环内圈中的第二硅通孔102的重新布局层端通过金属线连接;将圆环外圈中的第三硅通孔203的重新布局层端与圆环内圈中的第三硅通孔103的重新布局层端通过金属线连接;将圆环外圈中的第四硅通孔204的重新布局层端与圆环内圈中的第四硅通孔104的重新布局层端通过金属线连接;将圆环外圈中的第五硅通孔205的重新布局层端与圆环内圈中的第五硅通孔105的重新布局层端通过金属线连接;将圆环外圈中的六硅通孔206的重新布局层端与圆环内圈中的第六硅通孔106的重新布局层端通过金属线连接;将圆环外圈中的第七硅通孔207的重新布局层端与圆环内圈中的第七硅通孔107的重新布局层端通过金属线连接;将圆环外圈中的第八硅通孔208的重新布局层端与圆环内圈中的第八硅通孔108的重新布局层端通过金属线连接;将圆环外圈中的第九硅通孔209的重新布局层端与圆环内圈中的第九硅通孔109的重新布局层端通过金属线连接;将圆环外圈中的第十硅通孔210的重新布局层端与圆环内圈中的第十硅通孔110的重新布局层端通过金属线连接;将圆环外圈中的第十一硅通孔211的重新布局层端与圆环内圈中的第十一硅通孔111的重新布局层端通过金属线连接;将圆环外圈中的第十二硅通孔212的重新布局层端与圆环内圈中的第十二硅通孔112的重新布局层端通过金属线连接;将圆环外圈中的第十三硅通孔213的重新布局层端与圆环内圈中的第十三硅通孔113的重新布局层端通过金属线连接;将圆环外圈中的第十四硅通孔214的重新布局层端与圆环内圈中的第十四硅通孔114的重新布局层端通过金属线连接;将圆环外圈中的第十五硅通孔215的重新布局层端与圆环内圈中的第十五硅通孔115的重新布局层端通过金属线连接;将圆环外圈中的第十六硅通孔216的重新布局层端与圆环内圈中的第十六硅通孔116的重新布局层端通过金属线连接;将圆环外圈中的第十七硅通孔217的重新布局层端与圆环内圈中的第十七硅通孔117的重新布局层端通过金属线连接。
圆环内圈中的第十八硅通孔118架空。
上述电感器的制作工艺过程:
步骤一,如图5A所示,首先进行晶圆减薄,并对硅片501上下表面进行抛光;
步骤二,如图5B所示,在硅片501上下表面进行二氧化硅502沉淀形成氧化层(其厚度大于0.5μm),并定义出硅通孔区域503,依次通过各项异性腐蚀二氧化硅。
步骤三,如图5C所示,在定义出硅通孔区域内,利用Bosch工艺刻蚀硅片,形成通孔504;
步骤四,如图5D所示,定义出氧化层的厚度为0.5μm,并且去除硅片上下表面过厚的氧化层502,直至其厚度达到0.5μm,此外还在通孔504的侧部同步形成厚度为0.5μm的氧化层505。
步骤五,如图5E所示,使用铜电镀的方法对通孔进行铜填充506;
步骤六,如图5F所示,使用bosch工艺在圆环中间和周围挖空槽结构507,并且使得铜外周硅基底厚度为10μm;
步骤七,在硅片金属层按照图1A(电感元件)的布局,进行金属线连接;
步骤八,如图5G所示,在新的硅片上的重新布局层按照图1B(电感元件)的布局连接,之后在重新布局层508上与另一硅片硅通孔对应的位置添加焊点509。
步骤九,如图5H所示,最后将两块硅片进行上下贴合。
图3为本发明的电感器件可基于该电感元件(圆环状硅通孔阵列)拓展的单排线性电感器,其电感元件排成一列。该三维电感器的输入输出端口位于基底顶部的金属层。三维电感器的输入端为第一个电感元件的外圈第一硅通孔金属层端,三维电感器的输出端为第N个电感元件的外圈第十八硅通孔金属层端。第一个电感元件的外圈第十八硅通孔重新布局层端与第二个电感元件的外圈第一硅通孔重新布局层端通过金属线连接,第二个电感元件的外圈第十八硅通孔金属层端与第三个电感元件的外圈第一硅通孔金属层端通过金属线连接,以此规律连接形成单排线性结构。
该电感器的工作过程:电流首先从外部流入第一个电感元件外圈的第一硅通孔201金属层端,电流按顺时针流向第一个电感元件外圈的第一硅通孔218重新布局层端,并通过金属线流向第二个电感元件外圈的第一硅通孔重新布局层端,电流按顺时针流向第二个电感元件外圈的第一硅通孔金属层端,电流按以此规律流动,最后流向第N个电感元件外圈的第十八硅通孔N18的金属层端。
图4为本发明的电感器件可基于该电感器元件(圆环状硅通孔阵列)拓展的双排线性电感器,其奇数编号和偶数编号的电感元件分别为一列。该三维电感器的输入输出端口位于基底顶部的金属层。三维电感器的输入端为第一个电感元件的外圈第十一硅通孔1111金属层端,三维电感器的输出端为第N个电感器元件的外圈第十八硅通孔金属层端。第一个电感器元件的外圈第十五硅通孔1115重新布局层端与第二个电感器元件的外圈第五硅通孔2105金属层端通过金属线连接,第二个电感器元件的外圈第一硅通孔2101金属层端与第三个电感器元件的外圈第十硅通孔3110金属层端通过金属线连接,第三个电感器元件的外圈第六硅通孔3106重新布局层端与第三个电感器元件的外圈第十四硅通孔4114重新布局层端通过金属线连接,以此规律连接形成双排线性结构。
该电感器的工作过程:电流首先从外部流入第一个电感器元件外圈的第十一硅通孔1111金属层端,电流按逆时针流向第一个电感器元件外圈的第十五硅通孔1115重新布局层端,并通过金属线流向第二个电感器元件外圈的第五硅通孔2105重新布局层端,电流按顺时针流向第二个电感器元件外圈的第一硅通孔2101金属层端,并通过金属线流向第三个电感器元件外圈的第十硅通孔3110金属层端,电流按顺时针流向第三个电感器元件外圈的第六硅通孔3106重新布局层端,并通过金属线流向第四个电感器元件外圈的第十四硅通孔4114重新布局层端,电流按逆时针流向第四个电感器元件外圈的第十八硅通孔4118金属层端,电流按以此规律流动,最后流向第N个电感器元件外圈的第十八硅通孔N118的金属层端。
Claims (10)
1.一种三维电感器,其特征在于由多个电感元件单元构成,三维电感器元件的输入输出端口位于基底顶部的金属层和基底底部的重新布局层;
所述的电感元件单元包括位于基底顶部的金属层、一个圆环状硅通孔阵列、位于基底底部的重新布局层;
所述的圆环状硅通孔阵列上设有内、外圈硅通孔阵列,内圈或外圈硅通孔左右对称设置,且输入端、输出端分别设于外圈对称轴的两侧;同时内圈或外圈上位于同一侧的相邻硅通孔圆心与圆环状硅通孔阵列圆心的连线之间的夹角均为20度;
所述的内圈和外圈上硅通孔的个数相同,且均为n个,10≤n≤18;将圆环中的硅通孔顺时针或逆时针定义为第一至第n硅通孔;
在电感器的顶部金属层进行金属线连接,按照如下规则:将圆环内圈中的第k个硅通孔的金属层端与圆环外圈中的第k+1硅通孔的金属层端通过金属线连接;同样在电感器的底部重新布局层也进行金属线连接,按照如下规则:将圆环外圈中的第k个硅通孔的重新布局层端与圆环内圈中的第k个硅通孔的重新布局层端通过金属线连接;其中1≤k≤n-1。
2.如权利要求1所述的一种三维电感器,其特征在于所述的硅通孔结构为穿过硅基底的铜,为防止漏电流,在铜外周设有材料为二氧化硅的绝缘层,一般其厚度为0.5μm,在绝缘层外周则为硅基底。
3.如权利要求2所述的一种三维电感器,其特征在于所述的硅通孔结构中绝缘层厚度为0.5μm。
4.如权利要求2所述的一种三维电感器,其特征在于所述的穿过硅基底的铜的半径为5μm,高度为200μm。
5.如权利要求1所述的一种三维电感器,其特征在于所述的圆环状硅通孔阵列的外半径为40μm,内半径为60μm。
6.一种单排线性电感器,由M个电感元件构成,5≤M≤10,其特征在于该三维电感器的输入输出端口位于基底顶部的金属层,三维电感器的输入端为第一个电感器元件的外圈第一硅通孔金属层端,三维电感器的输出端为第M个电感器元件的外圈第n个硅通孔金属层端;
所述的电感元件包括位于基底顶部的金属层、一个圆环状硅通孔阵列、位于基底底部的重新布局层;
所述的圆环状硅通孔阵列上设有内、外圈硅通孔阵列,内圈或外圈硅通孔左右对称设置,且输入端、输出端分别设于内圈和外圈对称轴的两侧;同时内圈或外圈上位于同一侧的相邻硅通孔圆心与圆环状硅通孔阵列圆心的连线之间的夹角均为20度;
所述的内圈和外圈上硅通孔的个数相同,且均为n个,10≤n≤18;将圆环中的硅通孔顺时针或逆时针定义为第一至第n硅通孔;每个电感元件顶部金属层进行金属线连接,按照如下规则:将圆环内圈中的第k个硅通孔的金属层端与圆环外圈中的第k+1硅通孔的金属层端通过金属线连接;同样在每个电感元件的底部重新布局层也进行金属线连接,按照如下规则:将圆环外圈中的第k个硅通孔的重新布局层端与圆环内圈中的第k个硅通孔的重新布局层端通过金属线连接;其中1≤k≤n-1;
相邻各电感元件按照如下规则进行设置:第i个电感元件的外圈第n个硅通孔重新布局层端与第i+1个电感元件的外圈第一硅通孔重新布局层端通过金属线连接,第i+1个电感元件的外圈第n个硅通孔金属层端与第i+2个电感元件的外圈第一硅通孔金属层端通过金属线连接,以此规律连接形成单排线性结构;其中1≤i≤M-2。
7.一种双排线性电感器,两排均设有N个电感元件,8≤N≤20,其特征在于该三维电感器的输入输出端口位于基底顶部的金属层;三维电感器的输入端为第一排第一个电感元件的外圈第一个硅通孔金属层端,三维电感器的输出端为第一排第N个电感器元件的外圈第n个硅通孔金属层端;
所述的电感元件包括位于基底顶部的金属层、一个圆环状硅通孔阵列、位于基底底部的重新布局层;
所述的圆环状硅通孔阵列上设有内、外圈硅通孔阵列,内圈或外圈硅通孔左右对称设置,且输入端、输出端分别设于内圈和外圈对称轴的两侧;同时内圈或外圈上位于同一侧的相邻硅通孔圆心与圆环状硅通孔阵列圆心的连线之间的夹角均为20度;
所述的内圈和外圈上硅通孔的个数相同,且均为n个,10≤n≤18;将圆环中的硅通孔顺时针或逆时针定义为第一至第n硅通孔;每个电感元件顶部金属层进行金属线连接,按照如下规则:将圆环内圈中的第k个硅通孔的金属层端与圆环外圈中的第k+1硅通孔的金属层端通过金属线连接;同样在每个电感元件的底部重新布局层也进行金属线连接,按照如下规则:将圆环外圈中的第k个硅通孔的重新布局层端与圆环内圈中的第k个硅通孔的重新布局层端通过金属线连接;其中1≤k≤n-1;
相邻各电感元件按照如下规则进行设置:位于不同排同一列的电感元件,第一排第j个电感元件的外圈第n个硅通孔重新布局层端与第二排第j个电感元件的外圈第n个硅通孔重新布局层端;第二排第j个电感元件的外圈第一个硅通孔金属层端与第二排第j+1个电感元件的外圈第一个硅通孔金属层端通过金属线连接,第二排第j+1个电感元件的外圈第n个硅通孔重新布局层端与第一排第j+1个电感元件的外圈第n个硅通孔重新布局层端通过金属线连接,以此规律连接形成双排线性结构;其中1≤j≤N-1。
8.如权利要求1所述的一种基于在硅基底中挖空槽工艺的新型差分电感器的制作工艺,其特征在于该工艺方法包括如下:
步骤(1)、首先进行硅基底晶圆减薄,并对该硅片上下表面进行抛光;
步骤(2)、在步骤(1)处理后的硅片上下表面进行二氧化硅沉淀,形成氧化层;然后定义出硅通孔区域,依次通过各项异性腐蚀二氧化硅;
步骤(3)、在定义出的硅通孔区域内,利用Bosch工艺刻蚀硅片,形成通孔;
步骤(4)、去除硅片上下表面过厚的氧化层,直至一定厚度;同时在步骤(3)通孔的侧壁形成一定厚度的氧化层;
步骤(5)、使用铜电镀的方法对通孔进行铜填充,将通孔填充满;
步骤(6)、使用bosch工艺在铜通孔外周硅基底挖空槽结构;
步骤(7)、在上述步骤(6)处理得到的硅片顶部金属层按照权利要求1所述的布局,进行金属线连接;
步骤(8)、另取一新硅片,重新布局层按照权利要求1所述的布局进行金属线连接;
步骤(9)、在步骤(8)硅片的重新布局层与步骤(7)硅片硅通孔相对应的位置添加焊点,最后将两块硅片进行上下贴合。
9.如权利要求8所述的制作工艺,其特征在于步骤(4)具体是去除硅片上下表面过厚的氧化层,直至其厚度达到0.5μm;同时在步骤(3)通孔的侧壁形成厚度为0.5μm的氧化层。
10.如权利要求8所述的制作工艺,其特征在于步骤(6)具体是使用bosch工艺在铜通孔外周硅基底挖空槽结构,铜周围的硅基底厚度为10μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610962996.3A CN107068649B (zh) | 2016-11-04 | 2016-11-04 | 一种基于硅通孔的高品质三维电感器及其制备工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610962996.3A CN107068649B (zh) | 2016-11-04 | 2016-11-04 | 一种基于硅通孔的高品质三维电感器及其制备工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107068649A true CN107068649A (zh) | 2017-08-18 |
CN107068649B CN107068649B (zh) | 2019-10-22 |
Family
ID=59617296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610962996.3A Active CN107068649B (zh) | 2016-11-04 | 2016-11-04 | 一种基于硅通孔的高品质三维电感器及其制备工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107068649B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109585415A (zh) * | 2018-11-12 | 2019-04-05 | 西安理工大学 | 一种基于tsv的环式螺旋电感器 |
CN110047819A (zh) * | 2019-03-29 | 2019-07-23 | 西安理工大学 | 一种基于tsv的电感值可调的磁芯电感器 |
CN110571025A (zh) * | 2019-08-23 | 2019-12-13 | 西安理工大学 | 一种基于tsv垂直开关的可调磁芯tsv电感器 |
CN110581219A (zh) * | 2019-08-09 | 2019-12-17 | 杭州电子科技大学 | 一种节省面积的螺旋电感器结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1871671A (zh) * | 2003-09-05 | 2006-11-29 | 哈里公司 | 嵌入式环形电感器 |
US20130005109A1 (en) * | 2011-06-29 | 2013-01-03 | Dao Thuy B | Method for forming a toroidal inductor in a semiconductor substrate |
US20150115403A1 (en) * | 2013-10-25 | 2015-04-30 | Qualcomm Incorporated | Toroid inductor in an integrated device |
CN206379349U (zh) * | 2016-11-04 | 2017-08-04 | 杭州电子科技大学 | 一种基于硅通孔的高品质三维电感器 |
-
2016
- 2016-11-04 CN CN201610962996.3A patent/CN107068649B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1871671A (zh) * | 2003-09-05 | 2006-11-29 | 哈里公司 | 嵌入式环形电感器 |
US20130005109A1 (en) * | 2011-06-29 | 2013-01-03 | Dao Thuy B | Method for forming a toroidal inductor in a semiconductor substrate |
US20150115403A1 (en) * | 2013-10-25 | 2015-04-30 | Qualcomm Incorporated | Toroid inductor in an integrated device |
CN206379349U (zh) * | 2016-11-04 | 2017-08-04 | 杭州电子科技大学 | 一种基于硅通孔的高品质三维电感器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109585415A (zh) * | 2018-11-12 | 2019-04-05 | 西安理工大学 | 一种基于tsv的环式螺旋电感器 |
CN110047819A (zh) * | 2019-03-29 | 2019-07-23 | 西安理工大学 | 一种基于tsv的电感值可调的磁芯电感器 |
CN110581219A (zh) * | 2019-08-09 | 2019-12-17 | 杭州电子科技大学 | 一种节省面积的螺旋电感器结构 |
CN110571025A (zh) * | 2019-08-23 | 2019-12-13 | 西安理工大学 | 一种基于tsv垂直开关的可调磁芯tsv电感器 |
Also Published As
Publication number | Publication date |
---|---|
CN107068649B (zh) | 2019-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7667566B2 (en) | Inductor structure | |
CN107068649B (zh) | 一种基于硅通孔的高品质三维电感器及其制备工艺 | |
US9559053B2 (en) | Compact vertical inductors extending in vertical planes | |
US20160126008A1 (en) | Magnetic Core Inductor Integrated with Multilevel Wiring Network | |
US10157830B2 (en) | 3D interconnect multi-die inductors with through-substrate via cores | |
CN106847770A (zh) | 三维电感器与变换器 | |
US20220013275A1 (en) | Mems solenoid inductor and manufacturing method thereof | |
US11942428B2 (en) | Inductors with through-substrate via cores | |
US11557420B2 (en) | Coupling inductors in an IC device using interconnecting elements with solder caps and resulting devices | |
CN109860146A (zh) | 一种基于硅通孔互连的高密度三维集成螺旋电感器 | |
US8314676B1 (en) | Method of making a controlled seam laminated magnetic core for high frequency on-chip power inductors | |
CN109741903B (zh) | 一种mems直线形螺线管电感器及其制造方法 | |
CN109326421B (zh) | 一种mems环形螺线管电感器及其制造方法 | |
US9263351B2 (en) | Method of forming an integrated inductor by dry etching and metal filling | |
Bontzios et al. | Prospects of 3D inductors on through silicon vias processes for 3D ICs | |
CN104810349A (zh) | 一种差分电感器 | |
CN206379349U (zh) | 一种基于硅通孔的高品质三维电感器 | |
CN106298735B (zh) | 一种高品质因数的三维电感器结构及其制作工艺 | |
CN112103048A (zh) | 一种基于tsv的嵌套式变压器 | |
CN104409441A (zh) | 运用多导体硅通孔的三维螺线管式电感与变压器结构 | |
CN206349361U (zh) | 一种具有高品质因数的三维电感器结构 | |
CN108511473A (zh) | 一种晶圆间金属层互联工艺 | |
CN106449592B (zh) | 一种高品质因数的差分电感器结构及其制作工艺 | |
CN206116391U (zh) | 一种具有高品质因数的差分电感器结构 | |
WO2022021945A1 (zh) | 半导体电感结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |